CN106876416A - 静电放电单元、阵列基板和显示面板 - Google Patents

静电放电单元、阵列基板和显示面板 Download PDF

Info

Publication number
CN106876416A
CN106876416A CN201710204003.0A CN201710204003A CN106876416A CN 106876416 A CN106876416 A CN 106876416A CN 201710204003 A CN201710204003 A CN 201710204003A CN 106876416 A CN106876416 A CN 106876416A
Authority
CN
China
Prior art keywords
grid
electrode
active layer
layer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710204003.0A
Other languages
English (en)
Other versions
CN106876416B (zh
Inventor
张淼
孙静
傅武霞
孙松梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710204003.0A priority Critical patent/CN106876416B/zh
Publication of CN106876416A publication Critical patent/CN106876416A/zh
Priority to PCT/CN2017/114808 priority patent/WO2018176896A1/zh
Priority to US16/074,987 priority patent/US11257810B2/en
Application granted granted Critical
Publication of CN106876416B publication Critical patent/CN106876416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供了一种静电放电单元、阵列基板和显示面板。该静电放电单元包括：有源层、第一栅极和第二栅极以及第一电极和第二电极，所述第一栅极和所述第二栅极彼此间隔开并与所述有源层相绝缘，所述第一电极和所述第二电极彼此间隔开并分别与所述有源层连接，并且所述第一栅极与所述第一电极电连接，所述第二栅极与所述第二电极电连接。上述静电放电单元在实现双向静电释放的同时降低了静电放电单元的占用空间。

Description

静电放电单元、阵列基板和显示面板
技术领域
本公开实施例涉及一种静电放电单元、阵列基板和显示面板。
背景技术
在显示装置例如液晶显示器的生产过程中，在如干燥、刻蚀、配向膜摩擦、切割和搬运等的工艺过程都会产生静电。为防止静电对显示装置的损坏，通常例如在显示装置的阵列基板上设置静电放电单元，以释放因静电积聚产生的高电平。
公开内容
本公开至少一实施例提供一种静电放电单元、阵列基板和显示面板以解决上述问题。
本公开至少一实施例提供一种静电放电单元，包括：有源层；第一栅极和第二栅极，其彼此间隔开并与所述有源层相绝缘；以及第一电极和第二电极，其彼此间隔开并分别与所述有源层连接，其中，所述第一栅极与所述第一电极电连接，所述第二栅极与所述第二电极电连接。
例如，在本公开至少一实施例提供的静电放电单元中，在垂直于所述有源层的方向上，所述第一栅极和所述第二栅极可以位于所述有源层的不同侧。
例如，在本公开至少一实施例提供的静电放电单元中，在垂直于所述有源层的方向上，所述第一栅极和所述第二栅极可以位于所述有源层的同一侧并且同层设置。
本公开至少一实施例提供一种阵列基板，包括静电放电单元，其中，所述静电放电单元包括：有源层；第一栅极和第二栅极，其彼此间隔开并与所述有源层相绝缘；以及第一电极和第二电极，其彼此间隔开并分别与所述有源层连接，所述第一栅极与所述第一电极电连接，所述第二栅极与所述第二电极电连接。
例如，本公开至少一实施例提供的阵列基板，还可以包括：第一信号线，与所述第一栅极以及所述第一电极电连接；以及第二信号线，与所述第二栅极以及所述第二电极电连接。
例如，本公开至少一实施例提供的阵列基板，其中，所述第一信号线包括栅线、数据线、公共电极线、电源线、接地线、帧开始扫描线和复位线中的至少一种，以及所述第二信号线包括栅线、数据线、公共电极线、电源线、接地线、帧开始扫描线和复位线中的至少一种。
例如，在本公开至少一实施例提供的阵列基板中，所述第一信号线为栅线或数据线，所述第二信号线为公共电极线；或所述第一信号线为公共电极线，所述第二信号线为栅线或数据线。
例如，在本公开至少一实施例提供的阵列基板中，所述阵列基板包括显示区域和位于所述显示区域外侧的周边区域，以及在垂直于所述有源层的方向上，所述第一栅极和所述第二栅极可以位于所述有源层的不同侧。
例如，在本公开至少一实施例提供的阵列基板中，在所述显示区域中多条栅线和多条数据线彼此交叉限定多个像素单元，每个像素单元包括薄膜晶体管和与所述薄膜晶体管连接的像素电极，所述第一栅极与所述栅线及所述薄膜晶体管的栅极同层且同材料设置，所述有源层与所述薄膜晶体管的有源层同层且同材料设置，所述第一电极和所述第二电极与所述数据线及所述薄膜晶体管的源电极和漏电极同层且同材料设置，所述第二栅极与所述像素电极同层且同材料设置。
例如，在本公开至少一实施例提供的阵列基板中，在所述显示区域中多条栅线和多条数据线彼此交叉限定多个像素单元，每个像素单元包括薄膜晶体管和与所述薄膜晶体管连接的发光元件，所述发光元件包括阳极、阴极以及夹设在所述阳极和所述阴极之间的发光层，所述第一栅极与所述栅线及所述薄膜晶体管的栅极同层且同材料设置，所述有源层与所述薄膜晶体管的有源层同层且同材料设置，所述第一电极和所述第二电极与所述数据线及所述薄膜晶体管的源电极和漏电极同层且同材料设置，所述第二栅极与所述阳极或所述阴极同层且同材料设置。
例如，在本公开至少一实施例提供的阵列基板中，所述阵列基板包括显示区域和位于所述显示区域外侧的周边区域，以及在垂直于所述有源层的方向上，所述第一栅极和所述第二栅极可以位于所述有源层的同一侧并且同层设置。
例如，在本公开至少一实施例提供的阵列基板中，在所述显示区域中多条栅线和多条数据线彼此交叉限定多个像素单元，每个像素单元包括薄膜晶体管和与所述薄膜晶体管连接的像素电极，所述第一栅极和所述第二栅极与所述栅线及所述薄膜晶体管的栅极同层且同材料设置，所述有源层与所述薄膜晶体管的有源层同层且同材料设置，所述第一电极和所述第二电极与所述数据线及所述薄膜晶体管的源电极和漏电极同层且同材料设置。
例如，在本公开至少一实施例提供的阵列基板中，在所述显示区域中多条栅线和多条数据线彼此交叉限定多个像素单元，每个像素单元包括薄膜晶体管和与所述薄膜晶体管连接的发光元件，所述发光元件包括阳极、阴极以及夹设在所述阳极和所述阴极之间的发光层，所述有源层与所述薄膜晶体管的有源层同层且同材料设置，所述第一电极和所述第二电极与所述数据线及所述薄膜晶体管的源电极和漏电极同层且同材料设置，所述第一栅极和所述第二栅极与所述阳极或所述阴极同层且同材料设置。
例如，在本公开至少一实施例提供的阵列基板中，所述阵列基板包括显示区域和位于所述显示区域外侧的周边区域，所述静电放电单元设置在所述周边区域中。
本公开至少一实施例提供一种显示面板，该显示面板可以包括上述任一的阵列基板。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为一种双向静电释放的电路图；
图2a为本公开一个实施例提供的静电放电单元的一种电路图；
图2b为图2a所示静电放电单元的结构示意图；
图2c为图2b所示静电放电单元沿C-D的截面示意图；
图2d为本公开一个实施例提供的静电放电单元的另一种电路图；
图3为本公开一个实施例提供的静电放电单元的一种结构示意图；
图4为本公开一个实施例提供的静电放电单元的另一种结构示意图；
图5为本公开一个实施例提供的一种阵列基板的平面图；
图6为图5所示阵列基板中M区域的截面示意图；以及
图7a～图7g为本公开一个实施例提供的一种静电放电单元的制备方法的过程图。
附图标记：
1-第一端；2-第二端；100-有源层；101-第一有源层；102-第二有源层；210-第一电极；220-第二电极；300-栅电极；310-第一栅极；320-第二栅极；410-第一过孔；420-第二过孔；430-第三过孔；440-第四过孔；500-衬底基板；510-栅绝缘层；520-绝缘层；610-第一信号线；620-第二信号线；1000-显示区域；2000-周边区域。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
当前的静电放电单元只能单向放电，所以在需要双向放电的静电释放应用中，通常需要设置至少两个静电放电单元。图1为一种双向静电释放的电路图。如图1所示，线L1和线L2之间设置有两个静电放电单元A1和A2，静电放电单元A1和A2的每个包括有源层100’、第一电极210’、第二电极220’以及栅电极300’，其中，第二电极220’与栅电极300’电连接。例如，静电放电单元A1和A2用于释放线L1和线L2上的静电。静电放电单元A1可以设置为从线L2向线L1放电，线L2与静电放电单元A1的栅电极300’和第二电极220’电连接，线L1与静电放电单元A1的第一电极210’电连接；静电放电单元A2可以设置为从线L1向线L2放电，线L1与静电放电单元A2的栅电极300’和第二电极220’电连接，线L2与静电放电单元A2的第一电极210’电连接。以静电放电单元A1为例，当线L2上因静电积聚产生高电平时，栅电极300’导通有源层100’，第一电极210’和第二电极220’导通，线L2上的静电释放到线L1上，由此可以对线L2进行静电防护。但是在线L1上因静电积聚产生高电平时，静电不能够由静电放电单元A1释放至线L2，所以必须设置静电放电单元A2，静电放电单元A2将线L1上的静电释放到线L2，其释放静电的原理与静电放电单元A1相同。在图1中，需要设置两个静电放电单元A1和A2才能实现双向的静电释放，会额外占用产品例如显示面板的布线空间，不利于产品的小型化。
本公开至少一实施例提供一种静电放电单元、阵列基板和显示面板。该静电放电单元包括：有源层、第一栅极和第二栅极以及第一电极和第二电极，第一栅极和第二栅极彼此间隔开并与有源层相绝缘，第一电极和第二电极彼此间隔开并分别与有源层连接，并且第一栅极与第一电极和第二电极中的一方电连接，第二栅极与第一电极和第二电极中的另一方电连接。上述静电放电单元在实现双向静电释放的同时降低了静电放电单元的占用空间。例如，在本公开的下述实施例中，以第一栅极与第一电极电连接以及第二栅极与第二电极电连接为例进行说明。
在本公开的下述实施例中，各部件之间的连接方式可以为电连接。示例性的，以第一栅极和第一电极的连接方式为例，第一栅极和第一电极可以为电连接。
下面将结合附图对根据本公开实施例的静电放电单元、阵列基板和显示面板进行详细的描述。
本公开至少一实施例提供一种静电放电单元。图2a为本公开一个实施例提供的静电放电单元的电路图，图2b为图2a所示静电放电单元的结构示意图。例如如图2a和图2b所示，静电放电单元B可以包括：有源层100、第一栅极310、第二栅极320、第一电极210以及第二电极220，第一栅极310和第二栅极320彼此间隔开并与有源层100相绝缘，第一电极210和第二电极220彼此间隔开并分别与有源层100连接，第一电极210与第一栅极310电连接，第二电极220与第二栅极320电连接。当第一栅极310或第二栅极320上为高电平时，第一栅极310或第二栅极320都可以导通静电放电单元B中的有源层100。
如图2a所示，例如静电放电单元B连接在第一信号线L1和第二信号线L2之间。例如，当第一信号线L1由于静电积聚处于高电平时，第一栅极310导通有源层100，第一电极210和第二电极220之间电连通，第一信号线L1上的静电可以释放至第二信号线L2；当第二信号线L2由于静电积聚而处于高电平时，第二栅极320导通有源层100，第一电极210和第二电极220之间电连通，第二信号线L2上的静电可以释放至第一信号线L1。如此可以实现线L1和线L2之间双向的静电释放。
如图2b所示，静电放电单元B中，有源层100、第一电极210、第二电极220、第一栅极310以及第二栅极320可以位于不同层，可以通过设置过孔以实现不同层的部件之间的彼此连接。例如，第一电极210与第一栅极310可以通过第一过孔410彼此连接，第二电极220与第二栅极320可以通过第二过孔420彼此连接。以静电放电单元B用于线L1和线L2的静电防护为例，线L1可以通过第三过孔430与第一电极210与第一栅极310电连接，线L2可以通过第四过孔440与第二电极220与第二栅极320电连接，如此可以在线L1和线L2之间进行双向的静电释放。
需要说明的是，在本公开所有实施例中，第一电极210与第一栅极310的电连接、第二电极220与第二栅极320的电连接、线L1与第一电极210和第一栅极310之间的电连接、线L2与第二电极220和第二栅极320之间的电连接，不限于图2a和图2b中所示的连接方法，也可以通过例如外接电路等其他方法实现电连接。图2d为本公开一个实施例提供的静电放电单元的另一种电路图。例如如图2d所示，第一栅极310和第一电极210分别与线L1电连接，第二栅极320和第二电极220分别与线L2电连接，通过外接电路例如线L1和线L2，静电放电单元B同样可以实现第一栅极310和第一电极210之间的电连接，以及第二栅极320和第二电极220之间的电连接。
在本公开所有实施例中，只要第一电极210与第一栅极310、第二电极220与第二栅极320之间可以实现电连接，并且线L1与第一电极210和第一栅极310之间、线L2与第二电极220和第二栅极320之间也可以实现电连接即可，本公开对电连接的具体方式不做限制。为便于对本公开技术方案进行说明，在本公开的下述实施例中，以图2b所示的各连接方式为例进行说明。
本公开实施例提供的静电放电单元可以应用于显示面板领域，例如，可以应用于对阵列基板上的信号线进行静电防护。如此，静电放电单元的部分结构可以在制备阵列基板的例如薄膜晶体管等结构时同步形成，不会增加阵列基板的制备工艺。图2c为图2b所示静电放电单元沿C-D的截面示意图。在本公开实施例的一个示例中，如图2c所示，静电放电单元可以包括依次设置在衬底基板500上的第一栅极310、有源层100、第一电极210和第二电极220、以及第二栅极320，第一栅极310和有源层100之间由栅绝缘层510间隔开，第二栅极320与有源层100之间由绝缘层520间隔开，第一电极210与第二电极220彼此间隔开并且分别与有源层100连接，第一电极210通过设置在栅绝缘层510中的第一过孔410与第一栅极310电连接，第二电极220通过设置在绝缘层520中的第二过孔420与第二栅极320电连接。
例如，在本公开实施例提供的静电放电单元中，第一电极210可以为源电极和漏电极中的一方，第二电极220可以为源电极和漏电极中的另一方。
例如，在本公开实施例提供的静电放电单元中，在垂直于有源层100的方向上，例如如图2a、图2b和图2c所示，第一栅极310和第二栅极320可以位于有源层100的不同侧。
例如，在本公开实施例提供的静电放电单元中，在垂直于有源层100的方向上，第一栅极310和第二栅极320也可以位于有源层100的同一侧，下面通过几个示例对其进行说明。
图3为本公开一个实施例提供的静电放电单元的一种结构示意图，其为局部示意图，其中图3(a)为静电放电单元的局部俯视图，图3(b)为图3(a)中静电放电单元沿E-F的截面示意图。例如如图3所示，在本公开实施例的一个示例中，静电放电单元中可以设置有一个有源层100，第一电极210和第二电极220彼此间隔开并且分别与有源层100连接，第一栅极310和第二栅极320设置于有源层100的同一侧并且彼此间隔开，而且第一栅极310和第二栅极320设置为都可以导通第一电极210和第二电极220之间的有源层100。如此，以第一栅极310和第一电极210上的电压为高电平为例，第一栅极310导通有源层100以使得第一电极210和第二电极220电连接，第一栅极310和第一电极210上的高电平可以释放至第二栅极320和第二电极220上。
图4为本公开一个实施例提供的静电放电单元的另一种结构示意图，其为局部示意图，其中图4(a)为静电放电单元的局部俯视图，图4(b)为图4(a)中静电放电单元沿G-H的截面示意图。例如图4所示，在本公开实施例的另一个示例中，静电放电单元中的有源层100可以包括两个间隔的第一有源层101和第二有源层102，第一电极210和第二电极220之间彼此间隔开并且都与第一有源层101和第二有源层102连接，第一栅极310和第二栅极320设置于有源层100的同一侧并且彼此间隔开，而且第一栅极310可以与第一有源层101重叠设置并设置为可以导通第一电极210和第二电极220之间的第一有源层101，第二栅极320可以与第二有源层102重叠设置并设置为可以导通第一电极210和第二电极220之间的第二有源层102。如此，当第一栅极310和第一电极210为高电平时，第一栅极310导通第一有源层101以使得第一电极210和第二电极220电连接，第一栅极310和第一电极210可以向第二栅极320和第二电极220放电；当第二栅极320和第二电极220为高电平时，第二栅极320导通第二有源层102以使得第一电极210和第二电极220电连接，第二栅极320和第二电极220可以向第一栅极310和第一电极210放电。
需要说明的是，在上述示例中，在第一栅极310和第二栅极320位于有源层100的同一侧的情况中，第一栅极310和第二栅极320可以位于有源层100的远离第一电极210和第二电极220的一侧，也可以设置在有源层100的靠近第一电极210和第二电极220的一侧；并且第一栅极310和第二栅极320可以设置于同一层，也可以设置于不同层。在本公开实施例中，只要第一栅极310和第二栅极320设置为可以分别导通有源层100即可，本公开对它们的具体设置位置不做限制。
为便于解释本公开的技术方案，在本公开的下述所有实施例中，以如图2c所示的第一栅极310和第二栅极320位于有源层100的不同侧为例，对本公开的技术方案进行说明。
本公开至少一实施例还提供一种阵列基板，该阵列基板包括静电放电单元。静电放电单元包括：有源层；第一栅极和第二栅极，其彼此间隔开并与有源层相绝缘；以及第一电极和第二电极，其彼此间隔开并分别与有源层连接，第一栅极与第一电极和第二电极中的一方电连接，第二栅极与第一电极和第二电极中的另一方电连接。在本公开实施例的阵列基板中，静电放电单元的结构可以参考之前描述的静电放电单元，在此不做赘述。
例如，根据本公开实施例的阵列基板包括显示区域和位于显示区域外侧的周边区域。该静电放电单元可以设置在显示区域和/或周边区域中。考虑到阵列基板的开口率，例如静电放电单元设置在周边区域。
图5为本公开一个实施例提供的一种阵列基板的平面图。例如，如图5所示，本公开一个实施例提供的阵列基板包括显示区域1000和位于显示区域1000外围的周边区域2000，周边区域2000中设置有静电放电单元B以对阵列基板中的电路进行静电防护。示例性的，阵列基板中设置有第一信号线610和第二信号线620，静电放电单元B可以连接于第一信号线610和第二信号线620之间。例如第一信号线610可以与静电放电单元B中的第一栅极310以及第一电极210和第二电极220中的一方电连接，第二信号线620可以与静电放电单元B中的第二栅极320以及第一电极210和第二电极220中的另一方电连接。当第一信号线610和第二信号线620中的一方因静电积聚产生高电平时，静电会通过静电放电单元B释放至第一信号线610和第二信号线620中的另一方，上述静电释放的具体过程可以参考之前的相关说明，在此不做赘述。
阵列基板中可以设置有多种的信号线。例如，在本公开实施例中，阵列基板中的信号线可以包括：栅线、数据线、公共电极线、电源线、接地线、帧开始扫描线和复位线等。例如，如图5所示，第一信号线610可以为栅线、数据线、公共电极线、电源线、接地线、帧开始扫描线和复位线中的至少一种；第二信号线620可以为栅线、数据线、公共电极线、电源线、接地线、帧开始扫描线和复位线中的至少一种。
例如，在本公开实施例中，第一信号线610和第二信号线620可以为不同种类的信号线，例如第一信号线610可以为栅线或数据线，第二信号线620可以为公共电极线；或者第一信号线610可以为公共电极线，第二信号线620可以为栅线或数据线。
例如，在本公开实施例中，第一信号线610和第二信号线620可以为相同种类的信号线，例如第一信号线610和第二信号线620都为公共电极线。
对于阵列基板中信号线(例如第一信号线610和第二信号线620)的种类，本公开实施例不做限制，只要该信号线能够产生静电或者具有可释放的静电即可。为便于解释本公开的技术方案，在本公开下述实施例中，以第一信号线610为数据线，第二信号线620为公共电极线为例进行说明。
例如，在本公开实施例提供的阵列基板中，在阵列基板的显示区域中，多条栅线和多条数据线彼此交叉限定多个像素单元，每个像素单元可以包括薄膜晶体管。例如，在本公开实施例中，静电放电单元中的各结构可以与阵列基板中的其它部件同层且同材料设置，如此，静电放电单元可以在制备阵列基板的过程中同步形成，不会增加阵列基板的制备工艺。
本公开实施例的一个示例(示例一)提供一种阵列基板，图6为图5所示阵列基板中M区域的截面示意图，其为阵列基板的局部示意图，且静电放电单元中的第一栅极310和第二栅极320设置于有源层100的不同侧。
例如，如图6所示，M区域的阵列基板可以包括依次设置在衬底基板500上的第一栅极310、有源层100、第一电极210和第二电极220、以及第二栅极320，第一栅极310和有源层100之间由栅绝缘层510间隔开，第二栅极320与有源层100之间由绝缘层520间隔开，第一电极210与第二电极220彼此间隔开并且分别与有源层100连接，第一电极210通过设置在栅绝缘层510中的第一过孔410与第一栅极310电连接，第二电极220通过设置在绝缘层520中的第二过孔420与第二栅极320电连接，阵列基板还包括第一信号线610和第二信号线620，第一信号线610可以通过第三过孔430与第一电极210和第一栅极310电连接，第二信号线620可以通过第四过孔440与第二电极220和第二栅线320电连接。
在本示例中，例如，第一栅极310可以与栅线以及薄膜晶体管中的栅极同层且同材料设置。
第一栅极310的材料可以为铜基金属，例如，铜(Cu)、铜钼合金(Cu/Mo)、铜钛合金(Cu/Ti)、铜钼钛合金(Cu/Mo/Ti)、铜钼钨合金(Cu/Mo/W)、铜钼铌合金(Cu/Mo/Nb)等；该第一栅极310的材料也可以为铬基金属，例如，铬钼合金(Cr/Mo)、铬钛合金(Cr/Ti)、铬钼钛合金(Cr/Mo/Ti)等；例如，该第一栅极310的材料还可以为铝或铝合金等。
在本示例中，例如，有源层100可以与薄膜晶体管的有源层同层且同材料设置。
有源层100的材料可以包括非晶硅、多晶硅、或者氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化镓锌(GZO)等金属氧化物等。
在本示例中，例如，第一电极210和第二电极220可以与薄膜晶体管中的源电极和漏电极同层且同材料设置。
第一电极210和第二电极220的材料可以包括钼、钛、铜和铬等金属材料或者由上述金属形成的合金材料，例如，铜基合金材料包括铜钼合金(CuMo)、铜钛合金(CuTi)、铜钼钛合金(CuMoTi)、铜钼钨合金(CuMoW)、铜钼铌合金(CuMoNb)等，铬基合金材料包括铬钼合金(CrMo)、铬钛合金(CrTi)、铬钼钛合金(CrMoTi)等。
在本示例中，例如，每个像素单元还包括与薄膜晶体管连接的像素电极。第二栅极320可以与该像素电极同层且同材料设置。
第二栅极320和像素电极可以采用透明导电材料形成。例如，形成第二栅极320和像素电极的材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)氧化锌(ZnO)、氧化铟(In2O3)、氧化铝锌(AZO)和碳纳米管等。
在本示例中，例如，每个像素单元还包括与薄膜晶体管连接的发光元件，发光元件可以包括阳极、阴极以及夹设在阳极和阴极之间的发光层。第二栅极320可以与阳极或阴极同层且同材料设置。
阳极的材料包括金属铝和导电氧化物(例如ITO、IGZO)等中的任意一种，阴极的材料包括金属钾、锂、钙、镁、铟或镁铝合金、镁银合金、锂铝合金中的任意一种。
需要说明的是，在本示例中，第二栅极320不限于上述的设置方式，只要其设置在有源层100的远离衬底基板500的一侧，并且与第二电极220电连接即可，本公开对其具体设置方式不做限制。
本公开实施例的另一个示例(示例二)提供一种阵列基板，该阵列基板中的第一栅极310和第二栅极320可以设置于有源层100的同一侧。第一栅极310和第二栅极320可以同层设置也可以不同层设置，其相关内容可以参考之前的实施例，在此不做赘述。在本示例中，为了简化工艺，以第一栅极310和第二栅极320同层设置为例进行说明。
在本示例提供的阵列基板中，每个像素单元还可以包括与薄膜晶体管连接的像素电极。例如，第一栅极310和第二栅极320可以与栅线及薄膜晶体管的栅极同层且同材料设置或者第一栅极310和第二栅极320可以与像素电极同层且同材料设置；静电放电单元中的有源层100与薄膜晶体管的有源层可以同层且同材料设置；第一电极210和第二电极220可以与数据线及薄膜晶体管的源电极和漏电极同层且同材料设置。
在本示例提供的阵列基板中，每个像素单元还可以包括与薄膜晶体管连接的发光元件，发光元件可以包括阳极、阴极以及夹设在阳极和阴极之间的发光层。例如，静电放电单元中的有源层100可以与薄膜晶体管的有源层同层且同材料设置，第一电极310和第二电极220可以与数据线及薄膜晶体管的源电极和漏电极同层且同材料设置，第一栅极310和第二栅极320可以与阳极或阴极同层且同材料设置或者第一栅极310和第二栅极320可以与栅线及薄膜晶体管的栅极同层且同材料设置。
需要说明的是，示例二中的阵列基板的设置不限于上述所述内容，其具体结构可以参考示例一中所述相关内容，在此不做赘述。
在本公开实施例提供的阵列基板中，静电放电单元可以实现双向的静电释放，在阵列基板中占用的空间小，有利于产品的小型化；而且在空间允许的情况下，可以在第一信号线和第二信号线之间设置两个或两个以上的静电放电单元，在其中一个静电放电单元发生损坏的情况下，另一个静电放电单元仍然可以起到静电防护的作用，可以提高静电防护的安全性。
本公开至少一实施例提供一种显示面板，该显示面板可以包括上述任一实施例中的阵列基板。
该显示面板的一个示例为液晶显示面板，包括阵列基板和对置基板，二者彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的像素电极用于施加电场以对液晶材料的旋转的程度进行控制从而进行显示操作。
该显示面板的另一个示例为有机发光二极管(OLED)显示面板，其中，阵列基板上形成有机发光材料的叠层，每个像素单元的阳极或阴极用于驱动有机发光材料发光以进行显示操作。
该显示面板的再一个示例为电子纸显示面板，其中，阵列基板上形成有电子墨水层，每个像素单元的像素电极作为用于施加驱动电子墨水中的带电微颗粒移动以进行显示操作的电压。
本公开至少一实施例还提供一种静电保护单元的制备方法，该方法包括：形成有源层；形成第一栅极和第二栅极，其彼此间隔开并与所述有源层相绝缘；以及形成第一电极和第二电极，其彼此间隔开并分别与所述有源层连接。所述第一栅极与所述第一电极和所述第二电极中的一方连接，所述第二栅极与所述第一电极和所述第二电极中的另一方连接。在本公开实施例中，静电放电单元的具体化结构可以参考之前描述的相关内容，在此不做赘述。
为便于解释本公开实施例中静电放电单元的制备方法，在本公开实施例的至少一个示例中对该制备方法的过程进行说明，图7a～图7g为本公开一个实施例提供的一种静电放电单元的制备方法的过程图。以图2c所示的静电放电单元机构为例，例如如图7a～图7g所示，图2c本公开一个示例中的静电放电单元的制备方法可以包括如下过程：
如图7a所示，提供衬底基板500，在该衬底基板500上沉积栅金属薄膜并对其进行构图工艺以形成第一栅极310。
在本示例中，构图工艺例如可以可以包括：在需要被构图的结构层上涂覆光刻胶层，使用掩膜板对光刻胶层进行曝光，对曝光的光刻胶层进行显影以得到光刻胶图案，使用光刻胶图案作为掩模对结构层进行蚀刻，然后可选地去除光刻胶图案。
例如，第一栅极310的材料可以为铜基金属，例如，铜(Cu)、铜钼合金(Cu/Mo)、铜钛合金(Cu/Ti)、铜钼钛合金(Cu/Mo/Ti)、铜钼钨合金(Cu/Mo/W)、铜钼铌合金(Cu/Mo/Nb)等；该第一栅极310的材料也可以为铬基金属，例如，铬钼合金(Cr/Mo)、铬钛合金(Cr/Ti)、铬钼钛合金(Cr/Mo/Ti)等；该第一栅极310的材料还可以为铝或铝合金等。
如图7b所示，在形成有第一栅极310的衬底基板500上沉积一层栅绝缘层510。例如，制备该栅绝缘层510的材料包括氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、氮化铝(AlN)或其他适合的材料等。
如图7c所示，在栅绝缘层510上沉积一层半导体薄膜并对其进行构图工艺以形成有源层100。例如，制备该有源层100的材料可以包括非晶硅、多晶硅以及氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化镓锌(GZO)等金属氧化物等。
如图7d所示，对所述栅绝缘层510进行构图工艺以形成第一过孔410，第一过孔410可以暴露出第一栅极310。
如图7e所示，在形成有所述有源层100的衬底基板500上沉积一层金属层并对其进行构图工艺以形成第一电极210和第二电极220。第一电极210与第二电极220间隔开并分别与有源层100连接，而且第一电极210与第一栅极310通过第一过孔410连接。
例如，第一电极210和第二电极220的材料可以包括钼、钛、铜和铬等金属材料或者由上述金属形成的合金材料，例如，铜基合金材料包括铜钼合金(CuMo)、铜钛合金(CuTi)、铜钼钛合金(CuMoTi)、铜钼钨合金(CuMoW)、铜钼铌合金(CuMoNb)等，铬基合金材料包括铬钼合金(CrMo)、铬钛合金(CrTi)、铬钼钛合金(CrMoTi)等。如图7f所示，在衬底基板500上沉积一层绝缘层薄膜并对其进行构图工艺以形成绝缘层520和第二过孔420，第二过孔420位于绝缘层520中并且可以暴露第二电极420。例如，制备绝缘层520的材料可以包括氮化硅(SiNx)或者氧化硅(SiOx)等。
如图7g所示，在绝缘层520上沉积一层导电层薄膜并对其进行构图工艺以形成第二栅极320，第二栅极320可以通过第二过孔420与第二电极220连接。
例如，第二栅极320的制备材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)氧化锌(ZnO)、氧化铟(In2O3)、氧化铝锌(AZO)和碳纳米管等。
需要说明的是，本公开实施了中的静电放电单元的制备方法不限于上述示例中所述内容，具体的制备方法依据静电放电单元的具体结构而定，静电放电单元的具体结构可以参考之前的相关说明，在此不做赘述。
本公开的实施例提供一种静电放电单元、阵列基板和显示面板，并且可以具有以下至少一项有益效果：
(1)该静电放电单元可以实现双向静电释放，占用空间小，有利于产品的小型化。
(2)该静电放电单元可以在制备阵列基板的同时，与阵列基板的显示区域中的薄膜晶体管等结构同步制备，不会增加阵列基板的制备工艺，节省成本。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。

Claims (15)

1.一种静电放电单元，包括：
有源层；
第一栅极和第二栅极，其彼此间隔开并与所述有源层相绝缘；以及
第一电极和第二电极，其彼此间隔开并分别与所述有源层连接，
其中，所述第一栅极与所述第一电极电连接，所述第二栅极与所述第二电极电连接。
2.根据权利要求1所述的静电放电单元，其中，
在垂直于所述有源层的方向上，所述第一栅极和所述第二栅极位于所述有源层的不同侧。
3.根据权利要求1所示的静电放电单元，其中，
在垂直于所述有源层的方向上，所述第一栅极和所述第二栅极位于所述有源层的同一侧并且同层设置。
4.一种阵列基板，包括静电放电单元，其中，
所述静电放电单元包括：有源层；第一栅极和第二栅极，其彼此间隔开并与所述有源层相绝缘；以及第一电极和第二电极，其彼此间隔开并分别与所述有源层连接，
所述第一栅极与所述第一电极电连接，所述第二栅极与所述第二电极电连接。
5.根据权利要求4所述的阵列基板，还包括：
第一信号线，与所述第一栅极以及所述第一电极电连接；以及
第二信号线，与所述第二栅极以及所述第二电极电连接。
6.根据权利要求5所述的阵列基板，其中，
所述第一信号线为栅线、数据线、公共电极线、电源线、接地线、帧开始扫描线和复位线中的至少一种，以及
所述第二信号线为栅线、数据线、公共电极线、电源线、接地线、帧开始扫描线和复位线中的至少一种。
7.根据权利要求6所述的阵列基板，其中，
所述第一信号线为栅线或数据线，所述第二信号线为公共电极线；或
所述第一信号线为公共电极线，所述第二信号线为栅线或数据线。
8.根据权利要求4-7任一项所述的阵列基板，其中，所述阵列基板包括显示区域和位于所述显示区域外侧的周边区域，以及
在垂直于所述有源层的方向上，所述第一栅极和所述第二栅极位于所述有源层的不同侧。
9.根据权利要求8所述的阵列基板，其中，
在所述显示区域中多条栅线和多条数据线彼此交叉限定多个像素单元，每个像素单元包括薄膜晶体管和与所述薄膜晶体管连接的像素电极，
所述第一栅极与所述栅线及所述薄膜晶体管的栅极同层且同材料设置，
所述有源层与所述薄膜晶体管的有源层同层且同材料设置，
所述第一电极和所述第二电极与所述数据线及所述薄膜晶体管的源电极和漏电极同层且同材料设置，
所述第二栅极与所述像素电极同层且同材料设置。
10.根据权利要求8所述的阵列基板，其中，
在所述显示区域中多条栅线和多条数据线彼此交叉限定多个像素单元，每个像素单元包括薄膜晶体管和与所述薄膜晶体管连接的发光元件，所述发光元件包括阳极、阴极以及夹设在所述阳极和所述阴极之间的发光层，
所述第一栅极与所述栅线及所述薄膜晶体管的栅极同层且同材料设置，
所述有源层与所述薄膜晶体管的有源层同层且同材料设置，
所述第一电极和所述第二电极与所述数据线及所述薄膜晶体管的源电极和漏电极同层且同材料设置，
所述第二栅极与所述阳极或所述阴极同层且同材料设置。
11.根据权利要求4-7任一项所述的阵列基板，其中，所述阵列基板包括显示区域和位于所述显示区域外侧的周边区域，以及
在垂直于所述有源层的方向上，所述第一栅极和所述第二栅极位于所述有源层的同一侧并且同层设置。
12.根据权利要求11所述的阵列基板，其中，
在所述显示区域中多条栅线和多条数据线彼此交叉限定多个像素单元，每个像素单元包括薄膜晶体管和与所述薄膜晶体管连接的像素电极，
所述第一栅极和所述第二栅极与所述栅线及所述薄膜晶体管的栅极同层且同材料设置，
所述有源层与所述薄膜晶体管的有源层同层且同材料设置，
所述第一电极和所述第二电极与所述数据线及所述薄膜晶体管的源电极和漏电极同层且同材料设置。
13.根据权利要求11所述的阵列基板，其中，
在所述显示区域中多条栅线和多条数据线彼此交叉限定多个像素单元，每个像素单元包括薄膜晶体管和与所述薄膜晶体管连接的发光元件，所述发光元件包括阳极、阴极以及夹设在所述阳极和所述阴极之间的发光层，
所述有源层与所述薄膜晶体管的有源层同层且同材料设置，
所述第一电极和所述第二电极与所述数据线及所述薄膜晶体管的源电极和漏电极同层且同材料设置，
所述第一栅极和所述第二栅极与所述阳极或所述阴极同层且同材料设置。
14.根据权利要求4-7任一项所述的阵列基板，其中，所述阵列基板包括显示区域和位于所述显示区域外侧的周边区域，所述静电放电单元设置在所述周边区域中。
15.一种显示面板，包括如权利要求4-14任一项所述的阵列基板。
CN201710204003.0A 2017-03-30 2017-03-30 静电放电单元、阵列基板和显示面板 Active CN106876416B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710204003.0A CN106876416B (zh) 2017-03-30 2017-03-30 静电放电单元、阵列基板和显示面板
PCT/CN2017/114808 WO2018176896A1 (zh) 2017-03-30 2017-12-06 静电放电单元、阵列基板和显示面板
US16/074,987 US11257810B2 (en) 2017-03-30 2017-12-06 Electrostatic discharge unit, array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710204003.0A CN106876416B (zh) 2017-03-30 2017-03-30 静电放电单元、阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN106876416A true CN106876416A (zh) 2017-06-20
CN106876416B CN106876416B (zh) 2020-02-11

Family

ID=59160445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710204003.0A Active CN106876416B (zh) 2017-03-30 2017-03-30 静电放电单元、阵列基板和显示面板

Country Status (3)

Country Link
US (1) US11257810B2 (zh)
CN (1) CN106876416B (zh)
WO (1) WO2018176896A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018176896A1 (zh) * 2017-03-30 2018-10-04 京东方科技集团股份有限公司 静电放电单元、阵列基板和显示面板
CN108761940A (zh) * 2018-05-30 2018-11-06 南京中电熊猫平板显示科技有限公司 静电防护电路、静电防护模块以及液晶显示装置
CN108803167A (zh) * 2018-05-30 2018-11-13 南京中电熊猫平板显示科技有限公司 静电防护电路、静电防护模块以及液晶显示装置
CN109031827A (zh) * 2018-08-16 2018-12-18 深圳市华星光电半导体显示技术有限公司 静电释放单元、阵列基板及液晶显示面板
CN110277386A (zh) * 2019-06-24 2019-09-24 京东方科技集团股份有限公司 静电释放电路、显示面板、显示装置以及静电释放方法
CN110391222A (zh) * 2019-07-26 2019-10-29 昆山国显光电有限公司 显示面板和电子设备
US11088180B2 (en) * 2018-11-14 2021-08-10 Hefei Boe Optoelectronics Technology Co., Ltd. Conductive wire structure and manufacturing method thereof, array substrate and display device
CN114974161A (zh) * 2022-06-16 2022-08-30 武汉华星光电技术有限公司 一种像素驱动电路及显示面板
CN115633525A (zh) * 2022-12-21 2023-01-20 固安翌光科技有限公司 发光装置及发光装置的制备方法
CN115633526A (zh) * 2022-12-21 2023-01-20 固安翌光科技有限公司 发光装置及发光装置的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1077295C (zh) * 1994-03-02 2002-01-02 夏普株式会社 液晶显示装置
US20070246778A1 (en) * 2006-04-21 2007-10-25 Meng-Chi Liou Electrostatic discharge panel protection structure
CN105810677A (zh) * 2016-05-16 2016-07-27 京东方科技集团股份有限公司 静电释放组件、阵列基板及其制备方法、显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478139B (zh) * 2012-09-13 2015-03-21 Au Optronics Corp 靜電放電保護電路及其顯示裝置
CN103871354B (zh) * 2012-12-17 2016-03-02 上海中航光电子有限公司 一种用于显示器的切换装置、显示器
CN103117285B (zh) * 2013-02-04 2015-12-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
US9799772B2 (en) * 2013-05-29 2017-10-24 Joled Inc. Thin film transistor device, method for manufacturing same and display device
JP6566316B2 (ja) * 2015-10-23 2019-08-28 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 保護回路および電子機器
JP2017103408A (ja) * 2015-12-04 2017-06-08 株式会社ジャパンディスプレイ 表示装置
CN105607366B (zh) * 2016-01-05 2019-03-05 京东方科技集团股份有限公司 防静电器件及其制造方法、基板
CN105911787B (zh) * 2016-07-05 2019-06-04 厦门天马微电子有限公司 一种阵列基板以及显示面板
CN106876416B (zh) * 2017-03-30 2020-02-11 合肥鑫晟光电科技有限公司 静电放电单元、阵列基板和显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1077295C (zh) * 1994-03-02 2002-01-02 夏普株式会社 液晶显示装置
US20070246778A1 (en) * 2006-04-21 2007-10-25 Meng-Chi Liou Electrostatic discharge panel protection structure
CN105810677A (zh) * 2016-05-16 2016-07-27 京东方科技集团股份有限公司 静电释放组件、阵列基板及其制备方法、显示面板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018176896A1 (zh) * 2017-03-30 2018-10-04 京东方科技集团股份有限公司 静电放电单元、阵列基板和显示面板
US11257810B2 (en) 2017-03-30 2022-02-22 Boe Technology Group Co., Ltd. Electrostatic discharge unit, array substrate and display panel
CN108761940A (zh) * 2018-05-30 2018-11-06 南京中电熊猫平板显示科技有限公司 静电防护电路、静电防护模块以及液晶显示装置
CN108803167A (zh) * 2018-05-30 2018-11-13 南京中电熊猫平板显示科技有限公司 静电防护电路、静电防护模块以及液晶显示装置
CN108761940B (zh) * 2018-05-30 2021-03-23 南京中电熊猫平板显示科技有限公司 静电防护电路、静电防护模块及液晶显示装置
WO2020034296A1 (zh) * 2018-08-16 2020-02-20 深圳市华星光电半导体显示技术有限公司 静电释放单元、阵列基板及液晶显示面板
CN109031827A (zh) * 2018-08-16 2018-12-18 深圳市华星光电半导体显示技术有限公司 静电释放单元、阵列基板及液晶显示面板
US11088180B2 (en) * 2018-11-14 2021-08-10 Hefei Boe Optoelectronics Technology Co., Ltd. Conductive wire structure and manufacturing method thereof, array substrate and display device
CN110277386A (zh) * 2019-06-24 2019-09-24 京东方科技集团股份有限公司 静电释放电路、显示面板、显示装置以及静电释放方法
CN110277386B (zh) * 2019-06-24 2021-05-14 京东方科技集团股份有限公司 静电释放电路、显示面板、显示装置以及静电释放方法
CN110391222A (zh) * 2019-07-26 2019-10-29 昆山国显光电有限公司 显示面板和电子设备
CN110391222B (zh) * 2019-07-26 2021-08-03 昆山国显光电有限公司 显示面板和电子设备
CN114974161A (zh) * 2022-06-16 2022-08-30 武汉华星光电技术有限公司 一种像素驱动电路及显示面板
CN115633525A (zh) * 2022-12-21 2023-01-20 固安翌光科技有限公司 发光装置及发光装置的制备方法
CN115633526A (zh) * 2022-12-21 2023-01-20 固安翌光科技有限公司 发光装置及发光装置的制作方法

Also Published As

Publication number Publication date
CN106876416B (zh) 2020-02-11
WO2018176896A1 (zh) 2018-10-04
US11257810B2 (en) 2022-02-22
US20210202464A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
CN106876416A (zh) 静电放电单元、阵列基板和显示面板
CN106711158B (zh) 显示基板及其制备方法、显示面板
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN108493198A (zh) 阵列基板及其制作方法、有机发光二极管显示装置
CN108257972A (zh) 显示装置
CN106876386A (zh) 薄膜晶体管及其制备方法、阵列基板、显示面板
CN108470717A (zh) 阵列基板及其制备方法、显示面板及显示装置
CN102983141B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
CN110112183A (zh) 双面显示面板及其制备方法
CN108231830A (zh) 有机发光显示装置
CN104795434A (zh) Oled像素单元、透明显示装置及制作方法、显示设备
CN106684155A (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN105161519B (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN108376688A (zh) 一种感光组件及其制备方法、阵列基板、显示装置
CN102473362A (zh) 薄膜晶体管基板的制造方法
CN103872061A (zh) 阵列基板及其制造方法
TWI634656B (zh) Ｏｌｅｄ顯示面板以及ｏｌｅｄ顯示面板的製造方法
CN103489894A (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN105914229B (zh) 一种amoled显示基板及其制作方法、显示装置
KR20110080587A (ko) 유기 발광 디스플레이 장치 및 그 제조방법
CN108807547A (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法
CN106128950B (zh) 显示基板的制作方法、显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant