CN108761940B - 静电防护电路、静电防护模块及液晶显示装置 - Google Patents

Abstract

本发明公开了一种静电防护电路，包括正向放电单元和反向放电单元；所述正向放电单元和所述反向放电单元分别连接在第一电极线和第二电极线之间；第一电极线上的静电电荷通过所述正向放电单元释放到第二电极线上；第二电极线上的静电电荷通过所述反向放电单元释放到第一电极线上。本发明在设计上增加多个放电回路的方式来分别控制正向静电释放和反向静电释放，以降低累积的静电对静电防护电路的负担。

Description

静电防护电路、静电防护模块及液晶显示装置

技术领域

本发明涉及液晶显示领域，尤其涉及一种静电防护电路、静电防护模块及液晶显示装置。

背景技术

显示器面板在生产制造、运输使用等过程中，会因为各种各样的原因产生静电累积现象，当静电累积到一定程度会在面板上释放，如果没有任何防护措施的话静电释放会击伤显示面板，导致面板显示不良；而静电防护就是采用一些特殊的设计来规避静电释放带来的损伤，常用的面板静电防护方法有：1.通过回路设计分担电荷，避免电荷积累；2.设计静电释放点，使静电在非重要部位释放；3.外部回路设计，主要是防止外部静电引入和进行内部静电疏导。

目前面板设计中常用3种用于显示面板的静电防护设计，如图1所示现有技术静电分享电路示意图，将晶体管M1A和晶体管M1B进行栅极G和源极S连接形成二极管，利用两颗晶体管元件进行静电释放，该设计抗静电击穿电压低且回路漏电流高。图2为现有技术浮栅型静电防护电路示意图，是将晶体管M1A的栅极G进行悬空，利用寄生电容耦合感应栅极电压进行电荷分享，称之为浮栅型，但该设计在栅极容易产生电荷残留且电荷释放稳定性差。图3为现有技术尖端型静电释放电路示意图，是利用尖端放电的原理释放静电，但是该设计在静电释放后一般会击伤金属和绝缘层，只能进行一次静电防护。

发明内容

为解决上述技术问题，本发明提供一种静电防护电路、静电防护模块以及液晶显示装置，针对浮栅型静电防护电路进行改进，有效解决单一元件的浮栅静电防护设计在栅极容易产生电荷残留且电荷释放稳定性差的问题。

本发明提供的技术方案如下：

本发明公开了一种静电防护电路，位于第一电极线和第二电极线之间，包括正向放电单元和反向放电单元；所述正向放电单元和所述反向放电单元分别连接在第一电极线和第二电极线之间；第一电极线上的静电电荷通过所述正向放电单元释放到第二电极线上；第二电极线上的静电电荷通过所述反向放电单元释放到第一电极线上。

进一步地，所述正向放电单元包括第二晶体管、第六晶体管、第四晶体管；第二晶体管的源极连接第一电极线，第二晶体管的栅极和漏极短接并连接第六晶体管的源极，第六晶体管的栅极连接所述反向放电单元，第六晶体管的漏极连接第四晶体管的源极，第四晶体管的栅极和漏极短接并连接至第二电极线；当第二电极线上累积静电电荷时，静电电荷通过第四晶体管、第六晶体管、第二晶体管释放至第一电极线。

进一步地，所述反向放电单元包括第一晶体管、第三晶体管和第五晶体管；第一晶体管的栅极和源极短接并连接至第一电极线，第一晶体管的漏极连接第三晶体管的源极，第三晶体管的栅极连接所述正向放电单元的第六晶体管的栅极，第三晶体管的漏极连接第五晶体管的栅极和源极，第五晶体管的漏极连接至第二电极线；当第一电极线上累积静电电荷时，静电电荷通过第一晶体管、第三晶体管、第五晶体管释放至第二电极线。

本发明公开了一种静电防护电路，位于第一电极线和第二电极线之间，包括依序连接的第一放电单元、第二放电单元以及第三放电单元；第一放电单元连接第一电极线，第三放电单元连接第二电极线；第一电极线的静电电荷依序通过第一放电单元、第二放电单元以及第三放电单元释放到第二电极线，第二电极线的静电电荷依序通过第三放电单元、第二放电单元以及第一放电单元释放到第一电极线。

进一步地，第一放电单元包括第一晶体管和第二晶体管；第二放电单元包括第三晶体管和第六晶体管；第三放电单元包括第四晶体管和第五晶体管；第一晶体管的源极和栅极短接并连接至第一电极线，第二晶体管的源极连接第一晶体管的栅极，第二晶体管的栅极与第一晶体管的漏极短接并连接至第三晶体管的源极；第六晶体管的源极连接第二晶体管的漏极，第六晶体管的栅极连接第三晶体管的栅极，第六晶体管的漏极连接第四晶体管的源极；第三晶体管的漏极与第四晶体管的栅极短接并连接至第五晶体管的源极；第四晶体管的漏极连接第五晶体管的栅极；第五晶体管的栅极和漏极短接并连接至第二电极线；当第一电极线累积静电电荷时，静电电荷通过第一晶体管、第三晶体管、第五晶体管释放至第二电极线，同时，静电电荷通过第二晶体管、第六晶体管、第四晶体管释放至第二电极线；当第二电极线累积静电电荷时，静电电荷通过第五晶体管、第三晶体管、第一晶体管释放至第一电极线，同时，静电电荷通过第四晶体管、第六晶体管、第二晶体管释放至第一电极线。

进一步地，第一放电单元包括第一晶体管和第二晶体管；第二放电单元包括第三晶体管和第六晶体管；第三放电单元包括第四晶体管和第五晶体管；第一晶体管的源极和栅极短接并连接至第一电极线，第二晶体管的源极连接第一晶体管的栅极，第二晶体管的栅极与第一晶体管的漏极短接并连接至第三晶体管的源极；第六晶体管的源极连接第二晶体管的漏极，第六晶体管和第三晶体管的栅极悬空，且相互之间形成一个电容，分别作为电容的两极；第六晶体管的漏极连接第四晶体管的源极；第三晶体管的漏极与第四晶体管的栅极短接并连接至第五晶体管的源极；第四晶体管的漏极连接第五晶体管的栅极；第五晶体管的栅极和漏极短接并连接至第二电极线；当第一电极线累积静电电荷时，静电电荷通过第一晶体管、第三晶体管、第五晶体管释放至第二电极线，同时，静电电荷通过第二晶体管、第六晶体管、第四晶体管释放至第二电极线；当第二电极线累积静电电荷时，静电电荷通过第五晶体管、第三晶体管、第一晶体管释放至第一电极线，同时，静电电荷通过第四晶体管、第六晶体管、第二晶体管释放至第一电极线。

进一步地，第一放电单元包括第一晶体管和第二晶体管；第二放电单元包括第六晶体管；第三放电单元包括第四晶体管和第五晶体管；第一晶体管的源极和栅极短接并连接至第一电极线，第二晶体管的源极连接第一晶体管的栅极，第二晶体管的栅极与第一晶体管的漏极连接；第六晶体管的源极连接第二晶体管的漏极，第六晶体管的栅极悬空，第六晶体管的漏极连接第四晶体管的源极；第四晶体管的栅极连接第五晶体管的源极，第四晶体管的漏极与第五晶体管的栅极短接并连接至第二电极线；第五晶体管的漏极连接第二电极线；当第一电极线累积静电电荷时，静电电荷通过第一晶体管、第二晶体管、第六晶体管、第四晶体管释放至第二电极线；当第二电极线累积静电电荷时，静电电荷通过第五晶体管、第四晶体管、第六晶体管、第二晶体管释放至第一电极线。

本发明还公开一种静电防护模块，包括多个所述静电防护电路串联而成。

本发明还公开一种液晶显示装置，包括上述静电防护模块。

与现有技术相比，本发明通过浮栅型晶体管与二极管型晶体管组合的方式增强静电防护电路的防护能力，同时降低静电防护回路漏电流对正常显示的影响，以及增加多个放电回路来分别控制正向静电释放和反向静电释放，以降低累积的静电对静电防护电路的负担。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。

图1为现有技术静电分享电路示意图；

图2为现有技术浮栅型静电防护电路示意图；

图3为现有技术尖端型静电释放电路示意图；

图4为本发明一种静电防护电路的实施例一的电路示意图；

图5为本发明一种静电防护电路实施例二的电路示意图；

图6为本发明一种静电防护电路实施例三的电路示意图；

图7本发明一种静电防护电路实施例四的电路示意图；

图8为本发明液晶显示装置中静电防护电路设计示意图。

附图标号说明：

M1、第一晶体管，M2、第二晶体管，M3、第三晶体管，M4、第四晶体管，M5、第五晶体管，M6、第六晶体管，C1、第一电极线，C2、第二电极线。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

需要说明的是本发明中所述第一电极线C1和第二电极线C2并不作具体限定，任何累积有静电电荷需要释放的两条线路均可以为第一电极线C1和第二电极线C2，本发明静电防护电路位于第一电极线C1和第二电极线C2之间。

实施例一

图4为本发明一种静电防护电路的实施例一的电路示意图，如图4所示，一种静电防护电路，包括正向放电单元和反向放电单元；所述正向放电单元和所述反向放电单元分别连接第一电极线C1和第二电极线C2；第一电极线C1上的静电电荷通过所述正向放电单元释放到第二电极线C2上；第二电极线C2上的静电电荷通过所述反向放电单元释放到第一电极线C1上。

本实施例中在设计上增加多个放电回路的方式来分别控制正向静电释放和反向静电释放，以降低累积的静电对静电防护电路的负担。其中静电防护电路包括正反两个方向的放电路径，当第一电极线C1上累积静电电荷(此处静电电荷指正电荷)时，通过正向放电电路释放至第二电极线C2，当第二电极线C2上累积静电电荷(此处静电电荷指正电荷)时，通过反向放电单元释放至第一电极线C1。

需要说明的是，若第一电极线C1上累积的电荷为负电荷，则相当于第二电极线C2上累积正电荷的情况，释放路径则为第一电极线C1上的负电荷通过反向放电单元释放至第二电极线C2，同理，若第二电极线C2上累积的电荷为负电荷，则相当于第一电极线C1上累积正电荷，则释放路径则为第二电极线C2上的负电荷通过正向放电单元释放至第一电极线C1。

具体的，所述正向放电单元包括第二晶体管M2、第六晶体管M6和第四晶体管M4；第二晶体管M2的源极S连接第一电极线C1，第二晶体管M2的栅极G和第二晶体管的漏极D短接并连接第六晶体管M6的源极S，第六晶体管M6的栅极G连接所述反向放电单元和第二电极线C2，第六晶体管M6的漏极D连接第四晶体管M4的源极S，第四晶体管的栅极G和第四晶体管的漏极D短接并连接至第二电极线C2。

具体的，所述反向放电单元包括第一晶体管M1、第三晶体管M3和第五晶体管M5；第一晶体管的栅极G和第一晶体管的源极S短接并连接至第一电极线C1，第一晶体管M1的漏极D连接第三晶体管M3的源极S，第三晶体管M3的栅极G连接所述正向放电单元的第六晶体管M6的栅极G，第三晶体管M3的漏极D连接第五晶体管M5的栅极G和第五晶体管M5的源极S，第五晶体管M5的漏极D连接至第二电极线C2。

其中，第一晶体管M1、第三晶体管M3和第五晶体管M5依序设置在静电防护电路的一侧，第二晶体管M2、第六晶体管M6和第四晶体管M4依序设置在静电防护电路的另一侧。

下面详细解释本实施例的电荷释放过程：

当第一电极线C1上累积正电荷时，第一晶体管M1打开，第二晶体管M2断开，正电荷先流经第一晶体管M1至第三晶体管M3的源极S，然后通过第三晶体管M3的源极S和第三晶体管M3的栅极G之间寄生电容耦合作用使第三晶体管M3的栅极G打开，然后电荷流经第三晶体管M3至第五晶体管M5的源极S，第五晶体管M5最终将正电荷分散至第二电极线C2。

当第二电极线C2上累积正电荷时，第四晶体管M4打开，第二晶体管M5断开，正电荷先流经第四晶体管M4至第六晶体管M6的源极S，然后通过第六晶体管M6的源极S和第六晶体管M6的栅极G之间的寄生电容耦合作用使第六晶体管M6的栅极G打开，然后电荷流经第六晶体管M6至第二晶体管M2的源极S，第二晶体管M2最终将正电荷分散至第一电极线C1。

当第一电极线C1上累积负电荷时，第二晶体管M2打开，第一晶体管M1断开，第六晶体管M6的源极S电位降低，然后第六晶体管M6打开，第四晶体管M4的源极S电位降低，最后将负电荷释放给第二电极线C2，释放路径同第二电极线C2累积正电荷。同理，第二电极线C2累积负电荷的放电回路同第一电极线C1累积正电荷。

实施例二

图5所示为本发明一种静电防护电路实施例二的电路示意图，如图5所示，静电防护电路包括依序连接的第一放电单元、第二放电单元以及第三放电单元；第一放电单元连接第一电极线C1，第三放电单元连接第二电极线C2；第一电极线C1的静电电荷依序通过第一放电单元、第二放电单元以及第三放电单元释放到第二电极线C2，第二电极线C2的静电电荷依序通过第三放电单元、第二放电单元以及第一放电单元释放到第一电极线C1。

第一放电单元包括第一晶体管M1和第二晶体管M2；第二放电单元包括第三晶体管M3和第六晶体管M6；第三放电单元包括第四晶体管M4和第五晶体管M5；

第一晶体管M1的源极S和栅极G短接并连接至第一电极线C1，第二晶体管M2的源极S连接第一晶体管M1的栅极G，第二晶体管M2的栅极G连接第一晶体管M1的漏极D；第六晶体管M6的源极S连接第二晶体管M2的漏极D，第六晶体管的栅极G连接第三晶体管M3的栅极G，第六晶体管M6的漏极D连接第四晶体管M4的源极S；第三晶体管M3的漏极D与第四晶体管M4的栅极G短接并连接至第五晶体管M5的源极S；第四晶体管M4的漏极D连接第五晶体管M5的栅极G；第五晶体管M5的栅极G和漏极D短接并连接至第二电极线C2；

其中，第一晶体管M1、第三晶体管M3和第五晶体管M5依序设置在静电防护电路的一侧，第二晶体管M2、第六晶体管M6和第四晶体管M4依序设置在静电防护电路的另一侧。当第一电极线C1累积静电电荷(此处静电电荷指正电荷)时，第一晶体管M1和第二晶体管M2依序打开，电荷一部分流经第一晶体管M1、第三晶体管M3、第五晶体管M5，一部分流经第二晶体管M2、第六晶体管M6、第四晶体管M4，最终将电荷分散释放给第二电极线C2。同理，当第二电极线C2累积静电电荷(此处静电电荷指正电荷)时，第五晶体管M5、第四晶体管M4依序打开，电荷一部分流经第五晶体管M5、第三晶体管M3、第一晶体管M1，一部分流经第四晶体管M4、第六晶体管M6、第二晶体管M2，最终将电荷分散释放给第二电极线C2。

需要说明的是，若第一电极线C1上累积的电荷为负电荷，则相当于第二电极线C2上累积正电荷的情况。因此此处不作赘述。

实施例三

对上述实施例二进行改进，得到实施例三，图6所示为本发明一种静电防护电路实施例三的电路示意图，如图6所示，其中第二放电单元的第三晶体管M3的栅极G与第六晶体管M6的栅极G悬空，第三晶体管M3的栅极G与第六晶体管M6的栅极G之间形成一个电容，分别作为电容的两极。

本实施例的放电过程与实施例二相同，参见上述实施例二中说明，此处不作赘述。

实施例四

图7所示为本发明一种静电防护电路实施例四的电路示意图，如图7所示，第一放电单元包括第一晶体管M1和第二晶体管M2；第二放电单元包括第六晶体管M6；第三放电单元包括第四晶体管M4和第五晶体管M5；第一晶体管M1的源极S和第一晶体管M1的栅极G短接并连接至第一电极线C1，第二晶体管M2的源极S连接第一晶体M1管的栅极G，第二晶体管M2的栅极G与第一晶体管M1的漏极D连接；第六晶体管M6的源极S连接第二晶体管M2的漏极D，第六晶体管M6的栅极G悬空，第六晶体管M6的漏极D连接第四晶体管M4的源极S；第四晶体管M4的栅极G连接第五晶体管M5的源极S，第四晶体管M4的漏极D与第五晶体管M5的栅极G短接并连接至第二电极线C2；第五晶体管M5的漏极D连接第二电极线C2。

其中，第一晶体管M1和第五晶体管M5依序设置在静电防护电路的一侧，第二晶体管M2、第六晶体管M6和第四晶体管M4依序设置在静电防护电路的另一侧。

当第一电极线累积静电电荷(此处静电电荷指正电荷)时，第一晶体管M1和第二晶体管M2依序打开，电荷流经第二晶体管M2、第六晶体管M6、第四晶体管M4，最终将电荷分散释放给第二电极线C2。同理，当第二电极线C2累积静电电荷(此处静电电荷指正电荷)时，第五晶体管M5、第四晶体管M4依序打开，电荷流经第四晶体管M4、第六晶体管M6、第二晶体管M2，最终将电荷分散释放给第一电极线C1。

需要说明的是，若第一电极线C1上累积的电荷为负电荷，则相当于第二电极线C2上累积正电荷的情况。因此此处不作赘述。

本发明还公开一种液晶显示装置，包括信号驱动电路、栅极G驱动电路以及多个上述静电防护电路组成的静电防护模块。图8为本发明液晶显示装置中静电防护电路示意图。如图8所示，多个静电防护电路形成静电防护模块与液晶显示装置的面板内部的线路相连，本发明中静电防护电路应用于液晶显示装置中，一部分静电防护电路用于释放数据信号线与公共电极线之间的静电电荷，因此第一电极线C1为数据信号线，第二电极线C2为公共电极线，而另一部分静电防护电路用于释放栅极G信号线与公共电极线之间的静电电荷，因此第一电极线C1指栅极G信号线，第二电极线C2指公共电极线。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种静电防护电路，位于第一电极线和第二电极线之间，其特征在于，包括正向放电单元和反向放电单元；所述正向放电单元和所述反向放电单元分别连接在第一电极线和第二电极线之间；第一电极线上的静电电荷通过所述正向放电单元释放到第二电极线上；第二电极线上的静电电荷通过所述反向放电单元释放到第一电极线上；所述正向放电单元包括第二晶体管、第六晶体管和第四晶体管；第二晶体管的源极连接第一电极线，第二晶体管的栅极和第二晶体管的漏极短接并连接第六晶体管的源极，第六晶体管的栅极连接所述反向放电单元，第六晶体管的漏极连接第四晶体管的源极，第四晶体管的栅极和第四晶体管的漏极短接并连接至第二电极线；

当第二电极线上累积静电电荷时，静电电荷通过第四晶体管、第六晶体管和第二晶体管释放至第一电极线。

2.如权利要求1所述的静电防护电路，其特征在于，所述反向放电单元包括第一晶体管、第三晶体管和第五晶体管；第一晶体管的栅极和第一晶体管的源极短接并连接至第一电极线，第一晶体管的漏极连接第三晶体管的源极，第三晶体管的栅极连接所述正向放电单元的第六晶体管的栅极，第三晶体管的漏极连接第五晶体管的栅极和第五晶体管的源极，第五晶体管的漏极连接至第二电极线；

当第一电极线上累积静电电荷时，静电电荷通过第一晶体管、第三晶体管和第五晶体管释放至第二电极线。

3.一种静电防护电路，位于第一电极线和第二电极线之间，其特征在于，包括依序连接的第一放电单元、第二放电单元以及第三放电单元；第一放电单元连接第一电极线，第三放电单元连接第二电极线；第一电极线的静电电荷依序通过第一放电单元、第二放电单元以及第三放电单元释放到第二电极线，第二电极线的静电电荷依序通过第三放电单元、第二放电单元以及第一放电单元释放到第一电极线；第一放电单元包括第一晶体管和第二晶体管；第二放电单元包括第三晶体管和第六晶体管；第三放电单元包括第四晶体管和第五晶体管；第一晶体管的源极和栅极短接并连接至第一电极线，第二晶体管的源极连接第一晶体管的栅极，第二晶体管的栅极与第一晶体管的漏极短接并连接至第三晶体管的源极；第六晶体管的源极连接第二晶体管的漏极，第六晶体管的栅极连接第三晶体管的栅极，第六晶体管的漏极连接第四晶体管的源极；第三晶体管的漏极与第四晶体管的栅极短接并连接至第五晶体管的源极；第四晶体管的漏极连接第五晶体管的栅极；第五晶体管的栅极和第五晶体管的漏极短接并连接至第二电极线；

当第一电极线累积静电电荷时，静电电荷通过第一晶体管、第三晶体管和第五晶体管释放至第二电极线，同时，静电电荷通过第二晶体管、第六晶体管、第四晶体管释放至第二电极线；

当第二电极线累积静电电荷时，静电电荷通过第五晶体管、第三晶体管和第一晶体管释放至第一电极线，同时，静电电荷通过第四晶体管、第六晶体管、第二晶体管释放至第一电极线。

4.一种静电防护电路，位于第一电极线和第二电极线之间，其特征在于，包括依序连接的第一放电单元、第二放电单元以及第三放电单元；第一放电单元连接第一电极线，第三放电单元连接第二电极线；第一电极线的静电电荷依序通过第一放电单元、第二放电单元以及第三放电单元释放到第二电极线，第二电极线的静电电荷依序通过第三放电单元、第二放电单元以及第一放电单元释放到第一电极线，第一放电单元包括第一晶体管和第二晶体管；第二放电单元包括第三晶体管和第六晶体管；第三放电单元包括第四晶体管和第五晶体管；

第一晶体管的源极和第一晶体管的栅极短接并连接至第一电极线，第二晶体管的源极连接第一晶体管的栅极，第二晶体管的栅极与第一晶体管的漏极短接并连接至第三晶体管的源极；第六晶体管的源极连接第二晶体管的漏极，第六晶体管的栅极和第三晶体管的栅极悬空，第六晶体管的栅极和第三晶体管的栅极相互之间形成一个电容，分别作为电容的两极；第六晶体管的漏极连接第四晶体管的源极；第三晶体管的漏极与第四晶体管的栅极短接并连接至第五晶体管的源极；第四晶体管的漏极连接第五晶体管的栅极；第五晶体管的栅极和漏极短接并连接至第二电极线；

当第一电极线累积静电电荷时，静电电荷通过第一晶体管、第三晶体管、第五晶体管释放至第二电极线，同时，静电电荷通过第二晶体管、第六晶体管、第四晶体管释放至第二电极线；

当第二电极线累积静电电荷时，静电电荷通过第五晶体管、第三晶体管、第一晶体管释放至第一电极线，同时，静电电荷通过第四晶体管、第六晶体管、第二晶体管释放至第一电极线。

5.一种静电防护电路，位于第一电极线和第二电极线之间，其特征在于，包括依序连接的第一放电单元、第二放电单元以及第三放电单元；第一放电单元连接第一电极线，第三放电单元连接第二电极线；第一电极线的静电电荷依序通过第一放电单元、第二放电单元以及第三放电单元释放到第二电极线，第二电极线的静电电荷依序通过第三放电单元、第二放电单元以及第一放电单元释放到第一电极线，第一放电单元包括第一晶体管和第二晶体管；第二放电单元包括第六晶体管；第三放电单元包括第四晶体管和第五晶体管；第一晶体管的源极和第一晶体管的栅极短接并连接至第一电极线，第二晶体管的源极连接第一晶体管的栅极，第二晶体管的栅极与第一晶体管的漏极连接；第六晶体管的源极连接第二晶体管的漏极，第六晶体管的栅极悬空，第六晶体管的漏极连接第四晶体管的源极；第四晶体管的栅极连接第五晶体管的源极，第四晶体管的漏极与第五晶体管的栅极短接并连接至第二电极线；第五晶体管的漏极连接第二电极线；

当第一电极线累积静电电荷时，静电电荷通过第一晶体管、第二晶体管、第六晶体管、第四晶体管释放至第二电极线；

当第二电极线累积静电电荷时，静电电荷通过第五晶体管、第四晶体管、第六晶体管、第二晶体管释放至第一电极线。

6.一种静电防护模块，其特征在于，包括上述权利要求1-5任意一项所述的多个静电防护电路串联而成。

7.一种液晶显示装置，其特征在于，包括权利要求6所述的静电防护模块。

Images