CN212782681U - 一种goa电路、阵列基板和显示装置 - Google Patents

一种goa电路、阵列基板和显示装置 Download PDF

Info

Publication number
CN212782681U
CN212782681U CN202022181710.2U CN202022181710U CN212782681U CN 212782681 U CN212782681 U CN 212782681U CN 202022181710 U CN202022181710 U CN 202022181710U CN 212782681 U CN212782681 U CN 212782681U
Authority
CN
China
Prior art keywords
signal line
goa
stv signal
stv
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022181710.2U
Other languages
English (en)
Inventor
杜瑞芳
马兰州
钱海蛟
马小叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202022181710.2U priority Critical patent/CN212782681U/zh
Application granted granted Critical
Publication of CN212782681U publication Critical patent/CN212782681U/zh
Priority to US17/357,841 priority patent/US11869899B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型公开了一种GOA电路、阵列基板和显示装置，所述GOA电路包括GOA区域，所述GOA区域包括多个相互级联的GOA单元电路；引线区域，所述引线区域包含一端与至少一个所述GOA单元电路连接的STV信号线，以及一端与至少一个所述GOA单元电路连接的非STV信号线；所述STV信号线与所述非STV信号线的另一端与驱动芯片连接；所述STV信号线从所述驱动芯片延伸到所述引线区域中远离所述GOA单元的区域并绕过所述非STV信号线延伸到所述GOA区域与所述至少一个所述GOA单元电路连接，绕过所述非STV信号线延伸到所述GOA区域的STV信号线与所述非STV信号线无交叠。本实用新型提供的实施例通过指定布线位置的STV信号线能够有效提高GOA电路的防静电性能，具有广泛的应用前景。

Description

一种GOA电路、阵列基板和显示装置
技术领域
本实用新型涉及显示技术领域，特别是涉及一种GOA电路、阵列基板和显示装置。
背景技术
位于阵列基板上的栅极驱动电路(Gate on Array，GOA)技术应用在显示产品中，随着产品尺寸的增大，信号线加长，在产品制程及制程测试中容易产生静电释放(Electra－Staticd ischarge，ESD)。特别是氧化物TFT产品，ESD发生率较a－SiTFT产品更高。
实用新型内容
为了解决上述问题至少之一，本实用新型提供一种GOA电路，包括：
GOA区域，所述GOA区域包括多个相互级联的GOA单元电路；
引线区域，所述引线区域包含一端与至少一个所述GOA单元电路连接的STV信号线，以及一端与至少一个所述GOA单元电路连接的非STV信号线，所述非STV信号线至少包括Vdd信号线、Clk信号线、VGH信号线、VGL信号线中的一个；
所述STV信号线与所述非STV信号线的另一端与驱动芯片连接；
所述引线区域包含靠近所述GOA单元的区域和远离所述GOA单元的区域，所述STV信号线从所述驱动芯片延伸到所述引线区域中的所述远离所述GOA单元的区域并绕过所述非STV信号线延伸到所述GOA区域与所述至少一个所述GOA单元电路连接，绕过所述非STV信号线延伸到所述GOA区域的STV信号线与与所述非STV信号线无交叠。
在一些实施例中，GOA电路还包括与所述STV信号线不同层设置的静电释放电极，所述静电释放电极与所述STV信号线中的绕过所述非STV信号线延伸到所述GOA区域的部分存在交叠区域。
在一些实施例中，所述静电释放电极为蛇形线结构，并且所述蛇形线结构的静电释放电极的覆盖区域的宽度不小于所述STV信号线的宽度。
在一些实施例中，GOA电路还包括与所述STV信号线间隔设置的辅助信号线；
所述辅助信号线配置为一端能够与所述驱动芯片连接，从所述驱动芯片延伸并沿所述STV信号线绕过所述非STV信号线，使得所述辅助信号线与所述非STV信号线无交叠；
所述辅助信号线的另一端与所述静电释放电极电连接。
在一些实施例中，所述辅助信号线和所述STV信号线连接到所述驱动芯片的同一个信号输出口。
在一些实施例中，
所述STV信号线与GOA电路中的晶体管的栅极层、或者源极和漏级层中的一个同层并同材料形成；
所述辅助信号线与GOA电路中的晶体管的栅极层、或者源极和漏级层中的一个同层并同材料形成；
所述静电释放电极与GOA电路中的晶体管的栅极层、或者源极和漏级层中不同于所述STV信号线的一个同层并同材料形成。
在一些实施例中，
所述STV信号线和辅助信号线同层设置，所述辅助信号线通过第一过孔与所述静电释放电极电连接；
或者
所述STV信号线和辅助信号线不同层设置，所述辅助信号线与所述静电释放电极电连接。
在一些实施例中，GOA电路还包括位于所述引线区域远离所述GOA区域的公共电极区域；
所述STV信号线从所述驱动芯片引出并沿所述公共电极区域的第一方向延伸，绕过所述非STV信号线并沿所述公共电极区域的第二方向延伸到所述GOA区域以与所述至少一个所述GOA单元电路连接，所述第一方向与所述第二方向垂直。
本实用新型第二方面提供一种阵列基板，包括上述GOA电路。
本实用新型第三方面提供一种显示装置，包括上述阵列基板。
本实用新型的有益效果如下：
本实用新型针对目前现有的问题，制定一种GOA电路、阵列基板和显示装置，通过指定布线位置的STV信号线能够绕开GOA电路中交叠设置的非STV信号线，从而避免STV信号线与非STV信号线因交叉设置具有交叠导致的静电，提高GOA电路的防静电性能。特别地，还设置有与STV信号线对应设置的静电释放电极，有效释放STV信号线上积聚的电荷，并通过与STV信号线并排设置的辅助信号线进一步降低静电风险。
附图说明
下面结合附图对本实用新型的具体实施方式作进一步详细的说明。
图1示出显示产品的示意图；
图2示出GOA电路的示意图；
图3示出GOA电路发生ESD击穿的示意图；
图4示出本实用新型的一个实施例所述GOA电路的示意图；
图5示出本实用新型的一个实施例所述GOA电路的电路示意图；
图6示出本实用新型的一个实施例所述STV信号线和辅助信号线的测试信号的示意图；
图7示出本实用新型的一个实施例所述阵列基板的示意图；
具体实施方式
为了更清楚地说明本实用新型，下面结合优选实施例和附图对本实用新型做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本实用新型的保护范围。
需要说明的是，本文中所述的“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上，也可以表示一层间接形成或设置在另一层上，即两层之间还存在其它的层。在本文中，除非另有说明，所采用的术语“位于同一层”指的是两个层、部件、构件、元件或部分可以通过同一构图工艺形成，并且，这两个层、部件、构件、元件或部分一般由相同的材料形成。
如图1所示为具有栅极驱动电路(GOA)的阵列基板20的示意图，包括显示区域21、栅极驱动电路22和周边走线23等，如图2所示为栅极驱动电路的级联示意图，包括多个级联的GOA单元，以及多条接入各GOA单元的信号线。从图中可知，STV信号线与其他信号线存在交叠的情况。在实际生产过程中，STV信号线由于具有信号连接点少、信号线长等特点，容易在与其他信号线交叠的位置发生ESD问题，如图3所示。例如当STV信号线在与其他信号线交叠的位置发生ESD时将栅绝缘层(GI)击穿，导致交叠区域击穿后信号线之间短路。
如图4和图5所示，本实用新型的一个实施例提供了一种GOA电路，包括GOA区域11，所述GOA区域包括多个相互级联的GOA单元电路；引线区域，所述引线区域包含一端与至少一个所述GOA单元电路连接的STV信号线121，以及一端与至少一个所述GOA单元电路连接的非STV信号线122，所述非STV信号线至少包括Vdd信号线、Clk信号线、VGH信号线、VGL信号线中的一个；所述STV信号线121与所述非STV信号线122的另一端与驱动芯片连接；所述引线区域包含靠近所述GOA单元的区域和远离所述GOA单元的区域，所述STV信号线121从所述驱动芯片延伸到所述引线区域中的所述远离所述GOA单元的区域并绕过所述非STV信号线122延伸到所述GOA区域11与所述至少一个所述GOA单元电路连接，绕过所述非STV信号线122延伸到所述GOA区域11的STV信号线121与所述非STV信号线122无交叠。
在本实施例中，针对STV信号线信号连接点少、信号线长等特点，将STV信号线布设在远离非STV信号线的区域，同时绕开非STV信号线，从而避免在空间上与非STV信号线存在交叠设置的情况，因此能够解决因STV信号线与非STV信号线存在交叠设置而形成的ESD问题，有效提高GOA电路的防静电性能。
具体的，所述驱动芯片至少具有时序控制器(TCON)的功能，时序控制器引出多个信号线，包括STV信号线，以及非STV信号线例如Vdd信号线、Clk信号线、VGH信号线和VGL信号线中的一个或多个，所述多个信号从时序控制器引出并沿GOA区域中多个GOA单元电路的设置方向延展并按照信号走向与GOA区域的各GOA单元电路电连接。其中非STV信号线122靠近GOA区域11，STV信号线121设置在所述非STV信号线远离所述GOA区域的位置以绕开非STV信号线，从而避免与非STV信号在空间中存在交叠设置，从而解决上述STV信号线的ESD风险，提高GOA电路的防静电性能。
值得说明的是，本实施例仅用于说明本申请的具体实施方式，对GOA电路的具体结构和具体信号线不作具体限定，所述GOA电路可以为具有栅极驱动功能的其他电路结构，所述信号线为与GOA电路配套应用的信号线，本领域技术人员应当根据实际应用需求选择适当的GOA电路结构和信号线，在此不再赘述。
在一个具体的示例中，如图4所示，所述GOA电路还包括位于所述引线区域远离所述GOA区域的公共电极区域14；所述STV信号线从所述驱动芯片引出并沿所述公共电极区域的第一方向延伸，绕过所述非STV信号线并沿所述公共电极区域的第二方向延伸到所述GOA区域与所述至少一个所述GOA单元电路连接，所述第一方向与所述第二方向垂直。
在本实施例中，所述公共电极区域14为布设在远离所述GOA区域的边缘位置的信号线，为确保所述STV信号线能够有效绕开非STV信号线并与GOA区域的至少一个所述GOA单元电路连接，如图4所示，将所述STV信号线沿所述公共电极进行布设。
需要说明的是，所述公共电极区域为设置有公共电极的区域，该公共电极区域布局的公共电极为显示面板周边区域的电极，其可以是与显示区域显示用公共电极相连的电极或虚设电极。
具体的，所述STV信号线从驱动芯片引出后沿公共电极信号线的延伸方向的第一方向Y延伸，并且在公共电极信号线的走线方向转为的第二方向X时，所述STV信号线沿第二方向X延伸，其中第一方向与第二方向垂直(包含大致垂直)，或具有一定夹角。所述STV信号线从而绕开非STV信号线的布设区域，并且所述STV信号线在所述GOA区域远离非STV信号线的一侧与GOA区域电连接，从而实现在空间位置上错开设置且STV信号线与非STV信号线无交叠，有效提升GOA电路的防静电性能。
在上述GOA电路的基础上，在一个可选的实施例中，如图4和图5所示，所述GOA电路还包括与所述STV信号线121不同层设置的静电释放电极13，所述静电释放电极13与所述STV信号线121中的绕过所述非STV信号线122延伸到所述GOA区域11的部分存在交叠区域。
在本实施例中，在GOA电路中的GOA区域远离非STV信号线的位置处布设静电释放电极13，并且所述静电释放电极13与STV信号线设置在不同层。即所述静电释放电极13在GOA电路的衬底上的正投影、与所述STV信号线121中的绕过所述非STV信号线122延伸到所述GOA区域11的部分在GOA电路的衬底上的正投影存在部分交叠。即通过设置的静电释放电极13、STV信号线以及位于静电释放电极13和STV信号线之间的绝缘层(如栅极绝缘层)形成电容，从而在该绝缘层被击穿后静电释放电极13与STV信号线电连接有效释放所述STV信号线上积聚的电荷。
也就是说，静电释放电极13与STV信号线有两种状态下的连接方式，在未被击穿时未连接，击穿后电连接。
在本实施例中，所述静电释放电极为蛇形线结构，并且所述蛇形线结构的静电释放电极的覆盖区域的宽度不小于所述STV信号线的宽度。
具体的，如图4所示，所述静电释放电极为GOA电路中布设的具有一定长度和宽度的金属线，在所述STV信号线接入GOA区域之前，所述STV信号线通过与整体具有一定宽度(该宽度大于等于所述STV信号线的宽度)的金属线形成电容以进一步释放所述STV信号线上积聚的电荷从而缓解STV信号线的ESD风险，并且所述静电释放电极位于其他布线区以外的无效区域，不会与其他信号线存在交叠区域，避免引入新的静电风险；同时，将积聚在所述STV信号线上的电荷释放在无效区域以提高GOA电路的防静电性能。
考虑到进一步提高GOA电路的防静电性能，在一个可选的实施例中，如图4和图5所示，所述GOA电路还包括与所述STV信号线121间隔设置的辅助信号线123；所述辅助信号线123配置为一端能够与所述驱动芯片连接，从所述驱动芯片延伸并沿所述STV信号线121绕过所述非STV信号线122，使得所述辅助信号线123与所述非STV信号线122无交叠；所述辅助信号线123的另一端与所述静电释放电极13电连接。
在本实施例中，通过布设与所述STV信号线121并排设置的辅助信号线123进一步改善GOA电路的防静电性能。具体的，所述STV信号线、辅助信号线和静电释放电极分别设置在所述GOA电路的TFT的栅极层和源极和漏级层中的一个。即在制程过程中，利用GOA电路中薄膜晶体管TFT的制程同步形成STV信号线、辅助信号线和静电释放电极，不用额外增加制作步骤。考虑到薄膜晶体管TFT的栅极层和源漏层为金属层，因此将STV信号线、辅助信号线123和静电释放电极分别设置在栅极层或源漏层，其中，所述STV信号线和静电释放电极不同层设置。
在一个可选的实施例中，所述STV信号线和辅助信号线同层设置，所述辅助信号线通过第一过孔与所述静电释放电极电连接。
在本实施例中，所述STV信号线和辅助信号线均设置在栅极层则静电释放电极设置在源漏层，所述辅助信号线通过贯通栅极层和源漏层的第一过孔与静电释放电极电连接。
同理，所述STV信号线和辅助信号线均设置在源漏层则静电释放电极设置在栅极层，具体实施方式相同，在此不再赘述。
在另一个可选的实施例中，所述STV信号线和辅助信号线不同层设置，所述辅助信号线与所述静电释放电极电连接。
在本实施例中，所述STV信号线设置在栅极层则所述辅助信号线和静电释放电极均设置在源漏层，同层设置的辅助信号线和静电释放电极直接电连接。
同理，所述STV信号线设置在源漏层则所述辅助信号线和静电释放电极均设置在栅极层，具体实施方式相同，在此不再赘述。
在上述实施例中，基于与所述STV信号线间隔设置的辅助信号线能够有效改善GOA驱动电路的防静电性能。进一步的，所述辅助信号线和所述STV信号线连接到所述驱动芯片的同一个信号输出口。
具体的，如图6所示，在GOA电路的制程测试时，当向STV信号线输入第一测试信号时，向辅助信号线输入与所述第一测试信号电极性相反的第二测试信号，即将所述STV信号线在制程中积聚的电荷通过制程测试进行释放。
在本实施例中，例如所述第一测试信号为+3V信号，则所述第二测试信号为－3V信号，所述STV信号线中为+3V电信号，与所述辅助信号线STV－1电连接的静电释放电极中为－3V信号，所述STV信号线和所述静电释放电极形成电容，电容两级的压差越大则STV信号线上积聚的电荷越容易释放。
当制作完GOA电路并通过上述方法释放静电后，将辅助信号线的一端与驱动芯片电连接，则驱动芯片向STV信号线输出信号时，也同时向辅助信号线输出相同的信号，则STV信号线和所述静电释放电极形成电容，电容两端加载相同电压。当STV信号线因ESD发生击穿时，STV信号线和辅助信号线电连接，由于传输相同的信号，即使发生短路问题也不影响产品的显示问题，从而避免因STV信号线发生ESD风险导致的显示异常问题，即提高了GOA电路的防静电性能。
基于上述GOA电路，本实用新型的一个实施例提供了一种阵列基板，包括上述GOA电路。
在本实施例中，所述阵列基板具有上述GOA电路，因此能够避免GOA电路的STV信号线容易发生ESD问题导致的显示异常问题，即所述阵列基板具有较高的防静电性能。
在一个可选的实施例中，如图7所示，所述阵列基板还包括有机膜层，所述有机膜层形成的截面和所述阵列基板的各功能层形成的截面在所述阵列基板的衬底上的正投影错开设置。
考虑到阵列基板的各功能层间形成截面，在各层交叠截面处布设的信号线容易积聚电荷，尤其是有机膜层的截面在交叠设置时容易发生击穿问题，从而导致不同层间的信号线发生短路情况影响阵列基板的显示效果。因此在本实施例中，通过将不同层形成的截面错开设置以避免阵列基板因有机膜层的截面位置与其他功能层的截面位置交叠设置而发生ESD击穿影响显示效果。
具体的，如图7所示，所述阵列基板包括衬底基板30、栅极层31、栅极绝缘层32、源漏层33、第一钝化层34、有机膜层35和第二钝化层36，其中，所述栅极层31的截面与有机膜层35的截面错开设置，从而有效避免因有机膜层的截面位置与其他功能层的截面位置交叠设置而发生ESD击穿影响显示效果，有效提高阵列基板的防静电性能，改善阵列基板的显示效果。
基于上述阵列基板，本实用新型的一个实施例提供了一种显示装置，包括上述阵列基板。
在本实施例中，所述显示装置为液晶显示装置或电致发光二极管显示装置，并且所述显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
本实用新型针对目前现有的问题，制定一种GOA电路、阵列基板和显示装置，通过指定布线位置的STV信号线能够绕开GOA电路中交叠设置的非STV信号线，从而避免STV信号线与非STV信号线因交叉设置具有交叠导致的静电，提高GOA电路的防静电性能。特别地，还设置有与STV信号线对应设置的静电释放电极，有效释放STV信号线上积聚的电荷，并通过与STV信号线并排设置的辅助信号线进一步降低静电风险。
显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本实用新型的技术方案所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之列。

Claims (10)

1.一种GOA电路，其特征在于，包括
GOA区域，所述GOA区域包括多个相互级联的GOA单元电路；
引线区域，所述引线区域包含一端与至少一个所述GOA单元电路连接的STV信号线，以及一端与至少一个所述GOA单元电路连接的非STV信号线，所述非STV信号线至少包括Vdd信号线、Clk信号线、VGH信号线、VGL信号线中的一个；
所述STV信号线与所述非STV信号线的另一端与驱动芯片连接；
所述引线区域包含靠近所述GOA单元的区域和远离所述GOA单元的区域，所述STV信号线从所述驱动芯片延伸到所述引线区域中的所述远离所述GOA单元的区域并绕过所述非STV信号线延伸到所述GOA区域与所述至少一个所述GOA单元电路连接，绕过所述非STV信号线延伸到所述GOA区域的STV信号线与所述非STV信号线无交叠。
2.根据权利要求1所述的GOA电路，其特征在于，还包括与所述STV信号线不同层设置的静电释放电极，所述静电释放电极与所述STV信号线中的绕过所述非STV信号线延伸到所述GOA区域的部分存在交叠区域。
3.根据权利要求2所述的GOA电路，其特征在于，所述静电释放电极为蛇形线结构，并且所述蛇形线结构的静电释放电极的覆盖区域的宽度不小于所述STV信号线的宽度。
4.根据权利要求2所述的GOA电路，其特征在于，还包括与所述STV信号线间隔设置的辅助信号线；
所述辅助信号线配置为一端能够与所述驱动芯片连接，从所述驱动芯片延伸并沿所述STV信号线绕过所述非STV信号线，使得所述辅助信号线与所述非STV信号线无交叠；
所述辅助信号线的另一端与所述静电释放电极电连接。
5.根据权利要求4所述的GOA电路，其特征在于，
所述辅助信号线和所述STV信号线连接到所述驱动芯片的同一个信号输出口。
6.根据权利要求4所述的GOA电路，其特征在于，
所述STV信号线与GOA电路中的晶体管的栅极层、或者源极和漏级层中的一个同层并同材料形成；
所述辅助信号线与GOA电路中的晶体管的栅极层、或者源极和漏级层中的一个同层并同材料形成；
所述静电释放电极与GOA电路中的晶体管的栅极层、或者源极和漏级层中不同于所述STV信号线的一个同层并同材料形成。
7.根据权利要求5所述的GOA电路，其特征在于，
所述STV信号线和辅助信号线同层设置，所述辅助信号线通过第一过孔与所述静电释放电极电连接；
或者
所述STV信号线和辅助信号线不同层设置，所述辅助信号线与所述静电释放电极电连接。
8.根据权利要求1－7中任一项所述的GOA电路，其特征在于，还包括位于所述引线区域远离所述GOA区域的公共电极区域；
所述STV信号线从所述驱动芯片引出并沿所述公共电极区域的第一方向延伸，绕过所述非STV信号线并沿所述公共电极区域的第二方向延伸到所述GOA区域与所述至少一个所述GOA单元电路连接，所述第一方向与所述第二方向垂直。
9.一种阵列基板，其特征在于，包括如权利要求1－8中任一项所述的GOA电路。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
CN202022181710.2U 2020-09-27 2020-09-27 一种goa电路、阵列基板和显示装置 Active CN212782681U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202022181710.2U CN212782681U (zh) 2020-09-27 2020-09-27 一种goa电路、阵列基板和显示装置
US17/357,841 US11869899B2 (en) 2020-09-27 2021-06-24 GOA circuit, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022181710.2U CN212782681U (zh) 2020-09-27 2020-09-27 一种goa电路、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN212782681U true CN212782681U (zh) 2021-03-23

Family

ID=75056724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022181710.2U Active CN212782681U (zh) 2020-09-27 2020-09-27 一种goa电路、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US11869899B2 (zh)
CN (1) CN212782681U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114677982A (zh) * 2022-03-29 2022-06-28 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示面板与显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785350A (zh) * 2016-08-24 2018-03-09 中华映管股份有限公司 静电防护电路及静电防护方法
CN109545152B (zh) * 2019-01-02 2020-09-01 合肥鑫晟光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN111430375B (zh) * 2020-04-01 2023-02-28 深圳市华星光电半导体显示技术有限公司 阵列基板和显示面板
CN111403311B (zh) * 2020-04-07 2022-12-06 深圳市华星光电半导体显示技术有限公司 Goa电路、显示面板及修复方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114677982A (zh) * 2022-03-29 2022-06-28 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示面板与显示装置

Also Published As

Publication number Publication date
US20220102383A1 (en) 2022-03-31
US11869899B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
EP3408706B1 (en) Substrate and display device containing the same
US9263387B2 (en) GOA circuit of array substrate and display apparatus
US20060289939A1 (en) Array substrate and display device having the same
KR102145390B1 (ko) 정전기 방전 회로를 포함하는 표시 장치
JP4207858B2 (ja) 半導体装置、表示装置及び電子機器
US8400575B1 (en) Pixel array substrate
US10042223B2 (en) TFT arrays, display panels, and display devices
US11940700B2 (en) Array substrate, display panel and display device
US11562997B2 (en) Electrostatic protection circuit, array substrate and display apparatus
US10320186B2 (en) Display drive chip
US10269788B2 (en) Array panel with ESD protection circuit
JP2006146200A (ja) 平板表示素子及びその製造方法
WO2014166153A1 (zh) 阵列基板及其制造方法、显示装置
TWI706191B (zh) 顯示面板
US10134778B2 (en) Array substrate and manufacturing method thereof, display panel and display device
KR100336827B1 (ko) 액정표시장치 및 액정표시장치의 기판 제조방법
CN212782681U (zh) 一种goa电路、阵列基板和显示装置
US20050046777A1 (en) Display device and panel therefor
CN109727972B (zh) 显示母板及其制备方法、显示基板及显示装置
CN113406830B (zh) 一种阵列基板、液晶显示面板及显示装置
JP4807365B2 (ja) 半導体装置、表示装置および電子機器
JP5127234B2 (ja) 半導体装置、電気光学装置並びに電子機器
CN114002885B (zh) 阵列基板、显示面板及显示装置
US20240134238A1 (en) Display panel
CN115881737A (zh) 阵列基板和显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant