CN112103285B - 静电保护电路及显示面板 - Google Patents

静电保护电路及显示面板 Download PDF

Info

Publication number
CN112103285B
CN112103285B CN202011000895.0A CN202011000895A CN112103285B CN 112103285 B CN112103285 B CN 112103285B CN 202011000895 A CN202011000895 A CN 202011000895A CN 112103285 B CN112103285 B CN 112103285B
Authority
CN
China
Prior art keywords
transistor
electrostatic discharge
protection circuit
electrostatic
discharge branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011000895.0A
Other languages
English (en)
Other versions
CN112103285A (zh
Inventor
刘永
储周硕
朱伟
史欣坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu BOE Display Technology Co Ltd
Original Assignee
Chengdu BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu BOE Display Technology Co Ltd filed Critical Chengdu BOE Display Technology Co Ltd
Priority to CN202011000895.0A priority Critical patent/CN112103285B/zh
Publication of CN112103285A publication Critical patent/CN112103285A/zh
Application granted granted Critical
Publication of CN112103285B publication Critical patent/CN112103285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例提供一种静电保护电路及显示面板，该电路包括：第一静电放电支路、第二静电放电支路和第一晶体管，第一静电放电支路的第一端与第一信号线连接，第二端与第一晶体管的第一端连接，第一晶体管的控制端设有悬浮金属层，第二端与第二信号线与第二静电放电支路的第一端连接，第二静电放电支路的第二端与第一信号线连接。本实施例提供的静电保护电路，通过设置控制端设有悬浮金属层的晶体管将第一静电放电支路和第二静电放电支路串联连接，构成静电保护环路，能够降低漏电流，且相对于采用控制端与第一端相连的晶体管将第一静电放电支路和第二静电放电支路串联连接得到的静电保护环路，能够减少电路所占面积，降低制作成本。

Description

静电保护电路及显示面板
技术领域
本发明实施例涉及集成电路技术领域，尤其涉及一种静电保护电路及显示面板。
背景技术
静电放电(Electro-Static Discharge，ESD)现象广泛存在于自然界中，它也是引起集成电路产品失效的重要原因之一。对于液晶显示面板(Liquid Crystal Display，LCD)或有机电激光显示面板(OrganicLight-Emitting Diode，OLED)，在制程工艺中通常会伴随有ESD现象发生，ESD现象发生后会对正常的电路造成一定的损坏，因此为了防止ESD的发生，显示区域周边通常会设计ESD防护电路。
现有技术中，通常采用如图1所示的两个MOS管组成单个双向设计的结构进行ESD防护，或者采用如图2a所示的四个MOS管组成的两两串联双向设计的结构进行ESD防护。
然而，静电防护电路连接的信号线上一般会存在一定的电压，因此静电防护电路上会存在一定的漏电流，上述图1所示的单个双向设计的ESD防护电路，所产生的漏电流较大，影响显示面板的正常工作，图2a所示的ESD防护电路，虽然漏电流较小，但是会占用较大的面积，均不能满足需求。
发明内容
本发明实施例提供一种静电保护电路及显示面板，以在降低ESD的漏电流，避免影响显示面板的正常工作的同时，能够减少电路面积，降低制作成本。
第一方面，本发明实施例提供一种静电保护电路，包括：第一静电放电支路、第二静电放电支路和第一晶体管；
所述第一静电放电支路的第一端与第一信号线连接，第二端与所述第一晶体管的第一端连接；
所述第一晶体管的控制端设有悬浮金属层，第二端和第二信号线与所述第二静电放电支路的第一端连接；
所述第二静电放电支路的第二端与所述第一信号线连接；
在一种可能的设计中，所述电路还包括：第二晶体管；
所述第二晶体管的控制端设有悬浮金属层，第一端与所述第一静电放电支路的第一端连接，第二端与所述第二静电放电支路的第二端连接。
在一种可能的设计中，所述第一晶体管的控制端与所述第二晶体管的控制端连接，且悬空。
在一种可能的设计中，所述电路还包括：第三晶体管、第四晶体管、第五晶体管和第六晶体管；
所述第三晶体管的第一端与所述第一静电放电支路的第二端连接，第二端与所述第二静电放电支路的第二端连接；
所述第四晶体管的第一端与所述第一信号线连接，第二端与所述第二信号线连接；
所述第五晶体管的第一端与所述第一信号线连接，第二端与所述第一静电放电支路的第二端连接；
所述第六晶体管的第一端与所述第二信号线连接，第二端与所述第二静电放电支路的第二端连接；
所述第一晶体管的第一端、所述第三晶体管的第一端与所述第五晶体管的第二端共用第一有源区；
所述第一晶体管的第二端、所述第四晶体管的第二端与所述第六晶体管的第二端共用第二有源区；
所述第二静电放电支路的第一端、所述第四晶体管的第一端与所述第五晶体管的第一端共用第三有源区；
所述第二静电放电支路的第二端、所述第三晶体管的第二端与所述第六晶体管的第二端共用第四有源区；
第三晶体管的控制端、第四晶体管的控制端、第五晶体管的控制端和第六晶体管的控制端均与所述第一晶体管的控制端连接。
在一种可能的设计中，所述第一静电放电支路包括：第七晶体管；
所述第七晶体管的第一端和控制端均与所述第一信号线连接，第二端与所述第一晶体管的第一端连接。
在一种可能的设计中，所述第二静电放电支路包括：第八晶体管；
所述第八晶体管的第一端和控制端均与第二信号线连接，第二端与所述第一信号线连接。
在一种可能的设计中，所述第一信号线为扫描线或数据线。
在一种可能的设计中，所述第一晶体管的沟道面积小于所述第一静电放电支路中的晶体管的沟道面积。
在一种可能的设计中，所述第一晶体管为薄膜晶体管。
第二方面，本发明实施例提供一种显示面板，包括：数据线、扫描线以及如第一方面所述的静电保护电路。
本实施例提供的静电保护电路及显示面板，该静电保护电路包括：第一静电放电支路、第二静电放电支路和第一晶体管，述第一静电放电支路的第一端与第一信号线连接，第二端与所述第一晶体管的第一端连接，所述第一晶体管的控制端设有悬浮金属层，第二端和第二信号线与所述第二静电放电支路的第一端连接，所述第二静电放电支路的第二端与所述第一信号线连接。本实施例提供的静电保护电路，通过设置控制端设有悬浮金属层的晶体管将第一静电放电支路和第二静电放电支路串联连接，构成静电保护环路，能够降低漏电流，使得显示面板能够正常工作，且相对于采用控制端与第一端相连的晶体管将第一静电放电支路和第二静电放电支路串联连接得到的静电保护环路，能够减少电路所占面积，降低制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的静电保护电路的电路示意图；
图2a为现有技术中静电保护电路的电路示意图；
图2b为现有技术中静电保护电路的版图示意图；
图3为本发明一实施例提供的静电保护电路的电路示意图；
图4为本发明又一实施例提供的静电保护电路的电路示意图；
图5a为本发明又一实施例提供的静电保护电路的电路示意图；
图5b为图5a的静电保护电路的等效示意图；
图6为本发明又一实施例提供的静电保护电路的电路示意图；
图7为图6所示静电保护电路的版图示意图；
图8为图6所示静电保护电路的ESD防护电流的仿真示意图；
图9为图6所示静电保护电路中悬空栅极的电位仿真示意图；
图10为本发明又一实施例提供的静电保护电路的电路示意图；
图11为本发明又一实施例提供的静电保护电路的电路示意图；
图12为图11所示静电保护电路的版图示意图。
附图标记：
M1：第一晶体管；
M2：第二晶体管；
M3：第三晶体管；
M4：第四晶体管；
M5：第五晶体管；
M6：第六晶体管；
M7：第七晶体管；
M8：第八晶体管；
100：第一静电放电支路；
200：第二静电放电支路。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为现有技术中的静电保护电路的电路示意图，如图1所示，该静电保护电路包括第十晶体管和第二十晶体管，第十晶体管的栅极和漏极均与第一信号线连接，源极与第二信号线连接，第二十晶体管的栅极和漏极均与第二信号线和第十晶体管的漏极连接，源极与第一信号线连接。第十晶体管和第二十晶体管串联连接，构成了静电保护环路。
在具体实现过程中，当第一信号线产生高压静电荷时，第一信号线的高压静电会迅速开启M10的栅极，使M10的栅极打开；静电从M10的漏极流向源极，此时流向M10源极的静电荷将开启M20的栅极；M20栅极处于打开状态，流向M20漏极的静电荷继续流向其源极以及M10的漏极，此时静电荷被均衡或被释放。
由此可见，在显示面板工作时，第一信号线和第二信号线会存在一定的电压，因此上述静电保护电路则会产生一定的漏电流，上述单个双向设计的静电保护电路中仅通过两级二极管串联实现，使得漏电流较大，易对显示面板的正常显示产生影响。
图2a为现有技术中静电保护电路的电路示意图。图2b为现有技术中静电保护电路的版图示意图。如图2a所示，为了降低漏电流，设置了多级晶体管构成静电保护环路。该静电保护电路包括：第三十晶体管、第四十晶体管、第五十晶体管和第六十晶体管。其中，第三十晶体管、第四十晶体管、第五十晶体管和第六十晶体管均为二极管结构连接后，串联构成静电保护环。其在静电放电过程中，通过四级晶体管进行放电，虽然一定程度上降低了漏电流，但是由于增加了二极管连接结构的第四十晶体管和第五十晶体管，使得电路所占面积会增加很多，从而导致电路制作成本上升。具体的，如图2b所示，俯视图中的M30、M40、M50和M60具有相同的宽长比，截面图中展示了各层的结构，具体包括钝化层passivation，用于连接源极和漏极的金属层SD层，用于连接栅极的Gate层，有源区层Active层，以及Active层与Gate层之间的绝缘层GI层。相对于图1所示电路，图2a所示电路中新增的M40和M50，均为二极管结构连接，即栅极与漏极连接，在制作过程中需要设置通孔，使得电路制作需要较大的面积与成本。
基于此，本发明实施例提供的静电保护电路，通过设有悬浮金属层的晶体管串联连接于静电保护环路中，在产生高压静电时，通过晶体管设有悬浮金属层的栅极与漏极或源极之间的电容将高压静电耦合至晶体管悬空的栅极，使栅极开启，进而能够实现静电放电，该电路中，由于晶体管在制作时，无需设置通孔与漏极连接，因此，在通过将栅极悬空降低漏电流，保证显示面板正常工作的同时，也能够减少电路占用面积，降低制作成本。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
本申请所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本申请实施例中，为区分晶体管除控制端之外的两端，将其中一极称为第一端，另一极称为第二端。
当晶体管为三极管时，控制端可以为基极，第一端可以为集电极，第二端可以发射极；或者，控制端可以为基极，第一端可以为发射极，第二端可以集电极。
当晶体管为薄膜晶体管或场效应管时，控制端可以为栅极，第一端可以为漏极，第二端可以为源极；或者，控制端可以为栅极，第一端可以为源极，第二端可以为漏极。
图3为本发明一实施例提供的静电保护电路的电路示意图。如图3所示，该静电保护电路包括：第一静电放电支路100、第二静电放电支路200和第一晶体管M1。
第一静电放电支路100的第一端与第一信号线连接，第二端与第一晶体管M1的第一端连接。
第一晶体管M1的控制端设有悬浮金属层，第二端和第二信号线与第二静电放电支路200的第一端连接。
第二静电放电支路200的第二端与第一信号线连接。
本实施例中，第一静电放电支路100和第二静电放电支路200可以为二极管结构形式连接的晶体管，当然，对于晶体管的数量以及具体连接形式本实施例对此不做限定，只要能够实现静电放电功能即可。
本实施例中的各晶体管为薄膜晶体管，可以设置在显示面板的GOA驱动电路区域或显示电路区域。
可选地，第一信号线和第二信号线可以为相邻的扫描线或相邻的数据线。
可选地，第一晶体管M1可以为场效应管或者薄膜晶体管。
可选地，第一晶体管M1的沟道面积小于第一静电放电支路100中的晶体管的沟道面积。
本实施例提供的静电保护电路，通过设置栅极悬空的晶体管串联连接于由第一静电放电支路100和第二静电放电支路200构成的静电保护环路中，在产生高压静电时，通过晶体管的栅极与漏极或源极之间的电容将高压静电耦合至晶体管悬空的栅极，使栅极开启，进而能够实现静电放电，该电路中，由于晶体管在制作时，无需设置通孔与漏极连接，因此，在通过将栅极悬空降低漏电流，保证显示面板正常工作的同时，也能够减少电路占用面积，降低制作成本。
图4为本发明又一实施例提供的静电保护电路的电路示意图。如图4所示，在上述实施例的基础上，例如在图3所示实施例的基础上，本实施例中增设了另一栅极悬空的二极管，进一步降低了漏电流。具体的，该电路包括：第一静电放电支路100、第二静电放电支路200、第一晶体管M1和第二晶体管M2。
第一静电放电支路100的第一端与第一信号线连接，第二端与第一晶体管M1的第一端连接。
第一晶体管M1的控制端设有悬浮金属层，第二端和第二信号线与第二静电放电支路200的第一端连接。
第二静电放电支路200的第二端与第一信号线连接。
第二晶体管M2的控制端设有悬浮金属层，第一端与第一静电放电支路100的第一端连接，第二端与第二静电放电支路200的第二端连接。
本实施例提供的静电保护电路，通过增设第二晶体管M2，能够进一步降低漏电流。并且相对于增设一个二极管结构连接的晶体管能够减少占用面积以及降低制作成本。
图5a为本发明又一实施例提供的静电保护电路的电路示意图。如图5a所示，在图4所示实施例的基础上，本实施例中，第一晶体管M1的控制端与第二晶体管M2的控制端连接，且悬空。通过将第一晶体管M1和第二晶体管M2的控制端连接，使第一晶体管M1和第二晶体管M2能够在有静电电压产生时，快速开启，进行静电的释放或平衡。
以下结合图5a和图5b对本实施例提供的静电保护电路的工作原理进行示例说明：以第一晶体管M1为例，本领域技术人员可以理解，第一晶体管M1的栅极和漏极之间存在等效电容C1，当在栅极施加电压(第一晶体管还未打开，即漏极与源极未导通)时，因为C1的存在，在漏极会存在感应电压U1，反之如果在漏极加足够大的电压，在栅极也会存在感应电压，只要晶体管的开关电压足够小，通过漏极感应到栅极的电压就可以打开第一晶体管M1，使第一晶体管M1的源极与漏极导通，同理适用于第二晶体管M2和等效电容C2。图5b为图5a的静电保护电路的等效示意图，如图5b所示，在产生高压静电时，根据上述原理可以通过第一静电放电支路100或者第二静电放电支路200的电压感应使得第一晶体管M1和第二晶体管M2的栅压达到阈值电压，从而使得第二晶体管M1和第二晶体管M2打开，满足静电释放的需求。
可选地，图6为本发明又一实施例提供的静电保护电路的电路示意图，如图6所示，在图5a基础上，本实施例中，第一静电放电支路100包括：第七晶体管M7；第七晶体管M7的第一端和控制端均与第一信号线连接，第二端与第一晶体管M1的第一端连接。
第二静电放电支路200包括：第八晶体管M8；第八晶体管M8的第一端和控制端均与第二信号线连接，第二端与第一信号线连接。
在具体实现过程中，当第一信号线产生高压静电荷时，第一信号线的高压静电会迅速开启M7的栅极，使M7的栅极打开；静电从M7的漏极流向源极，此时流向M7源极的静电荷通过M1的栅极和漏极之间的电容耦合作用，将开启M1的栅极，M1的栅极处于打开状态，流向M1的漏极的电流流向M1的源极，流向M1的源极的电流将开启M8的栅极；M8栅极处于打开状态，流向M8漏极的静电荷继续流向其源极，此时流向M8的源极的电流通过M2的栅极和漏极之间的额电容耦合作用，将开启M2的栅极，M2的栅极处于打开状态，流向M2的漏极的电流流向其源极以及M7的漏极，此时静电荷被均衡或被释放。
本实施例提供的静电保护电路，通过设置栅极悬空的M1和M2，能够在静电保护电路一端有高压静电时，通过电容耦合作用开启，进行静电放电，达到静电保护效果。由于栅极悬空，栅极电压会比较小，能够减小漏电流，并且相对于采用二极管连接形式的晶体管，能够减少电路占用面积，降低制作成本。
图7为图6所示静电保护电路的版图示意图。图8为图6所示静电保护电路的ESD防护电流的仿真示意图。如图7所示，该版图包括用于连接源极和漏极的金属层SD层，用于连接栅极的Gate层，有源区层Active层，以及Active层与Gate层之间的通孔Via层。如图8所示，本实施例提供的静电保护电路(新型ESD)中M1和M2的宽长比W/L设定为60/10μm，M7和M8的宽长比设定为16/60μm时，以及本实施例提供的静电保护电路(新型ESD)中M1和M2的宽长比W/L设定为30/10μm，M7和M8的宽长比设定为16/60μm时，图2a所示电路(现有ESD)中的各晶体管的宽长比设定为电流为16/60μm时，获得的三条电流曲线可知，新型ESD TFT W/L设定为60/10μm时，电流为现有ESD(W/L为16/60μm)的80％左右；新型ESD TFT W/L设定为30/10μm时，电流为现有ESD(W/L为16/60μm)的30％左右。由此可见，本实施例提供的新型ESD防护电路在防护能力上同现有ESD是同数量级的，可以有效降低漏电流，并可起到ESD防护效果。并且将图7与图2b做对比，可知，本实施例提供的静电保护电路面积较小。
因此，本实施例提供的静电保护电路能够在相同等级的防护效果的前提下，降低了漏电流，且减少了电路面积，降低了成本。
为了说明本实施例提供的静电保护电路的可行性，进行了悬空栅极的电位仿真。图9为图6所示静电保护电路中悬空栅极的电位仿真示意图。如图9所示，本实施例提供的静电保护电路(新型ESD)中的M7的漏极和栅极电压Vg从-25v到25v变化时，M1和M2的栅极电位同样跟随变化(0～10v左右)，因此可知，在静电保护电路的一端信号线出现高压静电荷时，M1和M2完全可以开启，实现静电放电的功能。
图10为本发明又一实施例提供的静电保护电路的电路示意图。在图5a所示实施例的基础上，本实施例中将第一晶体管M1和第二晶体管M2的有源区连接，引入了更多的电流通路，能够提高防护效果。具体的，本实施例中，静电保护电路，还包括：第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6。
第三晶体管M3的第一端与第一静电放电支路100的第二端连接，第二端与第二静电放电支路200的第一端连接。
第四晶体管M4的第一端与第一信号线连接，第二端与第二信号线连接。
第五晶体管M5的第一端与第一信号线连接，第二端与第一静电放电支路100的第二端连接。
第六晶体管M6的第一端与第二信号线连接，第二端与第二静电放电支路200的第二端连接。
第一晶体管M1的第一端、第三晶体管M3的第一端与第五晶体管M5的第二端共用第一有源区。
第一晶体管M1的第二端与第六晶体管M6的第二端共用第二有源区。
第四晶体管M4的第一端与第五晶体管M5的第一端共用第三有源区。
第二静电放电支路200的第二端、第三晶体管M3的第二端与第六晶体管M6的第二端共用第四有源区。
第三晶体管M3的控制端、第四晶体管M4的控制端、第五晶体管M5的控制端和第六晶体管M6的控制端均与第一晶体管M1的控制端连接。
本实施例提供的静电保护电路，通过将M1和M2的有源区进行连通，增加了更多的电流通路(M3、M4、M5和M6)，从而能够增强防护效果。
可选地，图11为本发明又一实施例提供的静电保护电路的电路示意图，如图11所示，在图10的基础上，本实施例中，第一静电放电支路100包括：第七晶体管M7；第七晶体管M7的第一端和控制端均与第一信号线连接，第二端与第一晶体管M1的第一端连接。
第二静电放电支路200包括：第八晶体管M8；第八晶体管M8的第一端和控制端均与第二信号线连接，第二端与第一信号线连接。
在具体实现过程中，当第一信号线产生高压静电荷时，第一信号线的高压静电会迅速开启M7的栅极，使M7的栅极打开；静电从M7的漏极流向源极，此时流向M7源极的静电荷通过M1的栅极和漏极之间的电容耦合作用，将开启M1的栅极，M1的栅极处于打开状态，流向M1的漏极的电流流向M1的源极，流向M1的源极的电流将开启M8的栅极；M8栅极处于打开状态，流向M8漏极的静电荷继续流向其源极，此时流向M8的源极的电流通过M2的栅极和漏极之间的额电容耦合作用，将开启M2的栅极，M2的栅极处于打开状态，流向M2的漏极的电流流向其源极以及M7的漏极，此时静电荷被均衡或被释放，在此过程中，基于同样的原理，静电电荷还可以将M3、M4、M5、M6的栅极通过电容耦合作用开启，具体可参照M1和M2的描述，从而使得静电电流可以通过多个电流通道进行静电放电。并且，图12为图11所示静电保护电路的版图示意图。如图12所示，本实施例提供的静电保护电路中，通过将M1和M2的有源区相连，版图面积相对于图7并没有增加，也即，图12所示的版图面积也同样小于图2b所示的版图面积。由此可见，本实施例提供的静电保护电路，通过设置多个电流通路，能够在保证较小的漏电流且不增加版图面积的基础上，增强防护效果。
本发明实施例还提供一种显示面板，包括：数据线、扫描线以及如图3至图12所示实施例的静电保护电路。本实施例提供的显示面板通过设置控制端设有悬浮金属层的晶体管将第一静电放电支路100和第二静电放电支路200串联连接，构成静电保护环路，能够降低漏电流，使得显示面板能够正常工作，且相对于采用控制端与第一端相连的晶体管将第一静电放电支路100和第二静电放电支路200串联连接得到的静电保护环路，能够减少电路所占面积，降低制作成本。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种静电保护电路，其特征在于，包括：第一静电放电支路、第二静电放电支路和第一晶体管；
所述第一静电放电支路的第一端与第一信号线连接，第二端与所述第一晶体管的第一端连接；
所述第一晶体管的控制端设有悬浮金属层，第二端和第二信号线与所述第二静电放电支路的第一端连接；
所述第二静电放电支路的第二端与所述第一信号线连接。
2.根据权利要求1所述的静电保护电路，其特征在于，所述电路还包括：第二晶体管；
所述第二晶体管的控制端设有悬浮金属层，第一端与所述第一静电放电支路的第一端连接，第二端与所述第二静电放电支路的第二端连接。
3.根据权利要求2所述的静电保护电路，其特征在于，所述第一晶体管的控制端与所述第二晶体管的控制端连接，且悬空。
4.根据权利要求3所述的静电保护电路，其特征在于，所述电路还包括：第三晶体管、第四晶体管、第五晶体管和第六晶体管；
所述第三晶体管的第一端与所述第一静电放电支路的第二端连接，第二端与所述第二静电放电支路的第一端连接；
所述第四晶体管的第一端与所述第一信号线连接，第二端与所述第二信号线连接；
所述第五晶体管的第一端与所述第一信号线连接，第二端与所述第一静电放电支路的第二端连接；
所述第六晶体管的第一端与所述第二信号线连接，第二端与所述第二静电放电支路的第二端连接；
所述第一晶体管的第一端、所述第三晶体管的第一端与所述第五晶体管的第二端共用第一有源区；
所述第一晶体管的第二端与所述第六晶体管的第一端共用第二有源区；
所述第四晶体管的第一端与所述第五晶体管的第一端共用第三有源区；
所述第二静电放电支路的第二端、所述第三晶体管的第二端与所述第六晶体管的第二端共用第四有源区；
第三晶体管的控制端、第四晶体管的控制端、第五晶体管的控制端和第六晶体管的控制端均与所述第一晶体管的控制端连接。
5.根据权利要求1-4任一项所述的静电保护电路，其特征在于，所述第一静电放电支路包括：第七晶体管；
所述第七晶体管的第一端和控制端均与所述第一信号线连接，第二端与所述第一晶体管的第一端连接。
6.根据权利要求1所述的静电保护电路，其特征在于，所述第二静电放电支路包括：第八晶体管；
所述第八晶体管的第一端和控制端均与第二信号线连接，第二端与所述第一信号线连接。
7.根据权利要求1至4任一项所述的静电保护电路，其特征在于，所述第一信号线为扫描线或数据线。
8.根据权利要求1至4任一项所述的静电保护电路，其特征在于，所述第一晶体管的沟道面积小于所述第一静电放电支路中的晶体管的沟道面积。
9.根据权利要求1至4任一项所述的静电保护电路，其特征在于，所述第一晶体管为薄膜晶体管。
10.一种显示面板，其特征在于，包括：数据线、扫描线以及如权利要求1-9任一项所述的静电保护电路。
CN202011000895.0A 2020-09-22 2020-09-22 静电保护电路及显示面板 Active CN112103285B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011000895.0A CN112103285B (zh) 2020-09-22 2020-09-22 静电保护电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011000895.0A CN112103285B (zh) 2020-09-22 2020-09-22 静电保护电路及显示面板

Publications (2)

Publication Number Publication Date
CN112103285A CN112103285A (zh) 2020-12-18
CN112103285B true CN112103285B (zh) 2023-04-28

Family

ID=73754836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011000895.0A Active CN112103285B (zh) 2020-09-22 2020-09-22 静电保护电路及显示面板

Country Status (1)

Country Link
CN (1) CN112103285B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114241960A (zh) * 2021-12-02 2022-03-25 北京奕斯伟计算技术有限公司 静电环电路、测试电路、阵列基板、显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103944154A (zh) * 2013-12-11 2014-07-23 厦门天马微电子有限公司 一种静电保护电路及液晶显示器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815775B2 (en) * 2001-02-02 2004-11-09 Industrial Technology Research Institute ESD protection design with turn-on restraining method and structures
KR100638455B1 (ko) * 2004-12-30 2006-10-24 매그나칩 반도체 유한회사 고전압 소자용 ｅｓｄ 보호회로 및 이를 구비한 반도체 소자
US20080198516A1 (en) * 2007-02-15 2008-08-21 Vastview Technology Inc. Electrostatic discharge (ESD) protection device and method therefor
KR101027345B1 (ko) * 2007-11-26 2011-04-11 주식회사 하이닉스반도체 핀 커패시턴스를 조절할 수 있는 정전기 방전 장치
US20090207539A1 (en) * 2008-02-20 2009-08-20 Fujitsu Limited I/o circuit
CN104269399A (zh) * 2014-08-12 2015-01-07 无锡市晶源微电子有限公司 一种防静电保护电路
CN105739206B (zh) * 2016-02-18 2018-12-21 深圳市华星光电技术有限公司 阵列基板及液晶显示装置
CN109659303A (zh) * 2017-10-10 2019-04-19 群创光电股份有限公司 面板装置
CN108269801B (zh) * 2018-01-11 2021-03-02 武汉华星光电技术有限公司 静电保护电路
CN108761940B (zh) * 2018-05-30 2021-03-23 南京中电熊猫平板显示科技有限公司 静电防护电路、静电防护模块及液晶显示装置
CN110085585B (zh) * 2019-05-05 2021-02-02 深圳市华星光电半导体显示技术有限公司 静电保护装置及显示面板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103944154A (zh) * 2013-12-11 2014-07-23 厦门天马微电子有限公司 一种静电保护电路及液晶显示器

Also Published As

Publication number Publication date
CN112103285A (zh) 2020-12-18

Similar Documents

Publication Publication Date Title
US20180144704A1 (en) Active matrix display device
US11552070B2 (en) Electrostatic protection circuit, array substrate and display device
US20230363224A1 (en) Display panel and display device
KR101950943B1 (ko) 정전 보호 회로를 가지는 표시 장치 및 그것의 제조 방법
US7643258B2 (en) Methods and apparatus for electrostatic discharge protection in a semiconductor circuit
KR20060051266A (ko) 신호의 전압 진폭을 변환하는 레벨 변환 회로
US7420251B2 (en) Electrostatic discharge protection circuit and driving circuit for an LCD using the same
US11158626B2 (en) Semiconductor integrated circuit device including an electrostatic discharge protection circuit
KR20110125597A (ko) 버퍼 회로
CN112103285B (zh) 静电保护电路及显示面板
US20240233676A9 (en) Display substrate and display device
US20090052101A1 (en) Path sharing high-voltage esd protection using distributed low-voltage clamps
CN107290908B (zh) 静电保护电路及液晶显示面板
US11195827B2 (en) Semiconductor integrated circuit device including an electro-static discharge protection circuit
CN112018104A (zh) 用于高压电路的静电保护结构
US8861151B2 (en) Overvoltage protection circuit and semiconductor integrated circuit
KR100914680B1 (ko) 정전기 보호회로
US20240177642A1 (en) Charge sharing driver circuit for display and operating method thereof
JP2015159137A (ja) Ｅｓｄ保護回路
JP6009597B2 (ja) 過電圧保護回路及び半導体集積回路
US20240127732A1 (en) Shift-register unit, grid driving circuit and displaying device
KR100812062B1 (ko) 인버터 및 이를 구비한 표시장치
US20240297650A1 (en) Input/output circuit
US11811222B2 (en) Electrostatic discharge protection circuit
WO2024159421A1 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No. 1778, Qinglan Road, Huangjia Street, Shuangliu District, Chengdu, Sichuan 610200

Applicant after: Chengdu BOE Display Technology Co.,Ltd.

Address before: No. 1778, Qinglan Road, Gongxing street, Shuangliu District, Chengdu, Sichuan 610200

Applicant before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant