CN110085585B - 静电保护装置及显示面板 - Google Patents

静电保护装置及显示面板 Download PDF

Info

Publication number
CN110085585B
CN110085585B CN201910369068.XA CN201910369068A CN110085585B CN 110085585 B CN110085585 B CN 110085585B CN 201910369068 A CN201910369068 A CN 201910369068A CN 110085585 B CN110085585 B CN 110085585B
Authority
CN
China
Prior art keywords
transistor
circuit
discharge
static electricity
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910369068.XA
Other languages
English (en)
Other versions
CN110085585A (zh
Inventor
肖翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910369068.XA priority Critical patent/CN110085585B/zh
Publication of CN110085585A publication Critical patent/CN110085585A/zh
Priority to PCT/CN2019/099482 priority patent/WO2020224074A1/zh
Priority to US16/611,222 priority patent/US11056034B2/en
Application granted granted Critical
Publication of CN110085585B publication Critical patent/CN110085585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请实施例公开了一种静电保护装置和显示面板，该静电保护装置包括第一放电电路和第二放电电路；第一放电电路的输入端与显示面板的显示电路连接，第一放电电路的输出端与静电释放线连接，第一放电电路用于在显示面板的显示电路产生静电时将静电释放至静电释放线，其中，显示电路位于显示面板的显示区域；第二放电电路的输入端与显示电路的外部信号输入端连接，第二放电电路的输出端与静电释放线连接，第二放电电路在外部信号输入端产生静电时将静电释放至静电释放线，以避免外部信号输入端上产生的静电进入显示电路。本申请能够释放显示电路内部的静电，且防止外部静电进入到显示电路的内部，从而避免显示面板的损坏。

Description

静电保护装置及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种静电保护装置及显示面板。
背景技术
在显示面板的生产制程以及测试使用中，由于某些外在因素，通常会在面板中产生静电荷的积累。当静电荷积累到一定数量之后，将会产生放电(ESD，ElectrostaticDischarge)。
静电放电发生时的时间很短，大量的电荷在很短的时间内发生转移将产生极高的电流，击穿半导体器件，或者产生足够的热量融化半导体器件，这种危害通常在不易察觉的情况下引起部分元器件的降级或者报废，带来较大的经济损失。因此，静电放电会给电子产品带来致命的危害，它不仅降低了产品的可靠性，还增加了维修成本。每年静电放电会给电子制造工业带来数十亿美元的损失。
现有的显示面板虽然设有防静电单元，但是只能对显示面板中显示电路内的静电进行释放，而无法阻止静电从外部进入显示电路内，从而对显示电路造成损坏。
也即，现有技术中，静电容易进入显示电路内部对显示面板造成损坏。
发明内容
本申请实施例提供一种静电保护装置及显示面板，能够释放显示电路内部的静电，且防止外部静电进入到显示电路的内部，从而避免显示面板的损坏。
为解决上述问题，第一方面，本申请提供一种静电保护装置，所述静电保护装置包括第一放电电路和第二放电电路；
所述第一放电电路的输入端与显示面板的显示电路连接，所述第一放电电路的输出端与静电释放线连接，所述第一放电电路用于在所述显示面板的显示电路产生静电时将静电释放至所述静电释放线，其中，所述显示电路位于所述显示面板的显示区域；
所述第二放电电路的输入端与所述显示电路的外部信号输入端连接，所述外部信号端用于向所述显示电路输入信号，所述第二放电电路的输出端与所述静电释放线连接，所述第二放电电路在所述外部信号输入端产生静电时将静电释放至所述静电释放线，以避免所述外部信号输入端上产生的静电进入所述显示电路。
其中，所述第二放电电路包括第一晶体管和第二晶体管，所述第一晶体管的栅极和漏极与所述外部信号输入端连接，所述第一晶体管的源极与所述静电释放线连接，所述第一晶体管在所述第一晶体管的栅极和所述第一晶体管的源极的电压差超过第一预设阈值时导通，以释放所述外部信号输入端上的正电荷；
所述第二晶体管的栅极和漏极与所述静电释放线连接，所述第二晶体管的源极与所述外部信号输入端连接，所述第二晶体管在所述第二晶体管的栅极和所述第二晶体管的输出端的电压差超过第二预设阈值时导通，以释放所述外部信号输入端上的负电荷。
其中，所述第二放电电路还包括电压延迟单元和第三晶体管，
所述第一晶体管的源极、所述电压延迟单元的第一端以及所述第三晶体管的源极连接，所述第一晶体管通过所述电压延迟单元和所述第三晶体管与所述静电释放线连接，进而在静电产生时导通，以通过电压延迟单元和第三晶体管将静电释放至所述静电释放线；
所述第三晶体管的栅极与所述电压延迟单元的第二端连接，所述第三晶体管的漏极与所述静电释放线连接；
所述电压延迟单元的第三端与所述静电释放线连接，所述电压延迟单元在静电产生的瞬间，延缓所述第三晶体管的栅极的电压增加量，以使所述第三晶体管的栅极和源极产生电压差，进而导通所述第三晶体管，以通过所述第三晶体管将静电释放到所述静电释放线上。
其中，所述电压延迟单元包括依次连接的电阻和电容，所述电阻的一端、所述电容的一端以及所述第三晶体管的栅极连接，所述电阻的另一端与所述第三晶体管的源极连接，所述电容的另一端与所述静电释放线连接。
其中，所述第一晶体管的源极、所述电压延迟单元的第一端以及所述第三晶体管的源极与工作电压线连接，所述工作电压线在所述显示面板工作时输出工作电压，以使所述第一晶体管和第三晶体管截止。
其中，所述第二放电电路还包括第四晶体管和第五晶体管；
所述第四晶体管的栅极与所述电压延迟单元的第二端连接，所述第四晶体管的源极与所述静电释放线连接，所述第三晶体管的漏极与所述第四晶体管的漏极连接，以通过第四晶体管与所述静电释放线连接；
所述第五晶体管的栅极与所述第三晶体管的漏极连接，所述第五晶体管的源极与所述静电释放线连接，所述第五晶体管的漏极与所述第三晶体管的源极连接，所述第五晶体管在第三晶体管导通时导通，进而将静电释放至所述静电释放线。
其中，所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管，所述第三晶体管为P型晶体管，所述第四晶体管为N型晶体管，第五晶体管为N型晶体管。
其中，所述第一放电电路为电阻型放电电路、浮栅型放电电路或者二极管型放电电路中的任意一种。
其中，所述第一放电电路的输入端与所述显示电路中的扫描线或者数据线连接，以释放所述扫描线或者数据线上产生的静电，所述外部信号输入端位于所述扫描线或者数据线的端部，以向所述扫描线线或者数据线输入扫描信号或数据信号。
为解决上述问题，第二方面，本申请提供一种显示面板，所述显示面板包括，以上任一项所述的静电保护装置。
本申请的有益效果是：区别于现有技术，本申请提供一种静电保护装置和显示面板，该静电保护装置包括第一放电电路和第二放电电路；第一放电电路的输入端与显示面板的显示电路连接，第一放电电路的输出端与静电释放线连接，第一放电电路用于在显示面板的显示电路产生静电时将静电释放至静电释放线，其中，显示电路位于显示面板的显示区域；第二放电电路的输入端与显示电路的外部信号输入端连接，外部信号输入端用于向显示电路输入信号，第二放电电路的输出端与静电释放线连接，第二放电电路在外部信号输入端产生静电时将静电释放至静电释放线，以避免外部信号输入端上产生的静电进入显示电路。本申请通过第一放电电路对显示面板内部的静电进行释放，通过第二放电电路将从外部静电直接释放，从而能够释放显示电路内部的静电，且防止外部静电进入到显示电路的内部，从而避免显示面板的损坏。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供一种显示面板的一个实施例结构示意图；
图2是本申请实施例提供一种显示面板的另一个实施例结构示意图；
图3是本申请实施例提供一种显示面板的又一个实施例结构示意图。
具体实施例
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本申请，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
本申请实施例提供一种静电保护装置，静电保护装置包括第一放电电路和第二放电电路；第一放电电路的输入端与显示面板的显示电路连接，第一放电电路的输出端与静电释放线连接，第一放电电路用于在显示面板的显示电路产生静电时将静电释放至静电释放线，其中，显示电路位于显示面板的显示区域；第二放电电路的输入端与显示电路的外部信号输入端连接，外部信号端用于向显示电路输入信号。第二放电电路的输出端与静电释放线连接，第二放电电路在外部信号输入端产生静电时将静电释放至静电释放线，以避免外部信号输入端上产生的静电进入显示电路。本申请实施例的静电保护装置能够应用于显示面板中。以下分别进行详细说明。
请参阅图1，图1是本申请实施例提供一种显示面板的一个实施例结构示意图。
本实施例中，显示面板10包括相互连接的显示电路13、外部信号输入端14以及静电保护装置12。外部信号输入端14用于向显示电路13输入信号，静电保护装置12用于将显示电路13以及外部信号输入端14上产生的静电释放至静电释放线11上。显示电路13位于显示面板10的显示区域。
本实施例中，静电保护装置12包括第一放电电路15和第二放电电路16。第一放电电路15的输入端与显示面板10的显示电路13连接，第一放电电路15的输出端与静电释放线11连接。第一放电电路15用于在显示面板10的显示电路13产生静电时将静电释放至静电释放线11。
第二放电电路16的输入端与显示电路13的外部信号输入端14连接，第二放电电路16的输出端与静电释放线11连接。第二放电电路16在外部信号输入端14产生静电时将静电释放至静电释放线11，以避免外部信号输入端14上产生的静电进入显示电路13。
本申请通过第一放电电路对显示面板内部的静电进行释放，通过第二放电电路将从外部静电直接释放，从而能够释放显示电路内部的静电，且防止外部静电进入到显示电路的内部，从而避免显示面板的损坏。
为了具体的描述本申请显示面板以及静电保护装置的结构，请参阅图2，图2是本申请实施例提供一种显示面板的另一个实施例结构示意图。
本实施例中，显示面板20包括相互连接的显示电路23、外部信号输入端24以及静电保护装置。外部信号输入端24用于向显示电路23输入信号，静电保护装置用于将显示电路23以及外部信号输入端24上产生的静电释放至静电释放线21上。显示电路23位于显示面板20的显示区域。
本实施例中，显示电路23包括横向分布的扫描线231和纵向分布的数据线232，第一放电电路25的输入端与显示电路23中的扫描线231或数据线232连接，以释放扫描线231或数据线232上产生的静电。外部信号输入端24位于扫描线231或数据线232的端部，以向扫描线231或数据线232输入扫描信号或数据信号。需要说明的是，可以在显示电路23中的每条数据线232和每条扫描线231均设置第一放电电路25，也可以在显示电路23的部分数据线232和扫描线231上设置第一放电电路25，本申请对此不作限定。
本实施例中，静电释放线21接入参考电压VSS，参考电压VSS可根据具体情况设置，以保持静电释放线21为低电位。优选的，参考电压VSS为0，即静电释放线21接地。
本实施例中，第二放电电路26包括第一晶体管261、第二晶体管262、第三晶体管263以及电压延迟单元266。优选的，第一晶体管261为N型晶体管，第二晶体管262为P型晶体管，第三晶体管263为P型晶体管。在其他实施例中，第一晶体管261、第二晶体管262以及第三晶体管263的型号可根据具体情况选用，本申请对此不作限定。
本实施例中，第一晶体管261的栅极和漏极与外部信号输入端24连接。第一晶体管261的源极与静电释放线21连接。第一晶体管261在第一晶体管261的栅极和第一晶体管261的源极的电压差超过第一预设阈值时导通，以释放外部信号输入端24上的正电荷。第二晶体管262的栅极和漏极与静电释放线21连接，第二晶体管262的源极与外部信号输入端24连接，第二晶体管262在第二晶体管262的栅极和第二晶体管262的输出端的电压差超过第二预设阈值时导通，以释放外部信号输入端24上的负电荷。
具体的，第一晶体管261的源极、电压延迟单元266的第一端以及第三晶体管263的源极连接。第一晶体管261通过电压延迟单元266和第三晶体管263与静电释放线21连接，进而在静电产生时导通，以通过电压延迟单元266和第三晶体管263将静电释放至静电释放线21。
当外部信号输入端24产生正电荷时，第一晶体管261的栅极和漏极为高电位，第一晶体管261的源极为低电位。第一晶体管261的栅极和源极电压差超过第一预设阈值，第一晶体管261导通，静电释放至第一晶体管261的源极。进而通过电压延迟单元266和第三晶体管263将静电释放至静电释放线21。当然，如果第一晶体管261的源极直接与静电释放线21连接，则第一晶体管261的源极上的正电荷直接释放至静电释放线21上。
当外部信号输入端24产生负电荷时，第二晶体管262的源极为低电位，第二晶体管262的栅极和漏极为高电位。第一晶体管261的栅极和源极电压差超过第二预设阈值，第二晶体管262导通，静电释放至第二晶体管262的源极，进而释放至静电释放线21上。
进一步的，第三晶体管263的栅极与电压延迟单元266的第二端连接，第三晶体管263的漏极与静电释放线21连接。电压延迟单元266的第三端与静电释放线21连接，电压延迟单元266在静电产生的瞬间，延缓第三晶体管263的栅极的电压增加量，以使第三晶体管263的栅极和源极产生电压差，进而导通第三晶体管263，以通过第三晶体管263将静电释放到静电释放线21上。
具体的，电压延迟单元266包括依次连接的电阻R和电容C，电阻R的一端、电容C的一端以及第三晶体管263的栅极连接，电阻R的另一端与第三晶体管263的源极连接，电容C的另一端与静电释放线21连接。在其他实施例中，也可以通过其他形式的电压延迟单元266延缓第三晶体管263的栅极的电压增加量，本申请对此不作限定。
当外部信号输入端24产生正电荷时，第一晶体管261的源极产生高电位，进而使得电压延迟单元266的第一端、第三晶体管263的源极均产生高电位。然而由于电压延迟单元266的存在，第三晶体管263的栅极电位缓慢增加，从而与第三晶体管263的源极产生电压差，第三晶体管263导通。第三晶体管263的漏极为参考电压VSS，第三晶体管263的源极上的正电荷移动至静电释放线21上，从而将外部信号输入端24上的静电释放到静电释放线21上。
进一步的，第一晶体管261的源极、电压延迟单元266的第一端以及第三晶体管263的源极与工作电压线27连接。工作电压线27在显示面板20工作时输出工作电压，以使第一晶体管261、第二晶体管262以及第三晶体管263截止。其中，工作电压根据具体的显示面板20决定，本申请对此不作限定。当显示面板20工作时，工作电压线27输出工作电压VDD，同时，外部信号输入端24也输入信号电压。也即，显示面板20正常工作时，第一晶体管261的源极为高电位，第一晶体管261的栅极为低电位，第一晶体管261截止；第二晶体管262的栅极为低电位，源极为高电位，第二晶体管262截止；第三晶体管263的栅极和源极均为高电位，第三晶体管263截止。第一晶体管261、第二晶体管262以及第三晶体管263截止，能够避免外部信号输入端24在正常输入信号时信号流失，也能够避免工作电压线27上的电压损失，保证显示面板20正常显示。
本实施例中，第一放电电路25为电阻型放电电路、浮栅型放电电路或者二极管型放电电路中的任意一种，本申请对此不作限定。
区别于现有技术，本申请提供一种静电保护装置和显示面板，该静电保护装置包括第一放电电路和第二放电电路；第一放电电路的输入端与显示面板的显示电路连接，第一放电电路的输出端与静电释放线连接，第一放电电路用于在显示面板的显示电路产生静电时将静电释放至静电释放线，其中，显示电路位于显示面板的显示区域；第二放电电路的输入端与显示电路的外部信号输入端连接，第二放电电路的输出端与静电释放线连接，外部信号输入端用于向显示电路输入信号，第二放电电路在外部信号输入端产生静电时将静电释放至静电释放线，以避免外部信号输入端上产生的静电进入显示电路。本申请通过第一放电电路对显示面板内部的静电进行释放，通过第二放电电路将从外部静电直接释放，从而能够释放显示电路内部的静电，且防止外部静电进入到显示电路的内部，从而避免显示面板的损坏。
为了更好实施本申请实施例中显示面板，在上一实施例的基础之上，本申请实施例提供一种显示面板的又一个实施例。请参阅图3，图3是本申请实施例提供一种显示面板的又一个实施例结构示意图。
如图3所示，本实施例中，显示面板30包括显示电路33、外部信号输入端34、第一放电电路35、第二放电电路36、静电释放线31以及工作电压线37。显示电路33包括扫描线331和数据线332，第二放电电路36包括第一晶体管361、第二晶体管362、第三晶体管363以及电压延迟单元366。本实施例中的显示电路33、外部信号输入端34、第一放电电路35、静电释放线31、工作电压线37、扫描线331、数据线332、第一晶体管361、第二晶体管362、第三晶体管363以及电压延迟单元366，与上一实施方式中的显示电路23、外部信号输入端24、第一放电电路25、静电释放线21、工作电压线27、扫描线231、数据线232、第一晶体管261、第二晶体管262、第三晶体管263以及电压延迟单元266相同，在此不再赘述。下面仅对本实施例与上一实施例的不同之处进行描述。
本实施方式中，第二放电电路36还包括第四晶体管364和第五晶体管365，优选的，第四晶体管364为N型晶体管，第五晶体管365为N型晶体管。第四晶体管364的栅极与电压延迟单元366的第二端连接，第四晶体管364的源极与静电释放线31连接。第三晶体管363的漏极与第四晶体管364的漏极连接，以通过第四晶体管364与静电释放线31连接。第五晶体管365的栅极与第三晶体管363的漏极连接，第五晶体管365的源极与静电释放线31连接，第五晶体管365的漏极与第三晶体管363的源极连接，第五晶体管365在第三晶体管363导通时导通，进而将静电释放至静电释放线31。
当外部信号输入端34产生正电荷时，第三晶体管363的源极产生高电位。进而使得电压延迟单元366的第一端、第三晶体管363的源极以及第五晶体管365的源极。然而由于电压延迟单元366的存在，第三晶体管363的栅极和源极产生电压差，第三晶体管363导通。第三晶体管363导通后，第四晶体管364的漏极、第五晶体管365的栅极均为高电位，而第四晶体管364的源极为低电位，第四晶体管364的栅极为高电位，第四晶体管364导通，正电荷通过第三晶体管363和第四晶体管364释放至静电释放线31上。同时，由于第五晶体管365的源极为低电位，第五晶体管365导通，正电荷通过第五晶体管365释放至静电释放线31上。因此，当外部信号输入端34产生正电荷时，正电荷可以通过第三晶体管363和第四晶体管364释放至静电释放线31上，也可以通过第五晶体管365释放至静电释放线31上，增加了放电效率，进一步避免外部信号输入端34中的静电进入到显示电路33中。
当显示面板正常工作时，第一晶体管361、第二晶体管362以及第三晶体管363均截止。第五晶体管365的栅极和源极均为低电位，第五晶体管365也截止，能够避免外部信号输入端34在正常输入信号时信号流失，也能够避免工作电压线上的电压损失，保证显示面板30正常显示。
区别于现有技术，本申请提供一种静电保护装置和显示面板，该静电保护装置包括第一放电电路和第二放电电路；第一放电电路的输入端与显示面板的显示电路连接，第一放电电路的输出端与静电释放线连接，第一放电电路用于在显示面板的显示电路产生静电时将静电释放至静电释放线，其中，显示电路位于显示面板的显示区域；第二放电电路的输入端与显示电路的外部信号输入端连接，外部信号输入端用于向显示电路输入信号，第二放电电路的输出端与静电释放线连接，第二放电电路在外部信号输入端产生静电时将静电释放至静电释放线，以避免外部信号输入端上产生的静电进入显示电路。本申请通过第一放电电路对显示面板内部的静电进行释放，通过第二放电电路将从外部静电直接释放，从而能够释放显示电路内部的静电，且防止外部静电进入到显示电路的内部，从而避免显示面板的损坏。
需要说明的是，上述显示面板实施例中仅描述了上述结构，可以理解的是，除了上述结构之外，本申请实施例显示面板中，还可以根据需要包括任何其他的必要结构，例如基板，缓冲层，层间介质层(ILD)等，具体此处不作限定。
具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。
以上对本申请实施例所提供的一种静电保护装置及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施例进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施例及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种静电保护装置，其特征在于，所述静电保护装置包括第一放电电路和第二放电电路；
所述第一放电电路的输入端与显示面板的显示电路连接，所述第一放电电路的输出端与静电释放线连接，所述第一放电电路用于在所述显示面板的显示电路产生静电时将静电释放至所述静电释放线，其中，所述显示电路位于所述显示面板的显示区域；
所述第二放电电路的输入端与所述显示电路的外部信号输入端连接，所述外部信号端用于向所述显示电路输入信号，所述第二放电电路的输出端与所述静电释放线连接，所述第二放电电路在所述外部信号输入端产生静电时将静电释放至所述静电释放线，以避免所述外部信号输入端上产生的静电进入所述显示电路；其中，所述第二放电电路包括第一晶体管、电压延迟单元以及第三晶体管，所述第一晶体管的栅极和漏极与所述外部信号输入端连接，所述第一晶体管的源极与所述静电释放线连接，所述第一晶体管在所述第一晶体管的栅极和所述第一晶体管的源极的电压差超过第一预设阈值时导通，以释放所述外部信号输入端上的正电荷；所述第一晶体管通过所述电压延迟单元和所述第三晶体管与所述静电释放线连接，进而在静电产生时导通，以通过电压延迟单元和第三晶体管将静电释放至所述静电释放线；所述电压延迟单元在静电产生的瞬间，延缓所述第三晶体管的栅极的电压增加量，以使所述第三晶体管的栅极和源极产生电压差，进而导通所述第三晶体管，以通过所述第三晶体管将静电释放到所述静电释放线上。
2.根据权利要求1所述的静电保护装置，其特征在于，所述第二放电电路包括第二晶体管；
所述第二晶体管的栅极和漏极与所述静电释放线连接，所述第二晶体管的源极与所述外部信号输入端连接，所述第二晶体管在所述第二晶体管的栅极和所述第二晶体管的输出端的电压差超过第二预设阈值时导通，以释放所述外部信号输入端上的负电荷。
3.根据权利要求2所述的静电保护装置，其特征在于，
所述第一晶体管的源极、所述电压延迟单元的第一端以及所述第三晶体管的源极连接；
所述第三晶体管的栅极与所述电压延迟单元的第二端连接，所述第三晶体管的漏极与所述静电释放线连接；
所述电压延迟单元的第三端与所述静电释放线连接。
4.根据权利要求3所述的静电保护装置，其特征在于，所述电压延迟单元包括依次连接的电阻和电容，所述电阻的一端、所述电容的一端以及所述第三晶体管的栅极连接，所述电阻的另一端与所述第三晶体管的源极连接，所述电容的另一端与所述静电释放线连接。
5.根据权利要求3所述的静电保护装置，其特征在于，所述第一晶体管的源极、所述电压延迟单元的第一端以及所述第三晶体管的源极与工作电压线连接，所述工作电压线在所述显示面板工作时输出工作电压，以使所述第一晶体管和第三晶体管截止。
6.根据权利要求3所述的静电保护装置，其特征在于，所述第二放电电路还包括第四晶体管和第五晶体管；
所述第四晶体管的栅极与所述电压延迟单元的第二端连接，所述第四晶体管的源极与所述静电释放线连接，所述第三晶体管的漏极与所述第四晶体管的漏极连接，以通过第四晶体管与所述静电释放线连接；
所述第五晶体管的栅极与所述第三晶体管的漏极连接，所述第五晶体管的源极与所述静电释放线连接，所述第五晶体管的漏极与所述第三晶体管的源极连接，所述第五晶体管在第三晶体管导通时导通，进而将静电释放至所述静电释放线。
7.根据权利要求6所述的静电保护装置，其特征在于，所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管，所述第三晶体管为P型晶体管，所述第四晶体管为N型晶体管，第五晶体管为N型晶体管。
8.根据权利要求1所述的静电保护装置，其特征在于，所述第一放电电路为电阻型放电电路、浮栅型放电电路或者二极管型放电电路中的任意一种。
9.根据权利要求1所述的静电保护装置，其特征在于，所述第一放电电路的输入端与所述显示电路中的扫描线或者数据线连接，以释放所述扫描线或者数据线上产生的静电，所述外部信号输入端位于所述扫描线或者数据线的端部，以向所述扫描线或者数据线输入扫描信号或数据信号。
10.一种显示面板，其特征在于，所述显示面板包括，权利要求1-9任一项所述的静电保护装置。
CN201910369068.XA 2019-05-05 2019-05-05 静电保护装置及显示面板 Active CN110085585B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910369068.XA CN110085585B (zh) 2019-05-05 2019-05-05 静电保护装置及显示面板
PCT/CN2019/099482 WO2020224074A1 (zh) 2019-05-05 2019-08-06 静电保护装置及显示面板
US16/611,222 US11056034B2 (en) 2019-05-05 2019-08-06 Electrostatic protection device and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910369068.XA CN110085585B (zh) 2019-05-05 2019-05-05 静电保护装置及显示面板

Publications (2)

Publication Number Publication Date
CN110085585A CN110085585A (zh) 2019-08-02
CN110085585B true CN110085585B (zh) 2021-02-02

Family

ID=67418575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910369068.XA Active CN110085585B (zh) 2019-05-05 2019-05-05 静电保护装置及显示面板

Country Status (2)

Country Link
CN (1) CN110085585B (zh)
WO (1) WO2020224074A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085585B (zh) * 2019-05-05 2021-02-02 深圳市华星光电半导体显示技术有限公司 静电保护装置及显示面板
CN110491874B (zh) * 2019-08-22 2022-08-05 合肥鑫晟光电科技有限公司 静电保护电路及面板
CN112103285B (zh) * 2020-09-22 2023-04-28 成都京东方显示科技有限公司 静电保护电路及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725500A (zh) * 2004-07-23 2006-01-25 精工爱普生株式会社 薄膜半导体装置及其制造方法、电光学装置、电子机器
CN106997132A (zh) * 2017-05-27 2017-08-01 京东方科技集团股份有限公司 一种显示基板及显示装置
CN110047863A (zh) * 2019-04-30 2019-07-23 德淮半导体有限公司 堆叠型背照式图像传感器及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207858B2 (ja) * 2004-07-05 2009-01-14 セイコーエプソン株式会社 半導体装置、表示装置及び電子機器
US20070246778A1 (en) * 2006-04-21 2007-10-25 Meng-Chi Liou Electrostatic discharge panel protection structure
CN101728395A (zh) * 2008-10-10 2010-06-09 华映视讯（吴江）有限公司 薄膜晶体管阵列基板以及液晶显示面板
CN105676512A (zh) * 2016-04-13 2016-06-15 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN107123646B (zh) * 2017-05-25 2019-11-12 京东方科技集团股份有限公司 一种静电保护电路、静电保护方法、阵列基板及显示装置
CN110085585B (zh) * 2019-05-05 2021-02-02 深圳市华星光电半导体显示技术有限公司 静电保护装置及显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725500A (zh) * 2004-07-23 2006-01-25 精工爱普生株式会社 薄膜半导体装置及其制造方法、电光学装置、电子机器
CN106997132A (zh) * 2017-05-27 2017-08-01 京东方科技集团股份有限公司 一种显示基板及显示装置
CN110047863A (zh) * 2019-04-30 2019-07-23 德淮半导体有限公司 堆叠型背照式图像传感器及其制造方法

Also Published As

Publication number Publication date
WO2020224074A1 (zh) 2020-11-12
CN110085585A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
CN110085585B (zh) 静电保护装置及显示面板
USRE43326E1 (en) Tap connections for circuits with leakage suppression capability
US9046950B1 (en) Touch display panel with electrostatic protection unit
CN100448006C (zh) 半导体装置
US10546851B2 (en) Substrate and display device containing the same
US11056034B2 (en) Electrostatic protection device and display panel
US20210043621A1 (en) Electrostatic protection circuit, array substrate and display device
CN110049609B (zh) 静电释放电路和显示面板
US9478529B2 (en) Electrostatic discharge protection system
CN101488665A (zh) 静电放电保护电路
TW435043B (en) Liquid crystal display with static discharge circuit
JP2002083931A (ja) 半導体集積回路装置
JP2008091808A (ja) 半導体集積回路
CN101953061B (zh) 具有dc-dc转换器的集成电路
CN112448378A (zh) 静电保护电路
US20040021998A1 (en) Electrostatic discharge protection device comprising several thyristors
US20020050961A1 (en) Method of driving plasma display and plasma display
KR0175989B1 (ko) 초기 입력단 이외의 내부 회로를 갖는 반도체 장치
US4725915A (en) Semiconductor integrated circuit
US6894881B1 (en) ESD protection methods and devices using additional terminal in the diode structures
US9225167B2 (en) Protection element, semiconductor device, and electronic system
WO2023102697A1 (zh) 静电防护电路、芯片和终端
CN104701313A (zh) 阵列基板及制作方法、显示装置
US6391665B1 (en) Method of monitoring a source contact in a flash memory
CN104242280A (zh) 静电防护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant