CN100448006C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN100448006C
CN100448006C CNB2005101272254A CN200510127225A CN100448006C CN 100448006 C CN100448006 C CN 100448006C CN B2005101272254 A CNB2005101272254 A CN B2005101272254A CN 200510127225 A CN200510127225 A CN 200510127225A CN 100448006 C CN100448006 C CN 100448006C
Authority
CN
China
Prior art keywords
inverter circuit
power supply
power
semiconductor
supply
Prior art date
Application number
CNB2005101272254A
Other languages
English (en)
Other versions
CN1783491A (zh
Inventor
入野仁
Original Assignee
恩益禧电子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004342474A priority Critical patent/JP4647294B2/ja
Priority to JP2004342474 priority
Application filed by 恩益禧电子股份有限公司 filed Critical 恩益禧电子股份有限公司
Publication of CN1783491A publication Critical patent/CN1783491A/zh
Application granted granted Critical
Publication of CN100448006C publication Critical patent/CN100448006C/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Abstract

一种半导体装置,使接受信号的电路侧的ESD抗性进一步提高。反相器电路(INV1)为了电源供给而与接地布线(GND1)连接,通过PMOS晶体管(MP5)而与电源布线(VDD1)连接。反相器电路(INV2)为了电源供给而与接地布线(GND2)和电源布线(VDD2)连接,输入节点与反相器电路(INV1)的输出节点连接。还有,接地布线(GND1)和接地布线(GND2)通过保护元件(PE0)而连接。在正常动作时,反相器电路(INV3)的输出为H电平,反相器电路(INV4)的输出为L电平,PMOS晶体管(MP5)导通。在施加ESD时,电源布线(VDD2)悬浮,反相器电路(INV4)的输出为H电平,PMOS晶体管(MP5)截止,与施加ESD伴随的电流不会流入反相器电路(INV2)中。

Description

半导体装置技术领域本发明涉及半导体装置,特别是涉及包含对从电源系统流入的静 电放电(ESD: electrostatic discharge)的保护电路的半导体装置。背景技术近几年,随着半导体装置多功能化的发展,在1个半导体装置内 部具有多个电源系统,为与各个电源系统连接而把电路分割为多个来配置的场合增加了。作为这样在多个电源系统中配置的场合有:(1)1个半导体装置使用多个电源电压的场合;(2)由于模拟电路和数字电路 混载,需要把噪声多的数字系统的电源•接地(GND)与模拟系统的电 源•接地(GND)隔离的场合;(3)为了节省功率而把暂时不使用的电路 的电源关断的场合等需要把该电路的电源与常时使用的电路的电源分 离的场合,等等。其次,说明进行在属于这种多个电源系统的电路间的连接的场合 的半导体装置。图12是以前的在属于不同电源系统的电路间发送接 收信号的半导体装置的电路框图(参照例如专利文献1)。在图12中, 与第1电源系统相连的第1电路具有电源端子Vll和接地端子Gll, 与第2电源系统相连的第2电路具有电源端子V12和接地端子G12。 接地端子Gll和接地端子G12通过保护元件PE10而连接。还有,在 电源端子Vll和接地端子Gll间连接了 ESD保护元件PEll,在电源 端子V12和接地端子G12间连接了 ESD保护元件PE12。第1电路包 含从属连接的PMOS晶体管MP11和NMOS晶体管MNll。还有,第 2电路包含从属连接的PMOS晶体管MP12和NMOS晶体管MN12。其构成为,在正常动作时,第1电路中包含的PMOS晶体管MP11和NMOS晶体管MN11对第2电路中包含的PMOS晶体管MP 12和 NMOS晶体管MN12发送信号。即,PMOS晶体管MP11和NMOS晶 体管MN11各自的漏极共同连接而与互相连接了的PMOS晶体管MP12 和NMOS晶体管MN12的栅极连接。在ESD试验等中施加ESD的场合,暂时把接地端子G12接地, 向电源端子Vll施加正电荷。由于施加ESD而向电源端子VU注入 的电荷,主要通过ESD保护元件PEll,首先向与接地端子Gil连接 的接地布线GNDll放电,此后经由接地布线GNDll而向接地布线 GND12放电(路径Pll)。在该场合,理想的是,在电源布线VDD11〜 接地布线GNDll、接地布线GNDll〜接地布线GND12上寄生的电阻 成分无限接近零,几乎没有由于施加ESD而在电流流动时产生的压 降,这是优选的。可是,因为实际上有ESD保护元件及电源布线 VDDll、接地布线GNDll、接地布线GND12的寄生电阻存在,所以 电源布线VDDll的电位就会随着施加ESD引起电流流动而上升。而 且,在从接地布线GNDll到接地布线GND12的电流流动的路径上, 布线布设在长距离间,或者根据场合,在接地布线GNDll和接地布 线GND12间插入了保护元件PE10和电阻元件,因而布线和插入了的 元件的电阻成分就会寄生。因此,与从电源布线VDDll到接地布线 GNDll,或从电源布线VDD12到接地布线GND12放电的场合相比, 电源布线VDDll的电位就有进一步上升的趋势。另-一方面,在施加ESD时,除了施加管脚和接地管脚以外,其 余全部悬浮。在施加在电源端子Vll上的场合,PMOS晶体管MP11 和NMOS晶体管MN11的栅极电极的电位悬浮,PMOS晶体管MP11 成为导通状态。在该状态下向电源端子Vll施加的电荷就通过PMOS 晶体管MP11向NMOS晶体管MN12的栅极充电(路径P12)。如上所 述, 一方接地端子G12接地,因而在NMOS晶体管MN12的栅极-源 极/衬底(寸y)间就会最大加上电源布线VDDll-接地布线GND12间的 电压。如上所述,电流经由多个元件而流动,因而电源布线VDD11的 电位上升,电源布线VDD11-接地布线GND12间的电压直接加在NM0S 晶体管MN12的栅极氧化膜上。结果,NMOS晶体管MN12就有受到 损伤的可能性。此处说明了把接地端子G12接地,向电源端子V11施 加了 ESD时的动作,不过,把电源端子V12接地,向电源端子Vll 施加了 ESD时,也可能由于类似了的动作而使PMOS晶体管MP12 受到损伤。在最前端的LSI的制造工艺中预先进行了细微化、低电压 化,NMOS晶体管MN12、 PMOS晶体管MP12的栅极氧化膜的击穿 电压变低了。因此,在上述不同电源系统间施加ESD,即使是低电压 也容易受到损伤。作为减轻这种损伤的对策之一,有如图13所示,插入作为用于 保护NMOS晶体管MN12和PMOS晶体管MP12的栅极保护元件的 NMOS晶体管MN13的方法(参照例如专利文献2)。NMOS晶体管MN13 在正常动作时截止,对PMOS晶体管MPll、 NMOS晶体管MN11向 PMOS晶体管MP12、 NMOS晶体管MN12发送信号的场合的信号传 递不会带来影响。在施加ESD时,把例如接地端子G12接地,向电 源端子Vll施加了 ESD时,通过PMOS晶体管MPll, ESD的电荷 向NMOS晶体管MN12的栅极充电,NMOS晶体管MN12的栅极的 电位变高的话,NMOS晶体管MN13就会导通。因此,使得NMOS 晶体管MN12的栅极的电位不变高到某个值以上而对电位进行了限 制,所以与图12所示的电路相比,提高了对ESD的抗性。专利文献1:特开平9-172146号公报(图1) 专利文献2:特开平8-37238号公报(图7)发明内容然而,流向图13的NMOS晶体管MN13的电流(路径P13)具有 随通过ESD保护元件PEll而放电的电流的路径Pll(即从电源端子Vll通过ESD保护元件11流向接地布线GND11的路径和从接地布线 GND11流向接地布线GND12的路径)的寄生电阻值变大,以及PMOS 晶体管MP11的栅极宽度变大而增多的趋势D因此,由于寄生电阻值 大等电路条件,超过NMOS晶体管MN13的抗性的电流就会流入NMOS 晶体管MN13, NMOS晶体管MN13本身有时就会受到损伤。为了解决上述课题,本发明者发现,只要设置成在施加ESD时, 与施加ESD伴随的电流不从输出侧电路流出到输入侧电路的结构即 可,从而提出了本发明。本发明的第1方面所涉及的半导体装置,具有:检测出冲击进入 了从外部供给的电源的布线中这一情况,在到内部电路去的电源供给 路径和从所述内部电路出来的信号输出路径之间进行阻断的电路。本发明的第2方面所涉及的半导体装置,具有:由第1电源进行 电源供给,具有输出节点的第1电路;具有与输出节点连接的输入节 点的第2电路;以及插入在从第1电源的电源布线,经由输出节点, 到输入节点的路径中,在正常动作时短路,检测出冲击进入了第1电 源这一情况而把路径阻断的第1开关元件。本发明的第3方面所涉及的半导体装置,具有:由第1电源进行电源供给,具有输出节点的第1电路;由第2电源进行电源供给,具有与输出节点连接的输入节点的第2电路;以及插入在从第1电源的电源布线,经由输出节点,到输入节点的路径中,在正常动作时短路,在第2电源的电源布线或接地布线为悬浮状态时断开,依此进行动作 的第1开关元件。根据本发明,在施加了 ESD时,借助于开关元件,使得与施加 ESD伴随的电流不从输出侧流出到输入侧,因而进一步提高了接收信 号的电路侧的ESD抗性。附图说明图1是本发明的第1实施例所涉及的半导体装置的电路框图。 图2是表示反相器电路INV4的输入输出特性的图。 图3是在本发明的第1实施例中在接地布线间插入电阻元件的场 合的电路框图。图4是在本发明的第1实施例中使接地布线间短路的场合的电路框图。图5是在本发明的第1实施例中对反相器电路INV2的输入追加栅极保护元件的场合的电路框图。图6是在本发明的第1实施例中对反相器电路INV1的输出追加开关元件的场合的电路框图。图7是在本发明的第1实施例中对反相器电路INV2的输入追加开关元件的场合的电路框图。图8是本发明的第2实施例所涉及的半导体装置的电路框图。 图9是本发明的第3实施例所涉及的半导体装置的电路框图。 图10是本发明的第4实施例所涉及的半导体装置的电路框图。 图11是本发明的第5实施例所涉及的半导体装置的电路框图。 图12是以前的在属于不同电源系统的电路间发送接收信号的半导体装置的电路框图。图13是以前的在属于不同电源系统的电路间发送接收信号的另一半导体装置的电路框图。具体实施方式本发明的实施方式所涉及的半导体装置,具有输出电路(图1的 INV1)、输入电路(图1的INV2)和开关元件(图1的MP5)。输出电路 为了从第1电源接受电源供给而与第1接地布线,即向被供给上述第 1电源的电路提供接地电位的接地布线(图1的GND1)连接,通过开关 元件(图1的MP5)而与第1电源布线(图1的VDD1)连接。还有,输入 电路为了从第2电源接受电源供给而与第2接地布线,即向被供给上述第2电源的电路提供接地电位的接地布线(图1的GND2)和第2电 源布线(图1的VDD2)连接,输入节点与输出电路的输出节点连接。 再有,第1接地布线和第2接地布线直接或通过电阻元件、保护元件(图 1的PEO)中的某个而共同连接。还有,对开关元件进行控制,使其在 正常动作时短路,在第1电源布线上冲击来到的场合,从第1电源布 线断开输出电路。以下,就实施例,对于更具体的电路及其变形例详 细地进行说明。实施例1图1是本发明的第1实施例所涉及的半导体装置的电路框图。在 图1中,第1电源系统具有电源端子VI和接地端子Gl,第2电源系 统2具有电源端子V2和接地端子G2。在第1电源系统上具有ESD 保护元件PE1、反相器电路INV1、与反相器电路INV1从属连接的 PMOS晶体管MP5、反相器电路INV4。在第2电源系统上具有ESD 保护元件PE2、反相器电路INV2、反相器电路INV3。并且,接地端 子Gl和接地端子G2通过保护元件PE0而连接。首先,对于属于第1电源系统的电路进行说明。反相器电路INV1 由从属连接的PMOS晶体管MP1和NMOS晶体管MN1构成。PMOS 晶体管MP1的源极与PMOS晶体管MP5的漏极连接,PMOS晶体管 MP5的源极通过电源布线VDD1而与电源端子VI连接。PMOS晶体 管MP1的漏极与NMOS晶体管MN1的漏极连接,成为反相器电路 INV1的输出节点,与反相器电路INV2的输入节点连接。NMOS晶体 管MN1的源极通过接地布线GND1而与接地端子Gl连接。PMOS晶 体管MP1、 NMOS晶体管MN1的栅极端子分别与属于第1电源系统 的未图示的规定的电路元件连接。反相器电路INV4由从属连接的PMOS晶体管MP4和NMOS晶 体管MN4构成。PMOS晶体管MP4的源极通过电源布线VDD1而与 电源端子VI连接。PMOS晶体管MP4的漏极与NMOS晶体管MN4的漏极连接,成为反相器电路INV4的输出节点,与PMOS晶体管MP5 的柳]"极连接。NMOS晶体管MN4的源极通过接地布线GND1而与接 地端子Gl连接。PMOS晶体管MP4、 NMOS晶体管MN4的栅极共 同连接,与反相器电路】:NV3的输出节点连接。此处,对于反相器电路INV4的输入输出特性进行说明。图2是 表示反相器电路INV4的输入输出特性的图,相当于特性曲线A。反 相器电路INV4的输入节点的电压Vin,如后边说明的那样,在正常 动作时为电源端子V2的电压Vdd2,输出节点的电压Vout大体上为0。 在施加ESD时电源端子V2悬浮的场合,反相器电路INV4的输入节 点的电压Vin为电压Vf,输出节点的电压Vout大体上为电压Vddl 。 —般反相器电路的输入输出特性相当于特性曲线B。在特性曲线B中, 在输入节点悬浮的场合,输出信号不一定确实为电压Vddl,因而对 于反相器电路INV4,像特性曲线A那样,阈值设定得高,这是优选 的。其次,对于属于第2电源系统的电路进行说明。反相器电路INV2 由从属连接的PMOS晶体管MP2和NMOS晶体管MN2构成。PMOS 晶体管MP2的源极通过电源布线VDD2而与电源端子V2连接。PMOS 晶体管MP2的漏极与NMOS晶体管MN2的漏极连接,成为反相器电 路INV2的输出节点,与属于第2电源系统的未图示的规定的电路元 件连接。NMOS晶体管MN2的源极通过接地布线GND2而与接地端 子G2连接。PMOS晶体管MP2、 NMOS晶体管MN2的栅极与反相 器电路INV1的输出节点连接。反相器电路INV3由从属连接的PMOS晶体管MP6和NMOS晶 体管MN6构成。PMOS晶体管MP6的源极通过电源布线VDD2而与 电源端子V2连接。PMOS晶体管MP6的漏极与NMOS晶体管MN6 的漏极连接,构成反相器电路INV3的输出节点,与反相器电路INV4 输入节点连接。NMOS晶体管MN6的源极通过接地布线GND2而与接地端子G2连接。PMOS晶体管MP6、 NMOS晶体管MN6的栅极 共同连接,通过接地布线GND2而与接地端子G2连接。另外,反相器电路INV1、 INV2、 INV3、 INV4不限于反相器电 路,也可以用NAND门及NOR门、触发器、电平变换器等逻辑门电 路构成同样的电路。还有,电源布线VDD1和电源布线VDD2不必是 同样的电压,可以是某个电压比另一个高。在上述构成中,在正常动作时,PMOS晶体管MP4和NMOS晶 体管MN4的栅极的电位从由NMOS晶体管MN6和PMOS晶体管MP6 构成的反相器电路INV3供给电源布线VDD2的电位,反相器电路INV4 向PMOS晶体管MP5的栅极供给接地布线GND1的电位。结果,PMOS 晶体管MP5成为导通状态,反相器电路INV1就能向反相器电路INV2 发送信号。在施加ESD的场合,暂时把接地端子G2接地,向电源端子VI 施加正电荷的话,电源布线VDD2的电位就会悬浮。因此,反相器电 路INV4向PMOS晶体管MP5的栅极供给电源布线VDD1的电位, PMOS晶体管MP5截止。因此,施加电源布线VDD1的电位而向PMOS 晶体管MP2、 NMOS晶体管MN2的栅极充电的电流(路径P2)就不会 流过。因此,在PMOS晶体管MP2、 NMOS晶体管MN2的栅极电极 达到破坏电压之前,ESD保护元件PE1、保护元件PE0就从接地布线 GND1通过接地布线GND2而对电荷进行放电(路径P1),防止了 PMOS 晶体管MP2、 NMOS晶体管MN2遭到破坏。还有,在图1中在接地布线GND1和接地布线GND2之间插入 了保护元件PE0,不过,如图3所示,在接地布线GND1和接地布线 GND2间插入电阻元件R,或如图4所示,在用布线短路接地布线GND1 和接地布线GND2(包含进行短路的布线的布线电阻)的场合,也可以 采用本发明的保护方法。再有,图5是对反相器电路INV2的输入追加作为栅极保护元件 的NMOS晶体管MN3而构成的电路的框图。在图5中,NMOS晶体 管MN3的漏极与NMOS晶体管MN2、 PMOS晶体管MP2的栅极连 接,源极和栅极与接地布线GND2连接。NMOS晶体管MN3在加上 规定值以上的电压时导通,防止对NMOS晶体管MN2、 PMOS晶体 管MP2的栅极施加过大的电压。在施加ESD时,PMOS晶体管MP5 截止,从而能进一步提高反相器电路INV2的输入节点处的ESD抗性。 另外,也可以使用二极管等在加上规定值以上的电压时导通的元件来 代替NMOS晶体管MN3,构成栅极保护元件。还有,图6是对图1中的反相器电路INV1的输出节点追加NMOS 晶体管MN5而构成的电路的框图。在图6中,NMOS晶体管MN5的 漏极与反相器电路INV1的输出节点连接,源极与接地布线GND1连 接,栅极与反相器电路INV4的输出节点连接。在正常动作时NMOS 晶体管MN5截止,对从反相器电路INV1向反相器电路INV4的信号 传送不会带来丝毫影响。在施加ESD时电源布线VDD2悬浮,因而 NMOS晶体管MN5导通,PMOS晶体管MP5截止。这样,就能把反 相器电路INV2的输入节点的电位控制得更低,从而能进一步提高 PMOS晶体管MP2、 NMOS晶体管MN2的ESD抗性。再有,图7是对图1中的反相器电路INV2的输入节点追加NMOS 晶体管MN8而构成的电路的框图。在图7中,NMOS晶体管MN8的 漏极与反相器电路INV2的输入节点连接,源极与接地布线GND2连 接,栅极与反相器电路INV4的输出节点连接。在正常动作时NMOS 晶体管MN8截止,对从反相器电路INV1向反相器电路INV4的信号 传送不会带来丝毫影响。在施加ESD时电源布线VDD2悬浮,因而 NMOS晶体管MN8导通,PMOS晶体管MP5截止。这样,就能把反 相器电路INV2的输入节点的电位控制得更低,从而进一步提高PMOS 晶体管MP2、 NMOS晶体管MN2的ESD抗性。另外,在实施例1中,还要考虑在从电源布线VDD2对接地布线 GND1施加了 ESD的场合,对反相器电路INV4的输入节点注入电荷 而造成破坏的可能性。因此> 在从反相器电路INV3的输出端子到反 相器电路INV4的输入端子间插入电阻元件,或对于构成反相器电路 INV4的PMOS晶体管MP4、 NMOS晶体管MN4使用栅极氧化膜耐 压大的元件等,这是优选实施的对策。因为反相器电路INV4不是把 高速信号传递作为目的东西,所以即使增大反相器电路INV4和反相 器电路INV2间的布线等的电阻值也没有问题。在以上的说明中,对于电源布线VDD1和电源布线VDD2是属 于不同系统的电源系统而被隔离的东西进行了说明。可是,在电源布 线VDD1和电源布线VDD2属于同一电源系统,对电源端子VI施加 ESD的场合,也同样能提高输入侧电路的ESD抗性。即,PMOS晶体 管MP5截止,向PMOS晶体管MP2、 NMOS晶体管MN2的栅极充 电的电流不会流过。因此,能防止PMOS晶体管MP2、 NMOS晶体 管MN2遭受破坏。此处,即使是在同一电源内应用的场合,反相器 电路INV3也与另外的电源系统连接,这是优选的。这是因为,另外 的电源系统成为悬浮,就能使得反相器电路INV4向PMOS晶体管MP5 的栅极供给电源布线VDD1的电位,PMOS晶体管MP5确实截止。实施例2图8是本发明所涉及的第2实施例的半导体装置的电路框图。在 图8中,与图1相同的标号表示同一物,省略其说明。在图8中,省 略了图1中的反相器电路INV3,反相器电路INV4的输入节点通过电 阻r而与电源布线VDD2连接,这一点与图1不同。在施加ESD时, 与实施例1同样,电源布线VDD2悬浮,反相器电路INV4,如图2 表示的特性那样,向PMOS晶体管MP5的栅极供给电源布线VDD1 的电位,PMOS晶体管MP5截止。这样就能阻止与对反相器电路INV2 的输入节点施加ESD伴随的电荷流入,提高反相器电路INV2的ESD抗性<:实施例3图9是本发明所涉及的第3实施例的半导体装置的电路框图。在 图9中,与图1相同的标号表示同--物,省略其说明。在图9中,省 略了图1中的反相器电路INV3,反相器电路INV4的输入节点通过电 阻元件r而与端子V0连接,这一点与图1不同。端子V0是不属于第 1电源系统(包含电源端子Vl)和第2电源系统(包含电源端子V2)中的 任意一个的端子,在正常动作时供给规定的电源电压,在施加ESD时 悬浮。在施加ESD时电源端子V0悬浮,与实施例2同样,反相器电 路INV4向PMOS晶体管MP5的栅极供给电源布线VDD1的电位, PMOS晶体管MP5截止。这样就能阻止与对反相器电路INV2的输入 节点施加ESD伴随的电荷流入,提高反相器电路INV2的ESD抗性。实施例4图10是本发明所涉及的第4实施例的半导体装置的电路框图。 在图10中,与图1相同的标号表示同一物,省略其说明。在图10中, 省略了图1中的反相器电路INV3,新追加了具有电源端子V3和接地 端子G3的第3电源系统。在第3电源系统中具有ESD保护元件PE3、 反相器电路INV6。反相器电路INV6由从属连接的PMOS晶体管MP7 和NMOS晶体管MN7构成。PMOS晶体管MP7的源极通过电源布线 VDD3而与电源端子V3连接。PMOS晶体管MP7的漏极与NMOS晶 体管MN7的漏极连接而成为反相器电路I:NV6的输出节点,与反相器 电路INV4的输入节点连接。NMOS晶体管MN7的源极通过接地布 线GND3而与接地端子G3连接。PMOS晶体管MP7、 NMOS晶体管 MN7的栅极共同连接,通过接地布线GND3而与接地端子G3连接。在以上的构成中,电源端子V3在正常动作时供给规定的电源电 压,在施加ESD时悬浮。在施加ESD时电源端子V3悬浮,反相器 电路INV4,与实施例3同样,向PMOS晶体管MP5的栅极供给电源布线VDD1的电位,PMOS晶体管MP5截止。这样就能阻止与对反 相器电路1NV2的输入节点施加ESD伴随的电荷流入,进一步提高反 相器电路INV2的ESD抗性。实施例5图11是本发明所涉及的第5实施例的半导体装置的电路框图。 在图11中,与图1相同的标号表示同一物,省略其说明。在图11中, 省略了图1中的PMOS晶体管MP5,在反相器INV1的输出节点和反 相器INV2的输入节点之间新插入了传输门TG1。传输门TG1是由 NMOS晶体管MN8和PMOS晶体管MP8构成的开关元件, 一端与反 相器INV1的输出节点连接,另一端与反相器INV2的输入节点连接。 PMOS晶体管MP8的栅极与反相器INV4的输出节点连接,NMOS晶 体管MN8的栅极与反相器INV3的输入节点(反相器INV4的输入节 点)连接。还有,PMOS晶体管MP1的源极与电源布线VDD1直接连 接。在以上的电路构成中,在正常动作时,PMOS晶体管MP4和NMOS 晶体管MN4的栅极的电位从由NMOS晶体管MN6和PMOS晶体管 MP6构成的反相器电路INV3供给电源布线VDD2的电位,NMOS晶 体管MN8导通。还有,反相器电路INV4向PMOS晶体管MP8的栅 极供给接地布线GND1的电位。结果,PMOS晶体管MP8就会导通。 即传输门TG1成为导通状态,反相器电路INV1就可以向反相器电路 INV2发送信号。在施加ESD的场合,暂时把接地端子G2接地,向电源端子VI 施加正电荷的话,电源布线VDD2的电位就会悬浮。因此,NMOS晶 体管MN8截止,反相器电路INV4向PMOS晶体管MP8的栅极供给 电源布线VDD1的电位,PMOS晶体管MP8截止(传输门TG1成为截 止状态)。因此,与实施例1同样,即使施加了电源布线VDD1的电 位,向PMOS晶体管MP2、 NMOS晶体管MN2的栅极充电的电流也不会流过,能防止PMOS晶体管MP2、 NMOS晶体管MN2受到损伤。 反相器电路INV4供给由叠加在电源布线VDD1上的冲击电压使传输 门TG]的PMOS晶体管MP8截止的栅极电压。换句话说,反相器电 路INV4把检测出叠加在电源布线VDD1上的冲击电压的电压供给 PMOS晶体管MP8,这样,PMOS晶体管MP8就成为在到反相器电 路INV1.的电源供给路径和其信号输出路径之间进行阻断的电路。

Claims (14)

1.一种半导体装置,其特征在于具有: 由第1电源进行电源供给,具有输出节点的输出电路; 由第2电源进行电源供给,具有与所述输出节点连接的输入节点的输入电路;以及 插入在所述第1电源的电源布线和所述输出电路之间、或插入在所述输出节点和所述输入节点之间的第1开关元件,其在半导体装置正常动作时短路,在所述第1电源的电源布线发生静电放电时,所述第2电源的电源布线为悬浮状态,所述第1开关元件断开。
2. 根据权利要求1所述的半导体装置,其特征在于,所述第1电 源的接地布线和所述第2电源的接地布线直接连接、或通过电阻器、 第1保护元件中的任意一个连接。
3. 根据权利要求1所述的半导体装置,其特征在于,在所述第1 电源的电源布线和所述第1电源的接地布线之间还具有第2保护元件。
4. 根据权利要求l所述的半导体装置,其特征在于,在所述输入 节点和所述第2电源的接地布线之间还具有第3保护元件。
5. 根据权利要求1〜4中任意一项所述的半导体装置,其特征在 于,在所述输出节点和所述第1电源的接地布线之间还具有进行与所 述第1开关元件相反的开关动作的第2开关元件。
6. 根据权利要求1〜4中任意一项所述的半导体装置,其特征在 于,在所述输入节点和所述第2电源的接地布线之间还具有进行与所 述第1开关元件相反的开关动作的第2开关元件。
7. 根据权利要求1〜4中任意一项所述的半导体装置,其特征在于,具有:由所述第1电源进行电源供给的第1反相器电路;以及 由所述第2电源进行电源供给的第2反相器电路, 所述第1开关元件是场效应晶体管,所述第2反相器电路的输入与所述第2电源的接地布线连接,所 述第2反相器电路的输出与所述第1反相器电路的输入连接,所述第1 反相器电路的输出与所述场效应晶体管的栅极连接。
8.根据权利要求1〜4中任意一项所述的半导体装置,其特征在于,具有由所述第1电源进行电源供给的第1反相器电路, 所述第1开关元件是场效应晶体管,所述第1反相器电路的输入通过电阻器而与所述第2电源的电源 布线连接,所述第1反相器电路的输出与所述场效应晶体管的栅极连
9.根据权利要求1〜4中任意一项所述的半导体装置,其特征在于,具有由所述第1电源进行电源供给的第1反相器电路, 所述第1开关元件是场效应晶体管,所述第1反相器电路的输入通过电阻器而与在正常动作时供给规 定的电压的端子连接,所述第1反相器电路的输出与所述场效应晶体 管的栅极连接。
10.根据权利要求1〜4中任意一项所述的半导体装置,其特征在 于,具有:由所述第1电源进行电源供给的第1反相器电路;以及 由第3电源进行电源供给的第2反相器电路, 所述第1开关元件是场效应晶体管,所述第2反相器电路的输入与所述第3电源的接地布线连接,所 述第2反相器电路的输出与所述第1反相器电路的输入连接,所述第1反相器电路的输出与所述场效应晶体管的栅极连接。
11. 根据权利要求7所述的半导体装置,其特征在于,所述第1反相器电路的作用是使所述场效应晶体管在半导体装置正常动作时导 通,在静电放电时截止。
12. 根据权利要求8所述的半导体装置,其特征在于,所述第1 反相器电路的作用是使所述场效应晶体管在半导体装置正常动作时导 通,在静电放电时截止。
13. 根据权利要求9所述的半导体装置,其特征在于,所述第1 反相器电路的作用是使所述场效应晶体管在半导体装置正常动作时导 通,在静电放电时截止。
14. 根据权利要求IO所述的半导体装置,其特征在于,所述第1 反相器电路的作用是使所述场效应晶体管在半导体装置正常动作时导 通,在所述第1电源的电源布线发生静电放电时截止。
CNB2005101272254A 2004-11-26 2005-11-25 半导体装置 CN100448006C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004342474A JP4647294B2 (ja) 2004-11-26 2004-11-26 半導体装置
JP2004342474 2004-11-26

Publications (2)

Publication Number Publication Date
CN1783491A CN1783491A (zh) 2006-06-07
CN100448006C true CN100448006C (zh) 2008-12-31

Family

ID=36566801

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101272254A CN100448006C (zh) 2004-11-26 2005-11-25 半导体装置

Country Status (3)

Country Link
US (1) US7495872B2 (zh)
JP (1) JP4647294B2 (zh)
CN (1) CN100448006C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107947570A (zh) * 2017-11-14 2018-04-20 成都芯源系统有限公司 一种隔离型供电电路及其控制方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4647294B2 (ja) * 2004-11-26 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP4986459B2 (ja) 2006-01-24 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7595968B2 (en) * 2006-03-24 2009-09-29 Texas Instruments Incorporated Circuit to reduce internal ESD stress on device having multiple power supply domains
JP5045027B2 (ja) * 2006-08-15 2012-10-10 富士通セミコンダクター株式会社 静電気放電保護回路及び半導体装置
US7579632B2 (en) * 2007-09-21 2009-08-25 Semiconductor Components Industries, L.L.C. Multi-channel ESD device and method therefor
JP5509573B2 (ja) * 2008-10-28 2014-06-04 富士通セミコンダクター株式会社 静電気放電保護回路及びそれを有する集積回路装置
JP5576674B2 (ja) * 2010-02-23 2014-08-20 ルネサスエレクトロニクス株式会社 半導体装置
US8129789B2 (en) * 2010-05-28 2012-03-06 Infineon Technologies Ag Current control using thermally matched resistors
JP2013030573A (ja) * 2011-07-28 2013-02-07 Elpida Memory Inc 半導体装置
US9154133B2 (en) * 2011-09-28 2015-10-06 Texas Instruments Incorporated ESD robust level shifter
US8988839B2 (en) * 2011-11-01 2015-03-24 Qualcomm Incorporated Block power switch with embedded electrostatic discharge (ESD) protection and adaptive body biasing
US8767360B2 (en) * 2012-05-29 2014-07-01 Globalfoundries Singapore Pte. Ltd. ESD protection device for circuits with multiple power domains
JP5752659B2 (ja) * 2012-09-20 2015-07-22 株式会社東芝 半導体回路
EP3054481A1 (en) * 2015-02-04 2016-08-10 Nxp B.V. Semiconductor device comprising an ESD protection circuit
CN105280632B (zh) * 2015-09-18 2018-06-05 京东方科技集团股份有限公司 一种静电防护电路及显示装置
TWI658668B (zh) * 2018-07-06 2019-05-01 世界先進積體電路股份有限公司 靜電放電保護電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786905A (ja) * 1993-09-14 1995-03-31 Fujitsu Ltd 多電源半導体集積回路
US5886558A (en) * 1995-08-31 1999-03-23 Sanyo Electric Co., Ltd. Semiconductor unit
CN1399386A (zh) * 2001-07-27 2003-02-26 旺宏电子股份有限公司 静电放电保护电路
US20040120087A1 (en) * 2002-09-27 2004-06-24 Hirotomo Ishii Semiconductor device including a plurality of power domains

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548021A (ja) * 1991-08-09 1993-02-26 Sumitomo Metal Ind Ltd 半導体保護回路
US5255146A (en) * 1991-08-29 1993-10-19 National Semiconductor Corporation Electrostatic discharge detection and clamp control circuit
JP2991575B2 (ja) * 1992-10-08 1999-12-20 沖電気工業株式会社 半導体集積回路
JPH06314783A (ja) * 1993-04-28 1994-11-08 Nippon Steel Corp 入出力保護回路
JP3135433B2 (ja) * 1993-09-17 2001-02-13 株式会社東芝 半導体保護回路及びその装置
US6078083A (en) * 1994-05-16 2000-06-20 Texas Instruments Incorporated ESD protection circuit for dual 3V/5V supply devices using single thickness gate oxides
JP3725911B2 (ja) * 1994-06-02 2005-12-14 株式会社ルネサステクノロジ 半導体装置
JPH0837238A (ja) * 1994-07-21 1996-02-06 Hitachi Ltd 半導体集積回路装置
US5784235A (en) * 1995-06-02 1998-07-21 Nippon Telegraph And Telephone Corporation Semiconductor IC device including ESD protection circuit
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
JP2937923B2 (ja) * 1997-02-25 1999-08-23 日本電気アイシーマイコンシステム株式会社 半導体集積回路
EP1274171A1 (en) * 2001-07-05 2003-01-08 Telefonaktiebolaget Lm Ericsson Differential line receiver
DE10392192T5 (de) * 2002-11-06 2005-01-05 Mitsubishi Denki K.K. Abtast-Halte-Schaltung und Bildanzeigevorrichtung, die diese verwendet
JP3851893B2 (ja) * 2003-08-27 2006-11-29 東芝マイクロエレクトロニクス株式会社 半導体集積回路装置
US7154724B2 (en) * 2004-03-29 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd Output buffer ESD protection using parasitic SCR protection circuit for CMOS VLSI integrated circuits
JP4647294B2 (ja) * 2004-11-26 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786905A (ja) * 1993-09-14 1995-03-31 Fujitsu Ltd 多電源半導体集積回路
US5886558A (en) * 1995-08-31 1999-03-23 Sanyo Electric Co., Ltd. Semiconductor unit
CN1399386A (zh) * 2001-07-27 2003-02-26 旺宏电子股份有限公司 静电放电保护电路
US20040120087A1 (en) * 2002-09-27 2004-06-24 Hirotomo Ishii Semiconductor device including a plurality of power domains

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107947570A (zh) * 2017-11-14 2018-04-20 成都芯源系统有限公司 一种隔离型供电电路及其控制方法
CN107947570B (zh) * 2017-11-14 2020-04-21 成都芯源系统有限公司 一种隔离型供电电路及其控制方法

Also Published As

Publication number Publication date
CN1783491A (zh) 2006-06-07
US20060114047A1 (en) 2006-06-01
US7495872B2 (en) 2009-02-24
JP2006156563A (ja) 2006-06-15
JP4647294B2 (ja) 2011-03-09

Similar Documents

Publication Publication Date Title
Ker Whole-chip ESD protection design with efficient VDD-to-VSS ESD clamp circuits for submicron CMOS VLSI
US8749932B2 (en) Semiconductor device with a plurality of power supply systems
US6556399B1 (en) Device and method for electrostatic discharge protection of a circuit device
US6130556A (en) Integrated circuit I/O buffer with 5V well and passive gate voltage
US6385021B1 (en) Electrostatic discharge (ESD) protection circuit
KR100639231B1 (ko) 정전기 방전 보호 회로
US6310379B1 (en) NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
US5654862A (en) Method and apparatus for coupling multiple independent on-chip Vdd busses to an ESD core clamp
KR100290917B1 (ko) 이에스디(esd) 보호회로
US5570043A (en) Overvoltage tolerant intergrated circuit output buffer
CN100539141C (zh) 静电放电保护电路
US4855863A (en) Integrated circuit having two circuit blocks therein independently energized through different power supply terminals
US5946175A (en) Secondary ESD/EOS protection circuit
US6040968A (en) EOS/ESD protection for high density integrated circuits
JP4727584B2 (ja) 静電気放電に対する保護回路及びその動作方法
US6707109B2 (en) Semiconductor integrated circuit
US5631793A (en) Capacitor-couple electrostatic discharge protection circuit
US5956219A (en) High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
US7411767B2 (en) Multi-domain ESD protection circuit structure
US7692907B2 (en) Circuit for electrostatic discharge (ESD) protection
US5754381A (en) Output ESD protection with high-current-triggered lateral SCR
US20050098799A1 (en) Method of assessing potential for charging damage in SOI designs and structures for eliminating potential for damage
CN100359685C (zh) 具有控制电路的esd保护电路
CN100390987C (zh) 静电放电保护电路
JP2013141310A (ja) 負荷駆動装置

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model
CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20131125

C17 Cessation of patent right