CN108257972A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108257972A
CN108257972A CN201711430427.5A CN201711430427A CN108257972A CN 108257972 A CN108257972 A CN 108257972A CN 201711430427 A CN201711430427 A CN 201711430427A CN 108257972 A CN108257972 A CN 108257972A
Authority
CN
China
Prior art keywords
electrode
tft
display device
layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711430427.5A
Other languages
English (en)
Other versions
CN108257972B (zh
Inventor
李锺源
金正五
方政镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN108257972A publication Critical patent/CN108257972A/zh
Application granted granted Critical
Publication of CN108257972B publication Critical patent/CN108257972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)

Abstract

公开了一种显示装置。基板包括：第一薄膜晶体管，其包括氧化物半导体层；第二薄膜晶体管，其与第一薄膜晶体管间隔开并且包括多晶半导体层；以及包括至少两个存储电极的存储电容器。所述至少两个存储电极中的一个存储电极与设置在多晶半导体层下方的第二薄膜晶体管的栅电极位于同一层中且由相同的材料形成，并且所述至少两个存储电极中的另一存储电极位于多晶半导体层上方，在所述另一存储电极与多晶半导体层之间插入有至少一个绝缘膜。因此，实现了基板的较低的功耗和较大的面积。

Description

显示装置
相关申请的交叉引用
本申请要求于2016年12月28日提交的韩国专利申请第10-2016-0181058号的优先权，通过引用将其如同在本文中完全阐述的那样并入本文。
技术领域
本公开内容涉及一种用于显示装置的基板以及包括该基板的显示装置，并且更特别地，涉及一种能够实现较低的功耗和较大的面积的用于显示装置的基板以及包括该基板的显示装置。
背景技术
在屏幕上显示各种信息的图像显示装置是信息和通信时代的核心技术，并且目前正在被开发，目的是更薄更轻的设计、更好的便携性和更高的性能。因此，可以减小阴极射线管(CRT)的不利的大重量和体积的平板显示装置备受关注。
平板显示装置的示例包括液晶显示(LCD)装置，等离子显示面板(PDP)装置，有机发光显示(OLED)装置和电泳显示(ED)装置。
平板显示装置包括设置在像素中的薄膜晶体管。为了将显示装置应用于便携式设备，需要低功耗。然而，利用迄今为止已经开发的与显示装置有关的技术来实现低功耗是困难的。
发明内容
因此，本公开内容涉及一种基本上消除了由于相关技术的限制和缺点而引起的一个或更多个问题的用于显示装置的基板及包括该基板的显示装置。
本公开内容的目的是提供一种能够实现较低的功耗和较大的面积的用于显示装置的基板以及包括该基板的显示装置。
本发明的另外的优点、目的和特征将被部分地阐述于下面的描述中，并且对于本领域普通技术人员而言，当对下述进行研究时本发明的另外的优点、目的和特征在某种程度上是显见的，或者可以从本公开内容的实践中获知本发明的另外的优点、目的和特征。可以通过在所书写的描述和其权利要求以及附图中特别指出的结构来实现和获得本公开内容的目的和其他优点。
为了实现这些目的和其他优点并且根据本公开内容的目的，如在本文中实施和广泛描述的，用于显示装置的基板包括：第一薄膜晶体管，其包括氧化物半导体层；第二薄膜晶体管，其与第一薄膜晶体管间隔开并且包括多晶半导体层；以及包括至少两个存储电极的存储电容器。所述至少两个存储电极中的一个存储电极与设置在多晶半导体层下方的第二薄膜晶体管的栅电极位于同一层中且由相同的材料形成，并且所述至少两个存储电极中的另一存储电极位于多晶半导体层上方，在所述另一存储电极与多晶半导体层之间插入有至少一个绝缘膜。
实施方式还涉及包括基板和在基板上的像素的显示装置。像素包括：在基板上的第一薄膜晶体管(TFT)；第二TFT；以及电连接至第一TFT的发光装置。第一TFT包括在基板上的第一栅电极，在第一栅电极上的栅极绝缘膜的至少第一部分；在栅极绝缘膜的第一部分上的由多晶硅形成的第一有源层；以及接触第一有源层的顶表面的第一源电极和第一漏电极。第一有源层的底表面面对第一栅电极。第二TFT包括由氧化物半导体形成的第二有源层。
在一个实施方式中，显示装置还包括在第一有源层上且接触第一有源层的第一层间绝缘膜。第二有源层可以设置在第一层间绝缘膜上。
在一个实施方式中，第一层间绝缘膜由硅氮化物(SiNx)形成。
在一个实施方式中，第二TFT还包括设置在第一层间绝缘膜上的第二栅电极以及在第二栅电极与第二有源层之间的第二层间绝缘膜的至少第一部分。
在一个实施方式中，第二层间绝缘膜形成有第一开口。第一TFT的第一源电极或第一漏电极可以设置在第一开口的侧表面上。
在一个实施方式中，第二层间绝缘膜在第一TFT的第一源电极和第一漏电极上。
在一个实施方式中，第二TFT还包括在第二栅电极与第二有源层之间的第三层间绝缘膜的至少第一部分。第二层间绝缘膜可以接触第二有源层并且可以由硅氧化物(SiOx)形成。第三层间绝缘膜可以接触第二栅电极并且可以由硅氮化物(SiNx)形成。
在一个实施方式中，第二TFT还包括设置在第二有源层下方的第二栅电极。第二有源层的底表面面对第二栅电极，并且第二源电极和第二漏电极可以接触第二有源层的顶表面。
在一个实施方式中，第二TFT还包括在第二有源层上的第二栅电极。第二栅电极的底表面面对第二有源层，并且第二源电极和第二漏电极接触第二有源层的顶表面。
在一个实施方式中，显示装置还包括在基板上的与第二有源层交叠的遮光层。遮光层可以与第一TFT的第一栅电极在同一层中。
在一个实施方式中，显示装置还包括在基板上的存储电容器。存储电容器可以包括下存储电极和设置在下存储电极上的上存储电极。
在一个实施方式中，显示装置还包括在第一有源层上接触第一有源层的第一层间绝缘膜。存储电容器还可以包括设置在下存储电极和上存储电极之间的第一层间绝缘膜的至少第一部分和栅极绝缘膜的至少第二部分。
在一个实施方式中，下存储电极与第一TFT的第一栅电极在同一层中。
在一个实施方式中，第二TFT还包括第二栅电极。上存储电极与第二栅电极在同一层中。
在一个实施方式中，显示装置还包括在基板上的与第一栅电极在同一层中的栅极线。栅极线可以与第一有源层交叠。
在一个实施方式中，显示装置还包括驱动基板上的多个栅极线的栅极驱动单元。栅极驱动单元可以包括第三TFT，该第三TFT包括由多晶硅形成的第三有源层。
在一个实施方式中，显示装置还包括驱动基板上的多个数据线的数据驱动单元和多路复用器。多路复用器可以包括第三TFT，该第三TFT包括由多晶硅形成的第三有源层。
在一个实施方式中，发光装置电连接至第一TFT。第一TFT是驱动发光装置的驱动TFT。
在一个实施方式中，第二TFT是像素的开关TFT，并且第二TFT还包括电连接至第一栅电极的第二漏电极和连接至基板上的数据线的第二源电极。
在一个实施方式中，第二TFT是像素的感测TFT，并且第二TFT还包括电连接至发光装置的第二漏电极和连接至基板上的参考线的第二源电极。
在一个实施方式中，发光装置包括阳极电极、发光堆叠和阴极电极。阳极电极可以与第一TFT和第二TFT交叠。
在一个实施方式中，发光装置包括阳极电极、发光堆叠和阴极电极。显示装置还包括电连接至阳极电极和第一TFT的第一漏电极的连接电极。
在一个实施方式中，发光装置包括阳极电极、发光堆叠和阴极电极。阳极电极可以包括透明导电膜和不透明导电膜。
在一个实施方式中，发光装置包括阳极电极、发光堆叠和阴极电极。显示装置还可以包括在阳极电极的至少一部分上的堤层。堤层可以包括选自彩色颜料、有机黑色材料和碳材料中至少之一的遮光材料。
将理解的是，本发明的前面的一般描述和下面的详细描述都是示例性和说明性的，并且旨在提供对所要求保护的发明的进一步解释。
附图说明
包括附图以提供对本发明的进一步理解，附图并被并入本申请并构成本申请的一部分，附图示出了本发明的实施方式并且与说明书一起用于解释本发明的原理。在附图中：
图1是示出根据本公开内容的实施方式的显示装置的平面图。
图2是示出根据本公开内容的实施方式的有机发光显示装置的截面图。
图3A至图3C是示出根据本公开内容的实施方式的在图2中所示的有机发光显示装置的每个子像素的电路图。
图4A和图4B是示出根据本公开内容实施方式的栅电极与多晶半导体层之间的竖直关系以及比较例的栅电极与多晶半导体层之间的竖直关系的截面图。
图5A至图5K是用于说明根据本公开内容的实施方式的制造在图2中所示的有机发光显示装置的方法的截面图。
图6A至图6D是用于说明根据本公开内容的实施方式的通过单个掩模工艺执行的掺杂工艺和制造上存储电极的方法的截面图。
图7A和图7B是示出图2所示的有机发光显示装置的其他实施方式的截面图。
具体实施方式
现在将详细参考本发明的优选实施方式，其示例在附图中示出。尽可能，在整个附图中将使用相同的附图标记来指代相同或相似的部分。
图1是示出根据本公开内容的实施方式的显示装置的框图。
图1所示的显示装置包括：显示面板180；用于驱动显示面板180的栅极线GL的栅极驱动单元182；以及用于驱动显示面板180的数据线DL的数据驱动单元184。
显示面板180包括显示区AA和围绕显示区AA的非显示区NA。
在显示面板180的显示区AA中，像素位于栅极线GL和数据线DL之间的交叉部分处。像素以矩阵形式设置。每个像素，如图2所示，包括存储电容器140以及第一薄膜晶体管100和第二薄膜晶体管150中至少之一。
栅极驱动单元182设置在非显示区NA中。栅极驱动单元182使用包括图2中所示的多晶半导体层154的第二薄膜晶体管150来配置。此时，栅极驱动单元182的第二薄膜晶体管150通过相同的工艺与在显示区AA中的第一薄膜晶体管100和第二薄膜晶体管150同时形成。
在数据驱动单元184和数据线DL之间可以设置有多路复用器186。多路复用器186将来自数据驱动单元184的数据电压以时间划分的方式分配给数据线DL，由此减少数据驱动单元184的输出通道的数量并且因此减少组成数据驱动单元184的数据驱动集成电路的数量。多路复用器186使用包括多晶半导体层154的第二薄膜晶体管150来配置。此时，多路复用器186的第二薄膜晶体管150可以与栅极驱动单元182的第二薄膜晶体管150以及显示区AA中的第一薄膜晶体管100和第二薄膜晶体管150一起直接形成在基板101上用于显示装置。
上述显示装置可应用于需要薄膜晶体管的显示装置，例如，图2所示的有机发光显示装置或液晶显示装置。
图2所示的有机发光显示装置包括：第一薄膜晶体管100和第二薄膜晶体管150；电连接至第二薄膜晶体管150的发光二极管130；以及存储电容器140。
包括氧化物半导体层104的第一薄膜晶体管100被应用于图3A至图3C所示的每个像素的开关晶体管TSW和感测晶体管TSS，并且包括多晶半导体层154的第二薄膜晶体管150被应用于位于显示区AA中的每个像素的驱动晶体管TD。开关晶体管TSW用于切换输入到位于显示区AA中的每个像素的数据电压。开关晶体管TSW包括：连接至扫描线SL的栅电极；连接至数据线DL的源电极；以及连接至驱动晶体管TD的栅电极的漏电极。驱动晶体管TD包括：连接至开关晶体管TSW的漏电极的栅电极；连接至高电压VDD供应线的源电极；以及连接至发光二极管130的漏电极。感测晶体管TSS包括：连接至感测控制线SSL的栅电极；连接至参考线RL的源电极；以及连接至发光二极管130的漏电极。
可替选地，包括氧化物半导体层104的第一薄膜晶体管100可以被应用于连接至每个发光二极管130的感测晶体管TSS和驱动晶体管TD。包括多晶硅半导体层154的第二薄膜晶体管150被应用于位于非显示区NA中的栅极驱动单元182和多路复用器186中至少之一的驱动电路的晶体管。
第一薄膜晶体管100包括第一栅电极102、氧化物半导体层104、第一源电极106和第一漏电极108。
如图2所示，第一栅电极102形成在第一层间绝缘膜114上，并且与氧化物半导体层104交叠，其中第二层间绝缘膜116的至少第一部分和第三层间绝缘膜118的至少第一部分置于第一栅电极102与氧化物半导体层104之间。由于第一栅电极102设置在氧化物半导体层104的下方，因此可以防止外部光被引入到氧化物半导体层104中。第一栅电极102设置在第一层间绝缘膜114上，上存储电极144也被设置在第一层间绝缘膜114上，并且第一栅电极102由与上存储电极144的材料相同的材料形成。因此，第一栅电极102和上存储电极144可以通过同一掩模过程形成，因此可以减少掩模过程的数目。
氧化物半导体层104形成在第三层间绝缘膜118上以与第一栅电极102交叠，从而在第一源电极106和第一漏电极108之间形成沟道。因此，氧化物半导体层104的底表面可以面对第一栅电极102。氧化物半导体层104由包括Zn、Cd、Ga、In、Sn、Hf和Zr中至少一种金属的氧化物形成。由于包括该氧化物半导体层104的第一薄膜晶体管100具有比包括多晶半导体层154的第二薄膜晶体管150高的电子迁移率和低的截止电流的优点，所以适用于导通时间短但断开时间长的开关薄膜晶体管TSW和感测薄膜晶体管TSS。
与氧化物半导体层104的顶部和底部相邻的第三层间绝缘膜118和第四层间绝缘膜122是具有比第一层间绝缘膜114和第二层间绝缘膜116的氢粒子含量低的氢粒子含量的无机膜。例如，第三层间绝缘膜118和第四层间绝缘膜122由硅氧化物(SiOx)形成，并且第一层间绝缘膜114和第二层间绝缘膜116由硅氮化物(SiNx)形成。因此，接触第一栅电极102的第二层间绝缘膜116可以由硅氮化物(SiNx)形成，并且接触氧化物半导体层104的第三层间绝缘膜118可以由硅氧化物(SiOx)形成。因此，可以防止在氧化物半导体层104上执行的热处理工艺期间，包含在第三层间绝缘膜118和第四层间绝缘膜122中的氢和包含在多晶半导体层154中的氢扩散到氧化物半导体层104中。
第一源电极106和第一漏电极108中的每个可以是设置在第二保护膜126上的单层或多层，并且由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)或其合金中的任意一种形成。但是，实施方式不限于此。
第一源电极106通过穿透第四层间绝缘膜122以及第一保护膜124和第二保护膜126的第一源极接触孔164S连接至氧化物半导体层104的源极区。例如，第一源电极106可以接触氧化物半导体层104的顶表面。第一漏电极108通过穿透第四层间绝缘膜122以及第一保护膜124和第二保护膜126的第一漏极接触孔164D连接至氧化物半导体层104的漏极区。例如，第一漏电极108可以接触氧化物半导体层104的顶表面。第一源电极106和第一漏电极108形成为彼此面对，其中氧化物半导体层104的沟道区置于第一源电极106和第一漏电极108之间。第一保护膜124和第二保护膜126形成在第一源电极106和第一漏电极108之间的氧化物半导体层104上。第一保护膜124和第二保护膜126保护位于第一源电极106和第一漏电极108之间的氧化物半导体层104免受氧和水分的影响，从而防止对氧化物半导体层104的损坏。虽然实施方式已经被描述为具有其中保护膜124和126具有双层结构的构造(参见图2)，但是保护膜124和126可以可替选地以由SiOx或SiNx形成的单层结构形成。
第二薄膜晶体管150设置在基板101上，以与第一薄膜晶体管100隔开。第二薄膜晶体管150包括多晶半导体层154、第二栅电极152、栅极绝缘膜112的至少第一部分、第二源电极156和第二漏电极158。
多晶半导体层154形成在覆盖第二栅电极152的栅极绝缘膜112上。因此，多晶半导体层154的底表面可以面对第二栅电极152。多晶半导体层154包括沟道区、源极区和漏极区。沟道区与第二栅电极152交叠，其中栅极绝缘膜112的至少第一部分置于沟道区与第二栅电极152之间，并且在第二源电极156和第二漏电极158之间形成沟道区。源极区通过第二源极接触孔160S电连接至第二源极156。漏极区通过第二漏极接触孔160D电连接至第二漏电极158。第二源电极156和第二漏电极158可以接触多晶半导体层154的顶表面。由于多晶半导体层154具有高迁移率、低功耗和高可靠性，所以适用于每个像素的驱动晶体管TD、用于驱动栅极线的栅极驱动单元和/或多路复用器(MUX)。
第二栅电极152形成在覆盖基板101的缓冲层110上。第二栅电极152与多晶半导体层154的沟道区交叠，其中栅极绝缘膜112置于第二栅电极152与多晶半导体层154之间。由于第二栅电极152设置在多晶半导体层154下方，所以可以防止外部光被引入到多晶半导体层154中。第二栅电极152可以是由与第一栅电极102的材料相同的材料形成的单层或多层，例如，(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其合金中的任一种。然而，实施方式不限于此。
如图4A所示，根据本公开内容的实施方式的第二栅电极152设置在多晶半导体层154的下方。在该情况下，与图4B所示的其中栅电极52设置在多晶半导体层54的上方的比较例相比，可靠性可以进一步提高。
具体地，多晶半导体层是通过激光扫描工艺使非晶硅薄膜结晶而形成的。在结晶过程中，在多晶半导体中生长的晶粒彼此相遇的位置处形成突起。具有这些突起的多晶半导体层具有形成在其与栅电极交叠的一部分与栅极绝缘膜之间的界面处的沟道。比较例的多晶半导体层54如图4B所示设置在栅电极52的下方，但是本公开内容的多晶半导体层154如图4A所示设置在第二栅电极152的上方。因此，如图4B所示，由于比较例的多晶半导体层54的与栅极绝缘膜112接触的顶表面由于其上的多个突起而不平坦，所以迁移率和可靠性劣化。另一方面，如图4A所示，由于本实施方式的多晶半导体层154的与栅极绝缘膜112接触的底表面是平坦的，所以与比较例的情况相比，迁移率和可靠性进一步提高。
比较例的多晶半导体层54利用栅电极52作为掩模经受掺杂处理。因此，由于比较例的栅电极52和多晶半导体层54中的每个必须在水平方向上与在与栅电极52相同的层中设置的栅极线间隔开，所以沟道区的设计余量不可避免地增加，导致薄膜晶体管的尺寸增加并且难以实现窄边框。另一方面，本公开内容的多晶半导体层154利用单独的光致抗蚀剂图案作为掩模经受掺杂处理。因此，由于本发明的多晶半导体层154和栅电极152中的每个都能够与栅极线交叠，所以沟道区的设计余量减小，实现了第二薄膜晶体管150的尺寸减小并且便于实现窄边框。例如，在基板上在与第二栅电极152相同的层中的栅极线可以在第一方向上与多晶半导体层154交叠。
同时，位于多晶半导体层154上的第一层间绝缘膜114和第二层间绝缘膜116是具有比第三层间绝缘膜118和第四层间绝缘膜122的氢粒子含量高的氢粒子含量的无机膜。例如，第一层间绝缘膜114和第二层间绝缘膜116由硅氮化物(SiNx)形成，并且第三层间绝缘膜118和第四层间绝缘膜122由硅氧化物(SiOx)形成。包含在第一层间绝缘膜114和第二层间绝缘膜116中的氢粒子在氢化过程期间扩散到多晶半导体层154，由此使多晶半导体层154中的孔充满氢。由此，多晶半导体层154稳定化，从而防止第二薄膜晶体管150的特性劣化。
第二源电极156通过穿透第一至第四层间绝缘膜114、116、118和122的第二源极接触孔160S连接至多晶半导体层154的源极区。因此，第二源电极156可以设置在第一至第四层间绝缘膜114、116、118和122中的一个或更多个中的开口的侧表面上。第二漏电极158面对第二源电极156，并且通过穿透第一至第四层间绝缘膜114、116、118和122的第二漏极接触孔160D连接至多晶半导体层154的漏极区。因此，第二漏电极158可以设置在第一至第四层间绝缘膜114、116、118和122中的一个或更多个中的开口的侧表面上。由于第二源电极156和第二漏电极158与第一存储供应线148a和第二存储供应线148b位于同一层中并且由相同的材料形成，所以第二源电极156和第二漏电极158可以通过同一掩模过程与第一存储供应线148a和第二存储供应线148b同时形成。
在第二薄膜晶体管150的多晶半导体层154的激活和氢化处理之后，形成第一薄膜晶体管100的氧化物半导体层104。也就是说，氧化物半导体层104设置在多晶半导体层154上方。因此，氧化物半导体层104不暴露于多晶半导体层154的激活和氢化处理的高温气氛中，由此防止对氧化物半导体层104的损坏并且因此提高可靠性。
如图3A和图3B所示，可以在每个子像素中设置一个存储电容器Cst，或者如图3C所示，可以在每个子像素中设置两个或更多个存储电容器。图3A和图3B所示的每个存储电容器Cst以及图3C所示的第一存储电容器Cst1包括连接至开关晶体管TSW的漏电极和驱动晶体管TD的漏电极中的任何一个的下存储电极，以及连接至开关晶体管TSW的漏电极和驱动晶体管TD的漏电极中的另一个的上存储电极。图3C所示的第二存储电容器Cst2包括连接至开关晶体管TSW的漏电极和高电压VDD供应线中的任何一个的下存储电极以及连接至开关晶体管TSW的漏电极和高电压VDD供应线中的另一个的上存储电极。
图3A至图3C所示的存储电容器Cst、Cst1和Cst2中的至少一个存储电容器140以某种方式形成使得：如图2所示，下存储电极142和上存储电极144与置于下存储电极142和上存储电极144之间的栅极绝缘膜112的至少第二部分以及第一层间绝缘膜114的至少一部分彼此交叠。
下存储电极142设置在缓冲层110上，并且位于与第二栅电极152相同的层中且由与第二栅电极152的材料相同的材料形成。下存储电极142通过穿透栅极绝缘膜112和第一至第四层间绝缘膜114、116、118和122的第一存储接触孔146a露出，并连接至第一储存供应线148a。下存储电极142通过第一存储供应线148a连接至开关晶体管TSW的漏电极、驱动晶体管TD的漏电极和高电压VDD供应线中的任一个。
上存储电极144设置在覆盖多晶半导体层154的第一层间绝缘膜114上，并且位于与第一栅电极102相同的层中且由与第一栅电极102的材料相同的材料形成。具体地，上存储电极144设置在多晶半导体层154上方，其中第一层间绝缘膜114置于上存储电极144和多晶半导体层154之间。因此，上存储电极144和第一栅电极102通过掩模工艺与在多晶半导体层154上执行的掺杂工艺同时形成。
上存储电极144通过穿透第二至第四层间绝缘膜116、118和122的第二存储接触孔146b露出，并且连接至第二存储供应线148b。上存储电极144通过第二存储供应线148b接收与提供给下存储电极142的电压不同的驱动电压。上存储电极144通过第二存储供应线148b连接至开关晶体管TSW的漏电极、驱动晶体管TD的漏电极和高电压VDD供应线中的任一个。
通过在与第二栅电极152相同的层中并且用与第二栅电极152的材料相同的材料形成下存储电极142，并且通过在与第一栅电极102相同的层中并且用与第一栅电极102的材料相同的材料形成上存储电极144，与具有第二薄膜晶体管150的顶栅结构相比，通过减少掩模处理的数量可以进一步简化制造过程。
置于下存储电极142和上存储电极144之间的栅极绝缘膜112和第一层间绝缘膜114由诸如SiOx或SiNx的无机绝缘材料形成。栅极绝缘膜112和第一层间绝缘膜114中至少之一可以由具有比SiOx的介电常数高的介电常数的SiNx形成。因此，由于上存储电极144与下存储电极142交叠，其中由具有相对高的介电常数的SiNx形成的第一层间绝缘膜114置于上存储电极144与下存储电极142之间，所以存储电容器的容量与介电常数成比例地增加。
发光二极管130是发光器件，并且包括电连接至第二薄膜晶体管150的第二漏电极158的阳极132、形成在阳极132上的至少一个发光堆叠134、形成在发光堆叠134上的阴极136。
阳极132连接至通过穿透平坦化层128的像素接触孔120露出的漏极连接电极168。漏极连接电极168连接至通过穿透第一保护膜124和第二保护膜126的第三漏极接触孔162D露出的第二漏电极158。位于与漏极连接电极168相同的层中的源极连接电极166连接至通过穿透第一保护膜124和第二保护膜126的第三源极接触孔162S露出的第二源电极156。漏极连接电极168和源极连接电极166与向每个像素提供多个驱动电压的电压供应线(未示出)位于同一层中且由相同的材料形成，例如，电压供应线是高电压VDD供应线、低电压VSS供应线、数据线DL、扫描线SL、感测控制线SSL和参考线RL中至少之一。
阳极132以包括透明导电膜和具有高反射效率的不透明导电膜的多层结构形成。透明导电膜由诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)的具有较高功函数的材料形成，并且所述不透明导电膜以包括Al、Ag、Cu、Pb、Mo和Ti或其合金中的任一种的单层或多层结构形成。例如，阳极132可以以如下结构形成：使得透明导电膜、不透明导电膜和透明导电膜依次堆叠的结构，或者使得透明导电膜和不透明导电膜依次堆叠。阳极132设置在平坦化层128上，以与设置有第一晶体管100和第二晶体管150以及存储电容器140的电路区以及由堤138限定的发光区交叠，从而增加发光面积。
发光堆叠134是通过在阳极132上依次或以相反的顺序堆叠空穴相关层、有机发光层和电子相关层来形成的。另外，发光堆叠134可以包括彼此相对的其间插入有电荷生成层的第一发光叠层和第二发光叠层。在这种情况下，第一发光叠层和第二发光叠层中的任一个的有机发光层产生蓝光，并且第一发光叠层和第二发光叠层中的另一个的有机发光层产生黄绿色，从而经由第一发光叠层和第二发光叠层产生白光。由发光堆叠134产生的白光被引入到设置在发光堆叠134上的滤色器(未示出)中，从而实现彩色图像。可替选地，可以以每个发光堆叠134产生对应于每个子像素的彩色光而不需要单独的滤色器的方式实现彩色图像。也就是说，红色(R)子像素的发光堆叠134可以产生红光，绿色(G)子像素的发光堆叠134可以产生绿光，并且蓝色(B)子像素的发光堆叠134可以产生蓝光。
堤138形成为露出阳极132。堤138可以由不透明材料(例如，黑材料)形成，以防止相邻子像素之间的光学干扰。在这种情况下，堤138包括包含选自彩色颜料、有机黑材料和碳材料中至少之一的遮光材料。
阴极136形成在发光堆叠134的上表面和侧表面上以与阳极132相对，其中发光堆叠134置于阴极136与阳极132之间。在将阴极136应用于顶部发射型有机发光显示装置的情况下，阴极136被配置成如由例如铟锡氧化物(ITO)或铟锌氧化物(IZO)形成的透明导电膜。
如上所述，根据本公开内容，包括氧化物半导体层104的第一薄膜晶体管100被应用于每个子像素的开关晶体管TSW。包括氧化物半导体层104的第一薄膜晶体管100与包括多晶半导体层154的第二薄膜晶体管150相比具有较低的截止电流。因此，本公开内容可以在低速驱动模式下工作以降低用于静止图像或具有慢数据更新间隔的图像的帧频率，从而降低功耗。另外，第一薄膜晶体管100的氧化物半导体层104具有优异的饱和特性，因此便于低电压操作。
此外，根据本公开内容，包括多晶半导体层154的第二薄膜晶体管150被应用于每个子像素的驱动晶体管TD和驱动电路的驱动元件。由于多晶半导体层154具有比氧化物半导体层104高的迁移率(100cm2/Vs或更高)，低的功耗和高的可靠性，所以能够应用于栅极驱动单元182和/或多路复用器(MUX)186。
图5A至图5K是说明根据本公开内容的实施方式的用于制造图2所示的有机发光显示装置的方法的截面图。
参照图5A，在基板101上形成缓冲层110，并且在缓冲层110上形成第二栅电极152和下存储电极142。
具体地，在基板101的整个表面上沉积诸如SiOx或SiNx的无机绝缘材料，由此形成具有单层结构或多层结构的缓冲层110。随后，通过在其上已经形成缓冲层110的基板101的整个表面上沉积第一导电层并且通过使用第一掩模的光刻工艺和蚀刻工艺对第一导电层进行图案化来形成第二栅电极152和下存储电极142。
参照图5B，在形成有第二栅电极152和下存储电极142的基板101上形成栅极绝缘膜112，并且在栅极绝缘膜112上形成多晶半导体层154。因此，栅极绝缘膜112包括与第二栅电极152交叠的至少第一部分和与下存储电极142交叠的至少第二部分。
具体地，栅极绝缘膜112通过在其上已经形成有第二栅极电极152和下部存储电极142的基板101的整个表面上沉积诸如SiNx或SiOx的无机绝缘材料而形成。随后，使用低压化学气相沉积(LPCVD)或等离子体增强化学气相沉积(PECVD)方法在栅极绝缘膜112上形成非晶硅薄膜。随后，通过使非晶硅薄膜晶化来形成多晶硅薄膜。随后，通过使用第二掩模的光刻工艺和蚀刻工艺对多晶硅薄膜图案化来形成多晶半导体层154。
参照图5C，在其上已经形成多晶半导体层154的基板101上形成第一层间绝缘膜114，在第一层间绝缘膜114上形成第一栅电极102和上存储电极144，并且形成多晶半导体层154的源极区、沟道区和漏极区。现在将参照图6A至图6D来对此进行详细描述。
如图6A所示，在其上已经形成有多晶半导体层154的基板101的整个表面上沉积诸如SiNx或SiOx的无机绝缘材料，由此形成第一层间绝缘膜114。在第一层间绝缘膜114的整个表面上沉积第二导电层172之后，通过使用第三掩模的光刻工艺在第二导电层172上形成具有多层结构的光致抗蚀剂图案174。具有多层结构的光致抗蚀剂图案174在其上将要形成第一栅电极102和上存储电极144的区域上形成为第一厚度，并在与第二栅电极152交叠的区域上形成为小于第一厚度的第二厚度。通过使用具有多层结构的光致抗蚀剂图案174作为掩模的蚀刻工艺来对第二导电层172进行图案化。因此，如图6B所示，形成与光致抗蚀剂图案174的具有第一厚度的部分对应的第一栅电极102和上存储电极144，并且形成与光致抗蚀剂图案174的具有第二厚度的部分对应的牺牲层176。随后，通过使用牺牲层176和光致抗蚀剂图案174的具有第二厚度的部分作为掩模的掺杂工艺对多晶半导体层154掺杂杂质，由此形成不与牺牲层176交叠的源极区和漏极区以及与牺牲层176交叠的沟道区。随后，如图6C所示，通过对具有多层结构的光致抗蚀剂图案174执行灰化处理，使光致抗蚀剂图案174的具有第一厚度的部分更薄，并且光致抗蚀剂图案174的具有第二厚度的部分被去除，由此使得牺牲层176能够被选择性地露出。随后，通过第二蚀刻工艺去除露出的牺牲层176，并且如图6D所示，通过剥离工艺去除保留在基板101上的光致抗蚀剂图案174。
参考图5D，第二层间绝缘膜116和第三层间绝缘膜118以及氧化物半导体层104顺序地形成在已经形成有第一栅电极102和上存储电极144的基板101上。
具体地，通过在其上已经形成有第一栅电极102和下存储电极144的基板101的整个表面上沉积诸如SiNx或SiOx的无机绝缘材料而依次形成第二层间绝缘膜116和第三层间绝缘膜118。随后，在第三层间绝缘膜的整个表面上沉积氧化物半导体层104，然后通过使用第四掩模的光刻工艺和蚀刻工艺图案化氧化物半导体层104，由此形成氧化物半导体层104，使得氧化物半导体层104与第一栅电极102交叠。
参照图5E，在其上已经形成氧化物半导体层104的基板101上形成第四层间绝缘膜122，并且形成第一存储接触孔146a和第二存储接触孔146b、第二源极接触孔160S和第二漏极接触孔160D。
具体地，在其上已经形成有氧化物半导体层104的基板101的整个表面上沉积诸如SiNx或SiOx的无机绝缘材料，由此形成第四层间绝缘膜122。随后，通过使用第五掩模的光刻工艺和蚀刻工艺选择性地图案化栅极绝缘膜112和第一至第四层间绝缘膜114,116,118和122，由此形成第一存储接触孔146a和第二存储接触孔146b、第二源极接触孔160S和第二漏极接触孔160D。第一层间绝缘膜114包括与下存储电极142交叠的至少一部分。第二源极接触孔160S和第二漏极接触孔160D穿透第一至第四层间绝缘膜114,116,118和122，以露出多晶半导体层154。第一储存接触孔146a穿透栅绝缘膜112和第一至第四层间绝缘膜114,116,118和122，以露出下存储电极142。第二存储接触孔146b穿透第二至第四层间绝缘膜116,118和122，以露出上存储电极144。
参照图5F，在其上已经形成有第一存储接触孔146a和第二存储接触孔146b以及第二源极接触孔160S和第二漏极接触孔160D的基板101上形成第一存储供应线148a和第二存储供应线148b以及第二源电极156和第二漏电极158。
具体地，在其上形成有第一存储接触孔146a和第二存储接触孔146b以及第二源极接触孔160S和第二漏极接触孔160D的基板101的整个表面上沉积第三导电层。随后，通过使用第六掩模的光刻工艺和蚀刻工艺来对第三导电层进行图案化，由此形成第一存储供应线148a和第二存储供应线148b以及第二源电极156和第二漏电极158。
参考图5G，在其上已经形成有第一存储供应线148a和第二存储供应线148b以及第二源电极156和第二漏电极158的基板101上形成第一保护膜124和第二保护膜126，在第一保护膜124和第二保护膜126中具有第一源极接触孔164S和第一漏极接触孔164D以及第三源极接触孔162S和第三漏极接触孔162D。
具体地，在其上已经形成有第一存储供应线148a和第二存储供应线148b以及第二源电极156和第二漏电极158的基板101的整个表面上沉积诸如SiOx或SiNx的无机绝缘材料至少两次，由此形成第一保护膜124和第二保护膜126。随后，通过使用第七掩模的光刻工艺和蚀刻工艺来选择性地图案化第四层间绝缘膜122以及第一保护膜124和第二保护膜126，由此形成第一源极接触孔164S和第一漏极接触孔164D以及第三源极接触孔162S和第三漏极接触孔和162D。第一源极接触孔164S和第一漏极接触孔164D中的每个穿透第四层间绝缘膜122以及第一保护膜124和第二保护膜126，以露出氧化物半导体层104。第三源极接触孔162S和第三漏极接触孔162D穿透第一保护膜124和第二保护膜126，以露出第二源电极156和第二漏电极158。
参照图5H，在其上已经形成有第一源极接触孔164S和第一漏极接触孔164D以及第三源极接触孔162S和第三漏极接触孔和162D的基板101上形成第一源电极106和第一漏电极108以及源极连接电极166和漏极连接电极168。
具体地，在其上已经形成有第一源极接触孔164S和第一漏极接触孔164D以及第三源极接触孔162S和第三漏极接触孔和162D的基板101的整个表面上沉积第四导电层。随后，通过使用第八掩模的光刻工艺和蚀刻工艺来对第四导电层进行图案化，由此形成第一源电极106和第一漏电极108以及源极连接电极166和漏极连接电极168。
参考图5I，在其上已经形成有第一源电极106和第一漏电极108以及源极连接电极166和漏极连接电极168的基板101上形成在其中形成有像素接触孔120的平坦化层128。
具体地，在其上已经形成有第一源电极106和第一漏电极108以及源极连接电极166和漏极连接电极168的基板101的整个表面上沉积诸如丙烯酸树脂的有机绝缘材料，由此形成平坦化层128。随后，通过使用第九掩模的光刻工艺将平坦化层128图案化，由此形成像素接触孔120。
参照图5J，阳极132形成在在其上已经形成有平坦化层128的基板101上，在平坦化层128中形成有像素接触孔120。
具体地，在其上形成有平坦化层128的基板101的整个表面上沉积第五导电层，在平坦化层128中形成有像素接触孔120。第五导电层可以包括透明导电膜和不透明导电膜。随后，通过光刻工艺和蚀刻工艺来对第五导电层进行图案化，由此形成阳极132。
参照图5K，在其上已经形成有阳极132的基板101上顺序地形成堤部138、有机发光堆叠134和阴极136。
具体地，在其上已经形成有阳极132的基板101的整个表面上涂覆感光膜，并且通过光刻工艺对感光膜进行图案化，由此形成堤部138。随后，通过使用阴影(shadow)掩模的沉积工艺，发光堆叠134和阴极136顺序地形成在显示区域AA中，而没有形成在非显示区域NA中。
如上所述，根据本公开内容，通过同一单个掩模工艺来执行形成上存储电极144和第一栅电极102的过程以及对多晶半导体层154执行的掺杂工艺。因此，与现有技术相比，根据本公开内容的有机发光显示装置可避免一个或更多个掩模工艺，由此简化了其结构和制造工艺并提高了产率。
同时，尽管已经参考其中包括氧化物半导体层104的第一薄膜晶体管100具有底栅极结构的构造描述了实施方式，但是包括氧化物半导体层104的第一薄膜晶体管100可以是形成为顶栅极结构，如图7A和7B所示。也就是说，图7A所示的第一薄膜晶体管的栅电极102设置在第一保护膜124和第二保护膜126中的任一个上，从而位于被第四层间绝缘膜122保护的氧化物半导体层104的上方。在这种情况下，氧化物半导体层104设置在第三层间绝缘膜118上，位于第二源电极156和第二漏电极158与多晶半导体层154之间。图7B所示的薄膜晶体管的栅电极102设置在第一保护膜124上，从而位于被第一保护膜124保护的氧化物半导体层104的上方。也就是说，由于氧化物半导体层104与第二源电极156和第二漏电极158设置在同一层中，所以可以省略图7A中所示的第四层间绝缘膜122。如图7A和图7B所示，第一栅电极102的底表面可以面对氧化物半导体层104，并且第一源电极106和第一漏电极108可以接触氧化物半导体层104的顶表面。
为了防止外部光被引入到图7A和图7B所示的氧化物半导体层104中，在缓冲层110上形成遮光层170。由于遮光层170与第二栅电极152和下存储电极142通过同一单个掩模工艺同时形成，因此不需要附加的用于形成遮光层170的掩模工艺。
根据以上描述中明显的是，通过将包括氧化物半导体层的薄膜晶体管应用于位于显示区域中的薄膜晶体管，本发明可以实现低电压操作和更低的功耗。此外，通过将包括多晶半导体层的薄膜晶体管应用于多路复用器和位于非显示区域中的栅极驱动单元，本公开内容可以减少驱动集成电路的数量并减小边框区。另外，根据本公开内容，至少两个存储电极中的一个存储电极通过同一单个掩模工艺与设置在多晶半导体层下方的栅电极同时形成，并且所述至少两个存储电极中的另一个存储电极通过掩模工艺与对多晶半导体层执行的掺杂工艺同时地形成。因此，与现有技术相比，根据本公开内容的有机发光显示装置能够减少一个或更多个掩模工艺，由此简化了其结构和制造工艺并提高了产率。另外，根据本公开内容，由于栅电极设置在多晶半导体层下方，所以设计自由度和可靠性都被提高。
对于本领域技术人员将明显的是，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变化。因此，意指的是，本发明覆盖该发明的修改和变化，只要它们在所附权利要求及其等同物的范围内即可。

Claims (24)

1.一种显示装置，包括：
基板；
在所述基板上的像素，所述像素包括：
在所述基板上的第一薄膜晶体管TFT，所述第一TFT包括：
在所述基板上的第一栅电极，
在所述第一栅电极上的栅极绝缘膜的至少第一部分，
在所述栅极绝缘膜的所述第一部分上的由多晶硅形成的第一有源层，其中，所述第一有源层的底表面面对所述第一栅电极，以及
接触所述第一有源层的顶表面的第一源电极和第一漏电极，在所述基板上的第二TFT，所述第二TFT包括由氧化物半导体形成的第二有源层；以及
电连接至所述第一TFT的发光装置。
2.根据权利要求1所述的显示装置，还包括在所述第一有源层上且接触所述第一有源层的第一层间绝缘膜，并且其中，所述第二有源层设置在所述第一层间绝缘膜上。
3.根据权利要求2所述的显示装置，其中，所述第一层间绝缘膜由硅氮化物形成。
4.根据权利要求2所述的显示装置，其中，所述第二TFT还包括：
设置在所述第一层间绝缘膜上的第二栅电极，以及
在所述第二栅电极与所述第二有源层之间的第二层间绝缘膜的至少第一部分。
5.根据权利要求4所述的显示装置，其中，所述第二层间绝缘膜形成有第一开口，并且其中，所述第一TFT的所述第一源电极或所述第一漏电极设置在所述第一开口的侧表面上。
6.根据权利要求4所述的显示装置，其中，所述第二层间绝缘膜在所述第一TFT的所述第一源电极和所述第一漏电极上。
7.根据权利要求4所述的显示装置，其中，所述第二TFT还包括在所述第二栅电极与所述第二有源层之间的第三层间绝缘膜的至少第一部分，其中，所述第二层间绝缘膜接触所述第二有源层并且由硅氧化物形成，并且其中，所述第三层间绝缘膜接触所述第二栅电极并且由硅氮化物形成。
8.根据权利要求1所述的显示装置，其中，所述第二TFT还包括：
设置在所述第二有源层下方的第二栅电极，其中，所述第二有源层的底表面面对所述第二栅电极；和
与所述第二有源层的顶表面接触的第二源电极和第二漏电极。
9.根据权利要求1所述的显示装置，其中，所述第二TFT还包括：
在所述第二有源层上的第二栅电极，其中，所述第二栅电极的底表面面对所述第二有源层；和
与所述第二有源层的顶表面接触的第二源电极和第二漏电极。
10.根据权利要求9所述的显示装置，还包括在所述基板上的与所述第二有源层交叠的遮光层，其中，所述遮光层与所述第一TFT的所述第一栅电极在同一层。
11.根据权利要求1所述的显示装置，还包括在所述基板上的存储电容器，所述存储电容器包括下存储电极和设置在所述下存储电极上的上存储电极。
12.根据权利要求11所述的显示装置，还包括在所述第一有源层上的接触所述第一有源层的第一层间绝缘膜，其中，所述存储电容器还包括设置在所述下存储电极和所述上存储电极之间的所述第一层间绝缘膜的至少第一部分以及所述栅极绝缘膜的至少第二部分。
13.根据权利要求11所述的显示装置，其中，所述下存储电极与所述第一TFT的所述第一栅电极在同一层中。
14.根据权利要求11所述的显示装置，其中，所述第二TFT还包括第二栅电极，并且其中，所述上存储电极与所述第二栅电极在同一层中。
15.根据权利要求1所述的显示装置，还包括在所述基板上的与所述第一栅电极在同一层中的栅极线，其中，所述栅极线与所述第一有源层交叠。
16.根据权利要求1所述的显示装置，还包括栅极驱动单元，所述栅极驱动单元驱动在所述基板上的多个栅极线，并且其中，所述栅极驱动单元包括第三TFT，所述第三TFT包括由多晶硅形成的第三有源层。
17.根据权利要求1所述的显示装置，还包括驱动在所述基板上的多个数据线的数据驱动单元和多路复用器，并且其中，所述多路复用器包括第三TFT，所述第三TFT包括由多晶硅形成的第三有源层。
18.根据权利要求1所述的显示装置，其中，所述发光装置电连接到所述第一TFT，并且其中，所述第一TFT是驱动所述发光装置的驱动TFT。
19.根据权利要求1所述的显示装置，其中，所述第二TFT是像素的开关TFT，并且所述第二TFT还包括电连接至所述第一栅电极的第二漏电极和连接至所述基板上的数据线的第二源电极。
20.根据权利要求1所述的显示装置，其中，所述第二TFT是像素的感测TFT，并且所述第二TFT还包括电连接至所述发光装置的第二漏电极和连接至所述基板上的参考线的第二源电极。
21.根据权利要求1所述的显示装置，其中，所述发光装置包括阳极电极、发光堆叠和阴极电极，其中，所述阳极电极与所述第一TFT和所述第二TFT交叠。
22.根据权利要求1所述的显示装置，其中，所述发光装置包括阳极电极、发光堆叠和阴极电极，其中，所述显示装置还包括电连接至所述阳极电极和所述第一TFT的所述第一漏电极的连接电极。
23.根据权利要求1所述的显示装置，其中，所述发光装置包括阳极电极、发光堆叠和阴极电极，并且其中，所述阳极电极包括透明导电膜和不透明导电膜。
24.根据权利要求1所述的显示装置，其中，所述发光装置包括阳极电极、发光堆叠和阴极电极，其中，所述显示装置还包括在所述阳极电极的至少一部分上的堤层，并且其中，所述堤层包括选自彩色颜料、有机黑材料和碳材料中的至少之一的遮光材料。
CN201711430427.5A 2016-12-28 2017-12-26 显示装置 Active CN108257972B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0181058 2016-12-28
KR1020160181058A KR20180076661A (ko) 2016-12-28 2016-12-28 표시 장치용 기판과 그를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
CN108257972A true CN108257972A (zh) 2018-07-06
CN108257972B CN108257972B (zh) 2022-11-08

Family

ID=60781758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711430427.5A Active CN108257972B (zh) 2016-12-28 2017-12-26 显示装置

Country Status (4)

Country Link
US (2) US10431599B2 (zh)
EP (1) EP3343616B1 (zh)
KR (1) KR20180076661A (zh)
CN (1) CN108257972B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686758A (zh) * 2018-12-04 2019-04-26 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
CN110164878A (zh) * 2019-06-10 2019-08-23 惠科股份有限公司 阵列基板及其制备方法
CN110931514A (zh) * 2019-11-29 2020-03-27 云谷（固安）科技有限公司 阵列基板和显示面板
CN111162090A (zh) * 2018-11-07 2020-05-15 乐金显示有限公司 显示设备
CN111211145A (zh) * 2018-11-22 2020-05-29 乐金显示有限公司 显示装置
CN111312732A (zh) * 2020-03-04 2020-06-19 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
CN111403419A (zh) * 2018-12-26 2020-07-10 乐金显示有限公司 包括不同类型的薄膜晶体管的显示装置及其制造方法
CN111710301A (zh) * 2020-07-13 2020-09-25 京东方科技集团股份有限公司 一种显示面板及其制备方法和修复方法、显示装置
CN111725250A (zh) * 2020-06-29 2020-09-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
WO2020215393A1 (zh) * 2019-04-25 2020-10-29 深圳市华星光电技术有限公司 薄膜晶体管、阵列基板及显示面板
CN112992928A (zh) * 2019-12-12 2021-06-18 乐金显示有限公司 包括薄膜晶体管的显示设备
CN113130547A (zh) * 2019-12-31 2021-07-16 乐金显示有限公司 显示装置
CN113948035A (zh) * 2020-06-30 2022-01-18 乐金显示有限公司 显示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180076661A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR102436813B1 (ko) * 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
KR102173434B1 (ko) * 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
KR20190107227A (ko) * 2018-03-07 2019-09-19 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
KR20200060071A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치
CN109671720B (zh) * 2018-12-07 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102655693B1 (ko) 2018-12-18 2024-04-08 삼성디스플레이 주식회사 표시 장치
CN111403418B (zh) * 2018-12-29 2023-04-18 广东聚华印刷显示技术有限公司 阵列基板及其制作方法、显示器件
CN110289270B (zh) * 2019-06-28 2021-10-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN110416225A (zh) * 2019-07-24 2019-11-05 深圳市华星光电半导体显示技术有限公司 一种TFT驱动背板及Micro-LED显示器
JP7343534B2 (ja) * 2019-07-31 2023-09-12 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示装置及びアレイ基板の製造方法
CN111106261B (zh) * 2019-12-06 2021-02-26 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
KR20220108885A (ko) * 2021-01-27 2022-08-04 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867937A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
KR20160043327A (ko) * 2014-10-13 2016-04-21 엘지디스플레이 주식회사 유기 발광 표시 장치
CN106067466A (zh) * 2015-04-20 2016-11-02 乐金显示有限公司 薄膜晶体管基板及其制造方法
US20160372497A1 (en) * 2015-06-19 2016-12-22 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US431599A (en) * 1890-07-08 Boiler
US6587086B1 (en) * 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
WO2012017842A1 (en) * 2010-08-02 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Triazole derivative, heterocyclic compound, light-emitting element, light-emitting device, electronic device and lighting device
CN103081079B (zh) 2010-08-30 2014-08-13 夏普株式会社 半导体装置及其制造方法
KR101519916B1 (ko) * 2011-04-07 2015-05-13 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
EP2557534A1 (en) * 2011-08-11 2013-02-13 Gface GmbH A system and a method of sharing information in an online social network
CN104081572B (zh) * 2012-03-14 2016-08-17 日产自动车株式会社 固体高分子燃料电池用膜电极接合体
SG11201500239VA (en) * 2012-07-13 2015-03-30 Wave Life Sciences Japan Asymmetric auxiliary group
US9757247B2 (en) * 2012-10-01 2017-09-12 DePuy Synthes Products, Inc. Interbody fusion implant
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
US9640715B2 (en) * 2015-05-15 2017-05-02 X-Celeprint Limited Printable inorganic semiconductor structures
KR102263876B1 (ko) * 2015-05-29 2021-06-14 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치와 그 제조방법
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
US11389277B2 (en) * 2016-07-18 2022-07-19 David Akselrod Material property monitoring using backscatter devices
KR20180003302A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 백플레인 기판과 이의 제조 방법 및 이를 적용한 유기 발광 표시 장치
KR20180024817A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20180071538A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR20180076661A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867937A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
KR20160043327A (ko) * 2014-10-13 2016-04-21 엘지디스플레이 주식회사 유기 발광 표시 장치
CN106067466A (zh) * 2015-04-20 2016-11-02 乐金显示有限公司 薄膜晶体管基板及其制造方法
US20160372497A1 (en) * 2015-06-19 2016-12-22 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162090B (zh) * 2018-11-07 2023-10-10 乐金显示有限公司 显示设备
CN111162090A (zh) * 2018-11-07 2020-05-15 乐金显示有限公司 显示设备
CN111211145A (zh) * 2018-11-22 2020-05-29 乐金显示有限公司 显示装置
CN109686758A (zh) * 2018-12-04 2019-04-26 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
WO2020113776A1 (zh) * 2018-12-04 2020-06-11 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
US10868263B2 (en) 2018-12-04 2020-12-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel and method for manufacturing same
CN111403419B (zh) * 2018-12-26 2023-09-22 乐金显示有限公司 包括不同类型的薄膜晶体管的显示装置及其制造方法
US11658189B2 (en) 2018-12-26 2023-05-23 Lg Display Co., Ltd. Display apparatus comprising different types of thin film transistors and method for manufacturing the same
CN111403419A (zh) * 2018-12-26 2020-07-10 乐金显示有限公司 包括不同类型的薄膜晶体管的显示装置及其制造方法
WO2020215393A1 (zh) * 2019-04-25 2020-10-29 深圳市华星光电技术有限公司 薄膜晶体管、阵列基板及显示面板
CN110164878A (zh) * 2019-06-10 2019-08-23 惠科股份有限公司 阵列基板及其制备方法
CN110931514B (zh) * 2019-11-29 2022-04-08 云谷（固安）科技有限公司 阵列基板和显示面板
CN110931514A (zh) * 2019-11-29 2020-03-27 云谷（固安）科技有限公司 阵列基板和显示面板
CN112992928A (zh) * 2019-12-12 2021-06-18 乐金显示有限公司 包括薄膜晶体管的显示设备
CN112992928B (zh) * 2019-12-12 2024-05-10 乐金显示有限公司 包括薄膜晶体管的显示设备
CN113130547A (zh) * 2019-12-31 2021-07-16 乐金显示有限公司 显示装置
CN111312732A (zh) * 2020-03-04 2020-06-19 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
CN111312732B (zh) * 2020-03-04 2024-04-12 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
CN111725250A (zh) * 2020-06-29 2020-09-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN111725250B (zh) * 2020-06-29 2023-11-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN113948035A (zh) * 2020-06-30 2022-01-18 乐金显示有限公司 显示装置
CN111710301A (zh) * 2020-07-13 2020-09-25 京东方科技集团股份有限公司 一种显示面板及其制备方法和修复方法、显示装置

Also Published As

Publication number Publication date
EP3343616A1 (en) 2018-07-04
US10431599B2 (en) 2019-10-01
KR20180076661A (ko) 2018-07-06
US10692893B2 (en) 2020-06-23
EP3343616B1 (en) 2023-03-15
US20190386034A1 (en) 2019-12-19
CN108257972B (zh) 2022-11-08
US20180182832A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
CN108257972A (zh) 显示装置
US11765937B2 (en) Display device
CN110047378B (zh) 显示装置
JP7105847B2 (ja) 表示装置
US11574977B2 (en) Display device
JP6951505B2 (ja) 表示装置
CN108206192A (zh) 用于显示装置的基板以及包括该基板的显示装置
KR102414597B1 (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant