CN111162090A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN111162090A
CN111162090A CN201910930701.8A CN201910930701A CN111162090A CN 111162090 A CN111162090 A CN 111162090A CN 201910930701 A CN201910930701 A CN 201910930701A CN 111162090 A CN111162090 A CN 111162090A
Authority
CN
China
Prior art keywords
layer
electrode
thin film
film transistor
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910930701.8A
Other languages
English (en)
Other versions
CN111162090B (zh
Inventor
全镇埰
卢韶颖
郑义振
金银成
申铉秀
金元炅
李帝贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN202311205171.3A priority Critical patent/CN116995080A/zh
Publication of CN111162090A publication Critical patent/CN111162090A/zh
Application granted granted Critical
Publication of CN111162090B publication Critical patent/CN111162090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

一种显示设备包括基板、基板上的第一缓冲层以及设置在第一缓冲层上的第一薄膜晶体管、第二薄膜晶体管和存储电容器。第一薄膜晶体管包括由低温多晶硅材料形成的第一有源层，第二薄膜晶体管包括由氧化物半导体材料形成的第二有源层，并且存储电容器包括第一电容器电极和第二电容器电极。

Description

显示设备
技术领域
本公开涉及一种显示设备，并且更具体而言，涉及这样一种显示设备：在该显示设备中，多个薄膜晶体管由不同的半导体形成。
背景技术
随着信息技术的发展，已经开发了一种显示设备，该显示设备可以以视觉图像的形式表示包含在电信息信号中的信息。因此，已经开发出各种类型的显示设备，这些设备中的一些设备具有诸如纤薄、重量轻和/或功耗低的优异特性。
显示设备的示例包括液晶显示设备(LCD)和诸如有机发光显示设备(OLED)或量子点发光显示设备(QLED)的电致发光显示设备。与液晶显示设备相比，电致发光显示设备可以是具有自发光特性的下一代显示设备，并且可以具有在视角、对比度、响应速度和功耗方面的优异特性。
电致发光显示设备可以包括用于显示图像的显示区域和设置为与显示区域相邻的非显示区域。可以布置在显示区域中的像素区域可以包括像素电路和发光元件。在像素电路中，可以设置多个薄膜晶体管以驱动发光元件。
可以根据用于半导体层的材料对薄膜晶体管进行分类。其中，最广泛使用的是低温多晶硅(LTPS)薄膜晶体管和氧化物半导体薄膜晶体管。正在积极开发将LTPS薄膜晶体管和氧化物半导体薄膜晶体管形成在同一基板上的电致发光显示设备的技术。
发明内容
因此，本公开的实施方式涉及一种显示设备，其基本上消除了由于现有技术的限制和缺陷所导致的一个或更多个问题。
本公开的发明人认识到，在显示设备的制造方法中，当利用不同的半导体形成多个薄膜晶体管时，可以改善像素的操作特性。
因此，本公开的发明人发明了一种显示设备，在该显示设备中，多个薄膜晶体管的半导体可以形成在不同的层上以形成具有不同半导体的多个薄膜晶体管。另外，可以减少对半导体元件的损坏。
因此，本公开的目的是提供一种薄膜晶体管和显示设备，其可以减少由于利用不同半导体材料形成多个薄膜晶体管所导致的在显示设备制造期间的对半导体元件的损坏。
本公开的其它优点、目的和特征将部分地在以下说明中得到阐述，并且将部分地在研读下文之后对于本领域技术人员而言变得显然，或者可以由对本公开的实践习知。本公开的目的和其它优点可以通过书面的说明书及其权利要求书以及附图中所特别指出的结构而实现和获得。
根据本公开的一个方面，显示设备包括：基板，所述基板包括第一基板、第二基板和在所述第一基板和所述第二基板之间的无机绝缘层；第一缓冲层，所述第一缓冲层在基板上，其中，第一缓冲层包括n+1层，并且“n”是0或偶数；以及分别在所述第一缓冲层上的第一薄膜晶体管、第二薄膜晶体管和存储电容器，其中，所述第一薄膜晶体管包括由低温多晶硅材料形成的第一有源层，其中，所述第二薄膜晶体管包括由氧化物半导体材料形成的第二有源层，并且其中，所述存储电容器包括第一电容器电极和第二电容器电极。
根据本公开的另一方面，一种显示设备包括：基板；第一缓冲层，所述第一缓冲层在所述基板上；第一薄膜晶体管，所述第一薄膜晶体管包括：由低温多晶硅材料形成的第一有源层、与所述第一有源层交叠的第一栅极以及电连接到所述第一有源层的第一源极和第一漏极，其中第一栅极绝缘层位于所述第一栅极与所述第一有源层之间；第二薄膜晶体管，所述第二薄膜晶体管包括：由氧化物半导体形成的第二有源层、与所述第二有源层交叠的第二栅极以及电连接到所述第二有源层的第二源极和第二漏极，其中第二栅极绝缘层位于所述第二栅极和所述第二有源层之间；存储电容器，所述存储电容器包括与所述第一栅极在相同的层上的第一电容器电极和与所述第一电容器电极交叠的第二电容器电极，其中第一层间绝缘层位于所述第一电容器电极和所述第二电容器电极之间；以及第一阻挡层，所述第一阻挡层是所述第二电容器电极的与所述第二有源层交叠的延伸部。
根据本公开的另一方面，一种显示设备包括：基板；第一缓冲层，其在基板上；第一薄膜晶体管，其包括由低温多晶硅材料形成第一有源层，与第一有源层交叠并使第一栅极绝缘层在两者之间的第一栅极，以及电连接至第一有源层的第一源极和第一漏极；第二薄膜晶体管，其包括由氧化物半导体形成的第二有源层，与第二有源层交叠并且使第二栅极绝缘层在两者之间的第二栅极，以及电连接至第二有源层的第二源极和第二漏极；存储电容器，其包括与第一栅极在同一层上的第一电容器电极以及与第一电容器电极交叠并使第一层间绝缘层在两者之间的第二电容器电极；以及第一阻挡层，其是第一电容器电极的与第二有源层交叠的延伸部。
示例性实施方式的其他详细内容包括在具体实施方式和附图中。
根据本公开的实施方式，设置包括不同半导体材料的薄膜晶体管，从而提高显示设备的可靠性。
此外，根据本公开的实施方式，在两个聚酰亚胺(PI)之间形成无机层以阻挡在下部聚酰亚胺(PI)中的带电电荷，从而提高产品的可靠性。因此，可以省略形成金属层以阻挡聚酰亚胺PI中的带电电荷的工艺，从而可以简化工艺并且可以降低生产成本。
此外，根据本公开的实施方式，设置一体形成为连接到电容器电极的阻挡层，以便与包括氧化物半导体材料的薄膜晶体管的有源层交叠，从而抑制在基板中产生的氢扩散到有源层。此外，设置在阻挡层和有源层之间的缓冲层形成为由具有相对低的氢含量的上缓冲层和具有相对高的绝缘特性的下缓冲层形成的多层，使得与有源层的下表面接触的上缓冲层可以抑制氢扩散到薄膜晶体管的包括氧化物半导体材料的有源层。此外，设置在阻挡层和上缓冲层之间的下缓冲层可以抑制在阻挡层中的带电电荷传输到薄膜晶体管的有源层。
根据本公开的效果不限于上面例举的内容，并且在本说明书中包括更多各种效果。
应理解，本公开的前述一般描述和下述具体实施方式是示例性和说明性的，并且旨在提供对所要求的本公开的进一步解释。
附图说明
包括附图是为了提供对本公开的进一步理解，并且附图并入本申请中并构成本申请的一部分，附图示出本公开的实施方式，并且与说明书一起用于解释本公开的原理。
在附图中：
图1是根据本公开的示例性实施方式的显示设备的截面图；
图2是根据本公开的另一示例性实施方式的显示设备的截面图；
图3是根据本公开的另一示例性实施方式的显示设备的截面图；
图4是根据本公开的另一示例性实施方式的显示设备的截面图；以及
图5是根据本公开的另一示例性实施方式的显示设备的截面图。
具体实施方式
现在将具体参考本公开的示例实施方式，实施方式的示例示出于附图中。只要有可能，在所有附图中都将使用相同的附图标记来指代相同或相似的部件。本公开的优点和特征及其实现方法将通过参考附图描述的下述实施方式而得以阐明。然而，本公开可以实现为不同的形式，并且不应被解释为限于本文所述的实施方式。实际上，提供这些实施方式是为了使本公开是完整和透彻地，并且将本公开的范围完全传达给本领域技术人员。此外，本公开仅由权利要求的范围限定。
用于描述本公开的示例性实施方式的附图中示出的形状、尺寸、比例、角度、数量等仅仅是示例，并且本公开不限于此。在整个说明书中，相同的附图标记通常表示相同的元件。此外，在本公开的以下描述中，可以省略对已知相关技术的详细说明，以避免不必要地使本公开的主题模糊不清。本文使用的诸如“包括”、“具有”和“由……组成”之类的术语通常旨在允许添加其他组件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用可包括复数。
即使没有明确说明，组分也被解释为包括普通误差范围。
当使用诸如“在……上”、“在……上方”、“在……下方”和“相邻”的术语来描述两个部件之间的位置关系时，除非使用术语“紧接着”或“直接地”，否则一个或更多个部件可以位于所述两个部件之间。
当元件或层设置在另一元件或层“上”时，该元件或层可以直接在该另一元件或层上，或者另一层或另一元件可插置在它们之间。
尽管术语“第一”、“第二”等用于描述各种组件，但这些组件不受这些术语的限制。这些术语仅用于区分一个组件与其他组件。因此，在本公开的技术构思中，下面提到的第一组件可以是第二组件。
在整个说明书中，相同的附图标记通常表示相同的元件。
为了便于描述，示出了附图中示出的每个组件的尺寸和厚度，并且本公开不限于所示出的部件的尺寸和厚度。
本公开的各种实施方式的特征可以部分地或完全地彼此依附或组合，且可以以技术上的各种方式互锁和操作，并且这些实施方式可以彼此独立地执行或相互关联地执行。
在下文中，将参照附图详细描述根据本公开的示例性实施方式的显示设备
本公开的显示设备可以应用于诸如有机发光显示设备(OLED)或量子点发光显示设备(QLED)的电致发光显示设备，但是不限于此，并且可以应用于各种显示设备。例如，本公开的显示设备也可以应用于液晶显示设备(LCD)。
图1是根据本公开示例性实施方式的显示设备的截面图。
参照图1，根据本公开示例性实施方式的显示设备100包括基板110、第一缓冲层111、第一薄膜晶体管120、第二薄膜晶体管130、存储电容器140、第一栅极绝缘层112、第一层间绝缘层113、第二缓冲层114、第二栅极绝缘层115、第二层间绝缘层116、第一平整层117、第二平整层118、第一电极170、连接电极150、堤部180、辅助电极160、间隔物190、发光结构200、第二电极210和封装单元220。
基板110可以支承显示设备100的各个组件。基板110可以由玻璃、塑料材料或具有柔性的任何适当材料形成。例如，当基板110由塑料材料形成时，可以使用聚酰亚胺(PI)。当基板110由聚酰亚胺(PI)形成时，可以在由玻璃形成的支承基板设置在基板110下方的情况下执行显示设备的制造工艺，并且可以在完成显示设备的制造工艺之后释放支承基板。此外，在释放支承基板之后，可以将对基板110进行支承的背板设置在基板110下方。
当基板110由聚酰亚胺(PI)形成时，水分可以穿透由聚酰亚胺(PI)形成的基板110而渗入第一薄膜晶体管120或发光结构200，使得显示设备100的性能可能会劣化。根据本公开示例性实施方式的显示设备100可以由双聚酰亚胺(PI)构造，以抑制由于水分渗入而导致的显示设备100的性能劣化。此外，可以在两个聚酰亚胺(PI)之间形成无机层以阻挡水分穿透上部聚酰亚胺(PI)，从而可以进一步提高可靠性。
此外，当不在两个聚酰亚胺(PI)之间形成无机层时，在下部聚酰亚胺(PI)中的带电电荷可以形成反偏压而影响第一薄膜晶体管120。因此，为了阻挡在聚酰亚胺(PI)中的带电电荷，可能需要形成另外的金属层。然而，根据本公开的示例实施方式，在两个聚酰亚胺(PI)之间形成无机层，使得在下部聚酰亚胺(PI)中的带电电荷可以被阻挡，从而提高了产品的可靠性。此外，可以省略形成金属层以阻挡在聚酰亚胺PI中的带电电荷的工艺，从而可以简化工艺并且可以降低生产成本。
对于使用聚酰亚胺(PI)作为基板110的柔性显示设备来说，确保面板的环境可靠性和性能可靠性可能是非常重要的。根据本公开示例性实施方式的显示设备100可以使用双聚酰亚胺(PI)作为基板，以帮助确保环境可靠性。例如，如图1中所示，显示设备100的基板110可包括第一聚酰亚胺层110a、第二聚酰亚胺层110c以及形成在第一聚酰亚胺层110a和第二聚酰亚胺层110c之间的无机绝缘层110b。当在第一聚酰亚胺层110a中存在带电电荷时，无机绝缘层110b可用于阻挡电荷通过第二聚酰亚胺层110c而影响第一薄膜晶体管120。此外，形成在第一聚酰亚胺层110a和第二聚酰亚胺层110c之间的无机绝缘层110b可以用于阻挡水分穿透第二聚酰亚胺层110c。
无机绝缘层110b可以由氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层形成。在根据本公开示例性实施方式的显示设备100中，无机绝缘层110b可以由氧化硅(SiOx)材料形成。例如，无机绝缘层110b可以由硅土、二氧化硅(SiO2)或其它材料形成。然而，无机绝缘层110b不限于此，并且可以由二氧化硅(SiO2)和氮化硅(SiNx)的双层形成。
第一缓冲层111可以形成在基板110的整个表面上。第一缓冲层111可以由氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层形成。第一缓冲层111可以用于改善在第一缓冲层111上形成的层和基板110之间的粘附性，并且阻挡从基板110泄漏的碱性成分。第一缓冲层111可以基于基板110的类型或材料以及薄膜晶体管的结构和类型而被省略。
根据本公开的示例性实施方式，第一缓冲层111可以形成为二氧化硅(SiO2)和氮化硅(SiNx)交替地形成的多层。例如，第一缓冲层111可以由n+1层形成。这里，n表示包括0的偶数，诸如0、2、4、6和8。因此，当n为0时，第一缓冲层111形成为单层。此外，第一缓冲层111可以是氮化硅(SiNx)或氧化硅(SiOx)。当n为2时，第一缓冲层111可以形成为三层。当第一缓冲层111形成为三层时，上层和下层可以是氧化硅(SiOx)，并且设置在上层和下层之间的中间层可以是氮化硅(SiNx)。当n为4时，第一缓冲层111可以形成为五层结构。当第一缓冲层111形成为五层结构时，如图1所示，可以在基板110上形成第1-a缓冲层111a。此外，第1-a缓冲层111a可以由二氧化硅(SiO2)材料形成。此外，第1-b缓冲层111b可以由氮化硅(SiNx)材料形成并且设置在第1-a缓冲层111a上。此外，第1-c缓冲层111c可以由二氧化硅(SiO2)材料形成并且设置在第1-b缓冲层111b上。此外，第1-d缓冲层111d可以由氮化硅(SiNx)材料形成并且设置在第1-c缓冲层111c上。此外，第1-e缓冲层111e可以由二氧化硅(SiO2)材料形成并且设置在第1-d缓冲层111d上。如上所述，当n是等于或大于2的偶数时，第一缓冲层111可以形成为氧化硅(SiOx)和氮化硅(SiNx)交替地形成的多层。此外，形成为多层的第一缓冲层111的最上层和最下层可以由氧化硅(SiOx)材料形成。例如，由多个层形成的第一缓冲层111可以包括与第一薄膜晶体管120的第一有源层121接触的上层、与基板110接触的下层以及设置在上层和下层之间的中间层。上层和下层可以由氧化硅(SiOx)材料形成。此外，形成为多层的第一缓冲层111的上层可以形成为比下层和中间层厚。由多个层形成的第一缓冲层111的与第一薄膜晶体管120的第一有源层121接触的上层的厚度可以大于第一缓冲层111的下层和中间层的厚度。例如，如图1所示，当第一缓冲层111是五层结构时，与第一有源层121接触的第1-e缓冲层111e可以是上层。此外，与基板110接触的第1-a缓冲层111a可以是下层。此外，设置在第1-a缓冲层111a和第1-e缓冲层111e之间的第1-b缓冲层111b、第1-c缓冲层111c和第1-d缓冲层111d可以是中间层。这里，作为上层的第1-e缓冲层111e的厚度可以大于作为下层的第1-a缓冲层111a的厚度和作为中间层的第1-b缓冲层111b、第1-c缓冲层111c和第1-d缓冲层111d的厚度。在一个示例中，第1-e缓冲层111e的厚度可以是
Figure BDA0002220200230000071
第1-a缓冲层111a的厚度可以是
Figure BDA0002220200230000072
此外，第1-b缓冲层111b、第1-c缓冲层111c和第1-d缓冲层111d的厚度可以是
Figure BDA0002220200230000073
在由多个层形成的第一缓冲层111中，除了与第一薄膜晶体管120的第一有源层121接触的上层之外的多个层可以具有相同的厚度。例如，除了与第一有源层121接触的第1-e缓冲层111e之外的第1-a缓冲层111a、第1-b缓冲层111b、第1-c缓冲层111c和第1-d缓冲层111d的厚度可以彼此相等。
第一薄膜晶体管120可以设置在第一缓冲层111上。第一薄膜晶体管120可以包括第一有源层121、第一栅极124以及第一源极122和第一漏极123。这里，根据像素电路的设计，第一源极122可以用作漏极，而第一漏极123可以用作源极。第一薄膜晶体管120的第一有源层121可以设置在第一缓冲层111上。
第一有源层121可以包括低温多晶硅(LTPS)。这种多晶硅材料可以具有高迁移率(100cm2/Vs或更高)，因此能耗低并且可靠性优异。因此，多晶硅材料可以应用于用于驱动元件的选通驱动器(该选通驱动器驱动显示元件和/或多路复用器(MUX)的薄膜晶体管)，并且还可以用作根据示例性实施方式的显示设备的驱动薄膜晶体管的有源层，但不限于此。例如，根据显示设备的特性，多晶硅材料可以用作开关薄膜晶体管的有源层。在第一缓冲层111上沉积非晶硅(a-Si)材料，执行脱氢工艺和结晶工艺以形成多晶硅，并且对多晶硅进行图案化以形成第一有源层121。
第一有源层121可以包括在驱动第一薄膜晶体管120时形成沟道的第一沟道区121a，以及在第一沟道区121a的两侧的第一源极区121b和第一漏极区121c。第一源极区121b指的是第一有源层121的连接到第一源极122的部分，而第一漏极区121c指的是第一有源层121的连接到第一漏极123的部分。第一源极区121b和第一漏极区121c可以通过对第一有源层121的离子掺杂(杂质掺杂)来配置。可以通过将离子掺杂到多晶硅材料中来制造第一源极区121b和第一漏极区121c，而第一沟道区121a可以指未掺杂离子并保留多晶硅材料的部分。
第一栅极绝缘层112可以设置在第一薄膜晶体管120的第一有源层121上。第一栅极绝缘层112可以形成为氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层。在第一栅极绝缘层112中可以形成接触孔。并且，通过该接触孔，第一薄膜晶体管120的第一源极122和第一漏极123分别连接到第一薄膜晶体管120的第一有源层121的第一源极区121b和第一漏极区121c。
第一薄膜晶体管120的第一栅极124和存储电容器140的第一电容器电极141可以设置在第一栅极绝缘层112上。
第一栅极124和第一电容器电极141可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)中的任一种或其合金形成的单层或多层。第一栅极124可以形成在第一栅极绝缘层112上，以与第一薄膜晶体管120的第一有源层121的第一沟道区121a交叠。可以基于显示设备100的驱动特性以及薄膜晶体管的结构和类型而省略第一电容器电极141。可以通过相同的工艺形成第一栅极124和第一电容器电极141。此外，第一栅极124和第一电容器电极141可以由相同材料形成在同一层上。
第一层间绝缘层113可以设置在第一栅极绝缘层112、第一栅极124和第一电容器电极141上。第一层间绝缘层113可以由氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层构造。可以在第一层间绝缘层113中形成接触孔，通过该接触孔可以暴露第一薄膜晶体管120的第一有源层121的第一源极区121b和第一漏极区121c。
存储电容器140的第二电容器电极142可以设置在第一层间绝缘层113上。第二电容器电极142可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)中的任一种或其合金形成的单层或多层。第二电容器电极142可以形成在第一层间绝缘层113上，以与第一电容器电极141交叠。第二电容器电极142可以与第一电容器电极141由相同的材料形成。可以基于显示设备100的驱动特性和薄膜晶体管的结构和类型省略第二电容器电极142。
第二缓冲层114可以设置在第一层间绝缘层113和第二电容器电极142上。第二缓冲层114可以被配置为氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层。暴露第一薄膜晶体管120的第一有源层121的第一源极区121b和第一漏极区121c的接触孔可以形成在第二缓冲层114中。此外，可以形成接触孔。并且，存储电容器140的第二电容器电极142通过该接触孔而暴露。
第二薄膜晶体管130的第二有源层131可以设置在第二缓冲层114上。第二薄膜晶体管130可以包括第二有源层131、第二栅极绝缘层115、第二栅极134、第二源极132和第二漏极133。这里，根据像素电路的设计，第二源极132可以用作漏极，而第二漏极133可以用作源极。
第二有源层131可以包括在驱动第二薄膜晶体管130时形成沟道的第二沟道区131a和在第二沟道区131a的两侧的第二源极区131b和第二漏极区131c。第二源极区131b指的是第二有源层131的连接到第二源极132的部分，而第二漏极区131c指的是第二有源层131的连接到第二漏极133的部分。
第二有源层131可以由氧化物半导体形成。与硅材料相比，氧化物半导体材料可以具有大的带隙，使得电子不能在截止状态下跳过带隙。因此，氧化物半导体材料可以具有低截止电流。因此，包括由氧化物半导体形成的有源层的薄膜晶体管可以适合于保持导通时间短且截止时间长的开关薄膜晶体管，但不限于此。根据显示设备的特性，氧化物半导体可以用作驱动薄膜晶体管。此外，由于小的截止电流，可以减小辅助电容的大小，使得氧化物半导体可以适合于高分辨率的显示元件。
例如，第二有源层131可以由金属氧化物，诸如包括铟镓锌氧化物(IGZO)的各种金属氧化物。在假设第二薄膜晶体管130的第二有源层131由IGZO形成的情况下，在各种金属氧化物中，已经描述了基于IGZO层形成有源层，但是不限于此。因此，除了IGZO之外，有源层可以由诸如铟锌氧化物(IZO)、铟镓锡氧化物(IGTO)或铟镓氧化物(IGO)的另一种金属氧化物形成。
可以通过在第二缓冲层114上沉积金属氧化物、执行用于稳定的热处理并且然后对金属氧化物进行图案化来形成第二有源层131。
在包括第二有源层131的基板的整个表面上依次形成绝缘材料层和金属材料层，并且在金属材料层上形成光致抗蚀剂图案。可以使用PECVD方法形成绝缘材料层，并且可以使用溅射方法形成金属材料层。
利用光致抗蚀剂图案PR作为掩模对金属材料层进行湿法刻蚀，以形成第二栅极134。作为用于刻蚀金属材料层的湿法刻蚀剂，可以使用选择性地刻蚀(构成金属材料层的)钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)或其合金但不刻蚀绝缘材料层的材料。
利用光致抗蚀剂图案PR和第二栅极134作为掩模对绝缘材料层进行干法刻蚀，以形成第二栅极绝缘层115。
通过干法刻蚀工艺刻蚀绝缘材料层，使得可以在第二有源层131上形成第二栅极绝缘层115的图案。第二有源层131的通过经图案化的第二栅极绝缘层115暴露的部分可以在通过干法刻蚀工艺对第二栅极绝缘层进行图案化时变为导电的。
包括没有变为导电的第二沟道区131a和在第二有源层131的两端的变为导电的第二源极区131b和第二漏极区131c的第二有源层131可以形成为对应于形成第二栅极134的区域。
第二有源层131的变为导电的第二源极区131b和第二漏极区131c的电阻降低，从而可以提高第二薄膜晶体管130的元件性能。因此，可以提高根据本公开示例性实施方式的显示设备100的可靠性。
第二有源层131的第二沟道区131a可以设置为与第二栅极134交叠。第二有源层131的第二源极区131b和第二漏极区131c可以设置在第二沟道区131a的两侧。此外，第二栅极绝缘层115可以设置在第二栅极134和第二有源层131之间。此外，第二栅极绝缘层115可以设置为与第二有源层131的第二栅极134和第二沟道区131a交叠。
通过使用光致抗蚀剂图案PR作为掩模刻蚀绝缘材料层和金属材料层，可以将第二栅极绝缘层115和第二栅极134形成为具有相同的图案。第二栅极绝缘层115可以设置在第二有源层131上。第二栅极绝缘层115可以由氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层构造。可以对第二栅极绝缘层115进行图案化以便与第二有源层131的第二沟道区131a交叠。第二栅极134可以设置在第二栅极绝缘层115上。第二栅极134可以由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)中的任一种或其合金形成的单层或多层形成。第二栅极134可以被图案化为与第二有源层131和第二栅极绝缘层115交叠。此外，第二栅极134可以被图案化为与第二有源层131的第二沟道区131a交叠。并且，第二栅极绝缘层115可以被图案化为与第二有源层131的第二沟道区131a交叠。
因此，第二栅极134和第二栅极绝缘层115可以与第二有源层131的第二沟道区131a交叠。第二层间绝缘层116可以设置在第二缓冲层114、第二有源层131和第二栅极134上。暴露第一薄膜晶体管120的第一有源层121和第二薄膜晶体管130的第二有源层131的接触孔可以形成在第二层间绝缘层116中。例如，将第一有源层121的第一源极区121b和第一漏极区121c从第一薄膜晶体管120暴露的接触孔可以形成在第二层间绝缘层116中。此外，将第二有源层131的第二源极区131b和第二漏极区131c从第二薄膜晶体管130暴露的接触孔可以形成在第二层间绝缘层116中。第二层间绝缘层116可以由氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层构造。
连接电极150、第一薄膜晶体管120的第一源极122和第一漏极123以及第二薄膜晶体管130的第二源极132和第二漏极133可以设置在第二层间绝缘层116上。
第一薄膜晶体管120的第一源极122和第一漏极123可以通过形成在第一栅极绝缘层112、第一层间绝缘层113、第二缓冲层114和第二层间绝缘层116中的接触孔连接到第一薄膜晶体管120的第一有源层121。因此，第一薄膜晶体管120的第一源极122可以通过形成在第一栅极绝缘层112、第一层间绝缘层113、第二缓冲层114和第二层间绝缘层116中的接触孔连接到第一有源层121的第一源极区121b。此外，
第一薄膜晶体管120的第一漏极123可以通过形成在第一栅极绝缘层112、第一层间绝缘层113、第二缓冲层114和第二层间绝缘层116中的接触孔连接到第一有源层121的第一漏极区121c。
连接电极150可以电连接到第二薄膜晶体管130的第二漏极133。此外，连接电极150可以通过形成在第二缓冲层114和第二层间绝缘层116中的接触孔电连接到存储电容器140的第二电容器电极142。因此，连接电极150可以用于将存储电容器140的第二电容器电极142和第二薄膜晶体管130的第二漏极133彼此电连接。
第二薄膜晶体管130的第二源极132和第二漏极133可以通过形成在第二层间绝缘层116中的接触孔连接到第二有源层131。因此，第二薄膜晶体管130的第二源极132可以通过形成在第二层间绝缘层116中的接触孔连接到第二有源层131的第二源极区131b。第二薄膜晶体管130的第二漏极133可以通过形成在第二层间绝缘层116中的接触孔连接到第二有源层131的第二漏极区131c。
连接电极150、第一薄膜晶体管120的第一源极122和第一漏极123以及第二薄膜晶体管130的第二源极132和第二漏极133可以通过同样的工艺形成。此外，连接电极150、第一薄膜晶体管120的第一源极122和第一漏极123以及第二薄膜晶体管130的第二源极132和第二漏极133可以由相同的材料形成。连接电极150、第一薄膜晶体管120的第一源极122和第一漏极123以及第二薄膜晶体管130的第二源极132和第二漏极133可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)中的任一种或它们的合金形成的单层或多层。例如，连接电极150、第一薄膜晶体管120的第一源极122和第一漏极123以及第二薄膜晶体管130的第二源极132和第二漏极133可以通过由导电金属材料形成的钛(Ti)/铝(Al)/钛(Ti)的三层结构形成，但不限于此。
连接电极150可以一体地形成为连接到第二薄膜晶体管130的第二漏极133。
第一平整层117可以设置在连接电极150、第一薄膜晶体管120的第一源极122和第一漏极123、第二薄膜晶体管130的第二源极132和第二漏极133以及第二层间绝缘层116上。如图1所示，可以在第一平整层117中形成接触孔以暴露第二漏极133，但是不限于此。例如，可以在第一平整层117中形成接触孔以暴露第二薄膜晶体管130的第二源极132。另选地，可以在第一平整层117中形成接触孔以暴露电连接到第二薄膜晶体管130的第二漏极133的连接电极150。第一平整层117可以是对第一薄膜晶体管120和第二薄膜晶体管130的上部进行平整和保护的有机材料层。例如，第一平整层117可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机材料形成。
辅助电极160可以设置在第一平整层117上。辅助电极160可以通过第一平整层117的接触孔连接到第二薄膜晶体管130的第二漏极133。辅助电极160可以用于将第二薄膜晶体管130和第一电极170彼此电连接。辅助电极160可以由钼(Mo)、铜(Cu)，钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)中的任一种或其合金的单层或多层形成。辅助电极160可以与第二薄膜晶体管130的第二源极132和第二漏极133由相同的材料形成。
第二平整层118可以设置在辅助电极160和第一平整层117上。此外，如图1所示，可以在第二平整层118中形成接触孔以暴露辅助电极160。第二平整层118可以是对第一薄膜晶体管120和第二薄膜晶体管130的上部进行平整的有机材料层。例如，第二平整层118可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机材料形成。
第一电极170可以设置在第二平整层118上。第一电极170可以通过形成在第二平整层118中的接触孔电连接到辅助电极160。因此，第一电极170通过形成在第二平整层118中的接触孔电连接到辅助电极160，以电连接到第二薄膜晶体管130。
第一电极170可以形成为具有多层结构，该多层结构包括具有高反射效率的透明导电层和不透明导电层。透明导电层可以由诸如氧化铟锡(ITO)或氧化铟锌(IZO)的具有高功函数的材料形成。不透明导电层可以形成为具有包括Al、Ag、Cu、Pb、Mo、Ti或其合金的单层或多层结构。例如，第一电极170可以形成为具有顺序地层叠的透明导电层、不透明导电层和透明导电层的结构。然而，第一电极170不限于此，其还可以形成为具有顺序地层叠的透明导电层和不透明导电层的结构。
由于根据本公开示例性实施方式的显示设备100是顶部发光显示设备，所以第一电极170可以是阳极。当显示设备100是底部发光型时，设置在第二平整层118上的
第一电极170可以是阴极。
堤部180可以设置在第一电极170和第二平整层118上。可以在堤部180中形成开口以暴露第一电极170。由于堤部180限定了显示设备100的发光区域，因此堤部180也可以称为像素定义层。间隔物190可以进一步设置在堤部180上。此外，包括发光层的发光结构200可以进一步设置在第一电极170上。
发光结构200可以形成为使得空穴层、发光层和电子层以该顺序或相反顺序层叠在第一电极170上。此外，发光结构200可以包括彼此相对的第一发光结构和第二发光结构，且电荷产生层位于第一发光结构和第二发光结构之间。在这种情况下，第一发光结构和第二发光结构中的任一个发光层产生蓝光，并且第一发光结构和第二发光结构中的另一个产生黄绿光，使得第一发光结构和第二发光结构可以产生白光。在发光结构200中产生的白光入射到设置在发光结构200上方的滤色器(未示出)上以实现彩色图像。另外，各个发光结构200在不具有另外的滤色器的情况下产生与各个子像素相对应的彩色光以实现彩色图像。也就是说，红色R子像素的发光结构200产生红光，绿色G子像素的发光结构200产生绿光，而蓝色B子像素的发光结构200产生蓝光。
第二电极210可以进一步设置在发光结构200上。第二电极210可以在发光结构200上设置为与第一电极170相对，其中发光结构200位于第一电极170和第二电极210之间。在根据本公开示例性实施方式的显示设备100中，第二电极210可以是阴极。封装单元220可以进一步设置在第二电极210上以抑制水分渗透。
封装单元220可以包括第一无机封装层220a、第二有机封装层220b和第三无机封装层220c。封装单元220的第一无机封装层220a可以设置在第二电极210上。第二有机封装层220b可以设置在第一无机封装层220a上。此外，第三无机封装层220c可以设置在第二有机封装层220b上。封装单元220的第一无机封装层220a和第三无机封装层220c可以由诸如氮化硅(SiNx)或氧化硅(SiOx)的无机材料形成。封装单元220的第二有机封装层220b可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机材料形成。
图2是根据本公开的另一示例性实施方式的显示设备100的截面图。将参照图1描述根据本公开的另一示例性实施方式的显示设备，并且将省略或简要描述重复的说明。例如，基板110、第一缓冲层111、第一栅极绝缘层112、第一层间绝缘层113、第二栅极绝缘层115、第二层间绝缘层116、第一平整层117、第二平整层118、连接电极150、辅助电极160、第一电极170、堤部180、间隔物190、发光结构200、第二电极210、封装单元220、第一薄膜晶体管120和第二薄膜晶体管130可以基本相同。因此，将省略或简要描述与图1的构造基本相同的图2的构造的重复说明。
参照图2，根据本公开的另一示例性实施方式的显示设备100包括基板110、第一缓冲层111、第一薄膜晶体管120、第二薄膜晶体管130、第一栅极绝缘层112、第一层间绝缘层113、第二缓冲层114、第二栅极绝缘层115、第二层间绝缘层116、第一平整层117、第二平整层118、存储电容器140、阻挡层310、连接电极150、堤部180、辅助电极160、第一电极170、间隔物190、发光结构200、第二电极210和封装单元220。第一薄膜晶体管120的第一有源层121可以由LTPS形成，而第二薄膜晶体管130的第二有源层131可以由氧化物半导体形成。
显示设备100的基板110的第一聚酰亚胺层110a和第二聚酰亚胺层110c包含影响第二有源层131的氧化物半导体的特性的杂质和大量的氢。
例如，由于氧化物半导体，残留在第一聚酰亚胺层110a和第二聚酰亚胺层110c中的大量的氢扩散到第二薄膜晶体管130的第二有源层131中而可能产生亮点缺陷。用于基板110的聚酰亚胺(PI)含有大量的氢。特别地，当在基板110中产生的氢流入第二有源层131的由氧化物半导体构造的第二沟道区131a时，第二有源层131的第二沟道区131a可以变为导电的。当第二有源层131的第二沟道区131a变为导电的时，第二薄膜晶体管130一直导通并失去作为薄膜晶体管的功能。亮点缺陷可能由失去了作为薄膜晶体管的功能而导通的第二薄膜晶体管130引起。
根据本公开的示例性实施方式的显示设备100还可以包括在与第二薄膜晶体管130的第二有源层131交叠的区域中的阻挡层310，以抑制可能使第二薄膜晶体管130的特性劣化的氢的扩散。阻挡层310可以在形成存储电容器140的第二电容器电极142的工艺中形成。由于阻挡层310与存储电容器140的第二电容器电极142通过相同的工艺形成，因此阻挡层310可以一体形成为连接到第二电容器电极142。例如，如图2所示，可以通过将存储电容器140的第二电容器电极142延伸为与第二薄膜晶体管130的第二有源层131交叠来形成阻挡层310。然而，阻挡层310不限于此，并且可以形成为与第二薄膜晶体管130的第二有源层131交叠并且与存储电容器140的第二电容器电极142分离。在这种情况下，阻挡层310可以形成在其上形成有存储电容器140的电容器电极142的相同的层上。例如，阻挡层310可以形成在第一层间绝缘层113上。
通过延伸存储电容器140的第二电容器电极142而一体形成的阻挡层310可以被设置为与第二有源层131的第二沟道区131a交叠。阻挡层310可以形成在第一层间绝缘层113上。阻挡层310可以设置在第二有源层131下方的与第二有源层131交叠的区域中。阻挡层310可以设置在第二有源层131下方并与第二有源层131交叠从而可以抑制在基板110中产生的氢扩散到第二薄膜晶体管130的第二有源层131。
在连接到第二电容器电极142从而一体形成的阻挡层310中，可能存在带电电荷。为了阻挡在阻挡层310中的带点电荷被传输到第二薄膜晶体管130的第二有源层131，第二缓冲层114可以形成为多层。当第二缓冲层114形成为多层时，第二缓冲层114的与第二有源层131接触的最上层可以由具有低氢含量的氧化硅(SiOx)材料形成。例如，第二缓冲层114的最上层可以由二氧化硅(SiO2)材料形成。此外，至少一个具有高绝缘特性的氮化硅(SiNx)材料层可以设置在由氧化硅(SiOx)材料形成的最上层和阻挡层310之间。例如，如图2所示，当第二缓冲层114形成为双层时，第二缓冲层114可以包括设置在阻挡层310上的第二下缓冲层114a和设置在第二下缓冲层114a上的第二上缓冲层114b。与第二有源层131的下表面直接接触的第二上缓冲层114b的氢含量可以低于第二下缓冲层114a的氢含量。设置在阻挡层310和第二上缓冲层114b之间的第二下缓冲层114a可以比第二上缓冲层114b具有更高的绝缘特性。第二缓冲层114的与第二薄膜晶体管130的第二有源层131直接接触的第二上缓冲层114b可以由氧化硅(SiOx)形成。例如，第二上缓冲层114b可以由二氧化硅(SiO2)形成。此外，设置在第二上缓冲层114b和阻挡层310之间的第二下缓冲层114a可以由氮化硅(SiNx)形成。
由比氧化硅(SiOx)具有相对更高的绝缘特性的氮化硅(SiNx)形成的第二下缓冲层114a设置在阻挡层310上，使得可以抑制在阻挡层310中的带电电荷被传输到第二薄膜晶体管130的第二有源层131。此外，由比氮化硅(SiNx)具有相对更低的氢含量的氧化硅(SiOx)形成的第二上缓冲层114b可以抑制氢扩散到第二薄膜晶体管130的第二有源层131中。
因此，在根据本公开的示例性实施方式的显示设备100中，设置了一体形成为连接到第二电容器电极142以与第二薄膜晶体管的第二有源层131交叠的阻挡层310，从而抑制在基板110中产生的氢扩散到第二有源层131。此外，设置在阻挡层310和第二有源层131之间的第二缓冲层114可以形成为由具有相对低的氢含量的第二上缓冲层114b和具有相对高的绝缘特性的第二下缓冲层114a构造的多个层。第二上缓冲层114b设置为与第二有源层131的下表面接触，以抑制氢扩散到第二薄膜晶体管130的第二有源层131。此外，第二下缓冲层114a设置在阻挡层310和第二上缓冲层114b之间，从而可以抑制在阻挡层310中的带电电荷被传输到第二薄膜晶体管130的第二有源层131。因此，可以提高根据本公开的示例性实施方式的显示设备100的可靠性。
图3是根据本公开的另一示例性实施方式的显示设备100的截面图。将参照图2描述根据本公开的另一示例性实施方式的显示设备，并且将省略或简要描述重复的说明。例如，基板110、第一缓冲层111、第一栅极绝缘层112、第一层间绝缘层113、第二缓冲层114、第二栅极绝缘层115、第二层间绝缘层116、第一平整层117、第二平整层118、连接电极150、辅助电极160、第一电极170、堤部180、间隔物190、发光结构200、第二电极210、封装单元220、第一薄薄膜晶体管120和第二薄膜晶体管130基本相同。因此，可以省略或简要描述与图2的构造可能基本相同的图3的构造的重复说明。
参照图3，根据本公开的另一示例性实施方式的显示设备100包括基板110、第一缓冲层111、第一薄膜晶体管120、第二薄膜晶体管130、第一栅极绝缘层112、第一层间绝缘层113、第二缓冲层114、第二栅极绝缘层115、第二层间绝缘层116、第一平整层117、第二平整层118、存储电容器140、阻挡层310、连接电极150、堤部180、辅助电极160、第一电极170、间隔物190、发光结构200、第二电极210和封装单元220。第一薄膜晶体管120的第一有源层121可以由LTPS形成，第二薄膜晶体管130的第二有源层131可以由氧化物半导体形成。
根据本公开的示例性实施方式的显示设备100还可以包括在与第二薄膜晶体管130的第二有源层131交叠的区域中的阻挡层310，以抑制可能使第二薄膜晶体管130的性能劣化的氢的扩散。阻挡层310可以在形成存储电容器140的第一电容器电极141的工艺中形成。由于阻挡层310可以与存储电容器140的第一电容器141通过相同的工艺形成，因此阻挡层310可以一体形成为连接到第一电容器电极141。例如，如图3所示，可以通过将存储电容器140的第一电容器电极141延伸为与第二薄膜晶体管130的第二有源层131交叠来形成阻挡层310。然而，阻挡层310不限于此，并且可以形成为与第二薄膜晶体管130的第二有源层131交叠并与存储电容器140的第一电容器电极141分离。在这种情况下，阻挡层310可以形成在其上形成有存储电容器140的第一电容器电极141的相同的层上。例如，阻挡层310可以形成在第一栅极绝缘层112上。
通过延伸存储电容器140的第一电容器电极141而一体形成的阻挡层310可以被设置为与第二有源层131的第二沟道区131a交叠。阻挡层310可以形成在第一栅极绝缘层112上。阻挡层310可以设置在第二有源层131下方的与第二有源层131交叠的区域中。阻挡层310设置在第二有源层131下方并与第二有源层131交叠，从而可以抑制在基板110中产生的氢扩散到第二薄膜晶体管130的第二有源层131。
阻挡层310和第一电容器电极141可以与第一薄膜晶体管120的第一栅极124通过相同的工艺形成。阻挡层310和第一电容器电极141可以与第一栅极124由相同的材料形成。阻挡层310可以在基板110和第二有源层131之间设置为与第二有源层131交叠。
因此，在根据本公开的示例性实施方式的显示设备100中，设置了一体形成为连接到第一电容器电极141以与第二薄膜晶体管130的第二有源层131交叠的阻挡层310，从而抑制在基板110中产生的氢扩散到第二有源层131。因此，可以提高根据本公开的示例性实施方式的显示设备100的可靠性。
图4是根据本公开的另一示例性实施方式的显示设备100的截面图。
将参照图4描述根据本公开的另一示例性实施方式的显示设备，并将省略或简要描述重复的说明。例如，基板110、第一缓冲层111、第一栅极绝缘层112、第一层间绝缘层113、第二缓冲层114、第二栅极绝缘层115、第二层间绝缘层116、第一平整层117、第二平整层118、连接电极150、辅助电极160、第一电极170、堤部180、间隔物190、发光结构200、第二电极210、封装单元220、第一薄薄膜晶体管120和第二薄膜晶体管130基本相同。因此，可以省略或简要描述与图2的构造可能基本相同的图4的构造的重复说明。
参照图4，根据本公开的另一示例性实施方式的显示设备100包括基板110、第一缓冲层111、第一薄膜晶体管120、第二薄膜晶体管130、第一栅极绝缘层112、第一层间绝缘层113、第二缓冲层114、第二栅极绝缘层115、第二层间绝缘层116、第一平整层117、第二平整层118、存储电容器140、阻挡层310、连接电极150、堤部180、辅助电极160、第一电极170、间隔物190、发光结构200、第二电极210和封装单元220。第一薄膜晶体管120的第一有源层121可以由LTPS形成，第二薄膜晶体管130的第二有源层131可以由氧化物半导体形成。
根据本公开示例性实施方式的显示设备100还可以包括在与第二薄膜晶体管130的第二有源层131交叠的区域中的阻挡层310，以抑制可能使第二薄膜晶体管130的特性劣化的氢的扩散。阻挡层310可以包括第一阻挡层311和设置在第一阻挡层311下方的第二阻挡层312。第一阻挡层311可以在形成存储电容器140的第二电容器电极142的工艺中形成。第二阻挡层312可以在形成存储电容器140的第一电容器电极141的工艺中形成。由于与存储电容器140的第二电容器电极142通过相同的工艺形成第一阻挡层311，因此可以将第一阻挡层311一体形成为连接至第二电容器电极142。由于与存储电容器140的第一电容器电极141通过相同的工艺形成第二阻挡层312，因此可以将第二阻挡层312一体形成为连接到第一电容器电极141。例如，如图4所示，可以通过将存储电容器140的第二电容器电极142延伸为与第二薄膜晶体管130的第二有源层131交叠来形成第一阻挡层311。此外，可以通过将存储电容器140的第一电容器电极141延伸为与第二薄膜晶体管的第二有源层131交叠来形成第二阻挡层312。第一阻挡层311和第二阻挡层312可以设置为彼此交叠，以形成电容器。然而，第一阻挡层311和第二阻挡层312不限于此，并且可以形成为与第二薄膜晶体管130的第二有源层131交叠并且与存储电容器140的第二电容器电极142和第一电容器电极141电分离。
通过延伸存储电容器140的第一电容器电极141而一体形成的第二阻挡层312和通过延伸存储电容器140的第二电容器电极142而一体形成的第一阻挡层311可以设置为与第二有源层131的第二沟道区131a交叠。第一阻挡层311可以设置在第一层间绝缘层113上，而第二阻挡层312可以设置在第一栅极绝缘层112上。第一阻挡层311和第二阻挡层312可以设置在第二有源层131下方的与第二有源层131交叠的区域中。第一阻挡层311可以设置在第二有源层131和第二阻挡层312之间，而第二阻挡层312可以设置在第一阻挡层311和基板110之间。此外，第一阻挡层311和第二阻挡层312可以设置为彼此交叠。此外，第一阻挡层311和第二阻挡层312可以设置为与第二有源层131交叠。第一阻挡层311和第二阻挡层312设置在第二有源层131下方并与第二有源层131交叠，从而可以抑制在基板110中产生的氢扩散到第二薄膜晶体管130的第二有源层131。
第二阻挡层312和第一电容器电极141可以与第一薄膜晶体管120的第一栅极124通过相同的工艺形成。第二阻挡层312和第一电容器电极141可以与第一栅极124通过相同的材料形成。
在连接到第二电容器电极142从而一体形成的第一阻挡层311中可能存在带电电荷。为了阻挡在第一阻挡层311中的带电电荷被传输到第二薄膜晶体管130的第二有源层131，第二缓冲层114可以形成为多层。当第二缓冲层114形成为多层时，第二缓冲层114的与第二有源层131接触的最上层可以由具有低氢含量的氧化硅(SiOx)材料形成。例如，第二缓冲层114的最上层可以由二氧化硅(SiO2)材料形成。此外，至少一个具有高绝缘特性的氮化硅(SiNx)材料层可以设置在由氧化硅(SiOx)材料形成的最上层和第一阻挡层311之间。例如，如图4所示，当第二缓冲层114形成为双层时，第二缓冲层114可以包括设置在第一阻挡层311上的第二下缓冲层114a和设置在第二下缓冲层114a上的第二上缓冲层114b。与第二有源层131的下表面直接接触的第二上缓冲层114b的氢含量可以低于第二下缓冲层114a的氢含量。设置在第一阻挡层311和第二上缓冲层114b之间的第二下缓冲层114a可以比第二上缓冲层114b具有更高的绝缘特性。第二缓冲层114的与第二薄膜晶体管130的第二有源层131直接接触的第二上缓冲层114b可以由氧化硅(SiOx)形成。例如，第二上缓冲层114b可以由二氧化硅(SiO2)形成。此外，设置在第二上缓冲层114b和第一阻挡层311之间的第二下缓冲层114a可以由氮化硅(SiNx)形成。
由比氧化硅(SiOx)具有相对更高的绝缘特性的氮化硅(SiNx)形成的第二下缓冲层114a设置在第一阻挡层311上，从而可以抑制在第一阻挡层中的带电电荷被传输到第二薄膜晶体管130的第二有源层131。此外，由比氮化硅(SiNx)具有相对更低的氢含量的氧化硅(SiOx)形成的第二上缓冲层114b可以抑制氢扩散到第二薄膜晶体管130的第二有源层131中。
因此，在根据本公开的示例性实施方式的显示设备100中，设置有一体形成为连接到第二电容器电极142和第一电容器电极141以与第二薄膜晶体管130的第二有源层131交叠的第一阻挡层311和第二阻挡层312，从而抑制在基板110中产生的氢扩散到第二有源层131。此外，设置在第一阻挡层311和第二有源层131之间的第二缓冲层114可以形成为由具有相对低的氢含量的第二上缓冲层114b和具有相对高的绝缘特性的第二下缓冲层114a构造的多层。第二上缓冲层114b设置为与第二有源层131的下表面接触，以抑制氢扩散到第二薄膜晶体管130的第二有源层131。此外，第二下缓冲层114a设置在第一阻挡层311和第二上缓冲层114b之间，从而可以抑制在第一阻挡层311中的带电电荷被传输到第二薄膜晶体管130的第二有源层131。因此，可以提高根据本公开的示例性实施方式的显示设备100的可靠性。
图5是根据本公开的另一示例性实施方式的显示设备100的截面图。
将参照图5描述根据本公开的另一示例性实施方式的显示设备，并且将省略或简要描述重复的说明。例如，基板110、第一缓冲层111、第一栅极绝缘层112、第一层间绝缘层113、第二缓冲层114、第二栅极绝缘层115、第二层间绝缘层116、第一平整层117，第二平整层118、辅助电极160、第一电极170、堤部180、间隔物190、发光结构200、第二电极210、封装单元220、阻挡层310、存储电容器140和第二薄膜晶体管130可以基本相同。因此，可以省略或简要描述与图2的构造基本相同的图5的构造的重复说明。
参照图5，根据本公开的另一示例性实施方式的显示设备100包括基板110、第一缓冲层111、第一薄膜晶体管120、第二薄膜晶体管130、第一栅极绝缘层112、第一层间绝缘层113、第二缓冲层114、第二栅极绝缘层115、第二层间绝缘层116、第一平整层117、第二平整层118、存储电容器140、阻挡层310、连接电极150、堤部180、辅助电极160、第一电极170、间隔物190、发光结构200、第二电极210和封装单元220。第一薄膜晶体管120的第一有源层121可以由LTPS形成，第二薄膜晶体管130的第二有源层131可以由氧化物半导体形成。
在根据本公开的另一示例性实施方式的显示设备100中，连接电极150可以包括第一连接电极151和设置在第一连接电极151上的第二连接电极152。此外，显示设备100还可以包括设置在第二缓冲层114和第二电容器电极142之间的辅助层间绝缘层119。
此外，第一薄膜晶体管120的第一源极122和第一漏极123可以设置在第二缓冲层114下方。例如，如图5所示，辅助层间绝缘层119可以设置在存储电容器140的第二电容器电极142和阻挡层310的第一阻挡层311上。在辅助层间绝缘层119中，可以形成接触孔，通过该接触孔，第一薄膜晶体管120的第一源极122和第一漏极123分别连接至第一薄膜晶体管120的第一有源层121的第一源极区121b和第一漏极区121c。此外，在辅助层间绝缘层119中，可以形成接触孔，通过该接触孔，连接电极150的第一连接电极151连接到第二电容器电极142。
辅助层间绝缘层119可以形成为包括第一辅助层间绝缘层119a和第二辅助层间绝缘层119b的双层。当辅助层间绝缘层119形成为包括第一辅助层间绝缘层119a和第一辅助层间绝缘层119a上的第二辅助层间绝缘层119b的双层时，第一辅助层间绝缘层119a可以是氧化硅(SiOx)。此外，第二辅助层间绝缘层119b可以是氮化硅(SiNx)。在第一辅助层间绝缘层119a和第二辅助层间绝缘层119b中，可以形成接触孔，通过该接触孔，第一源极122和第一漏极123分别连接至第一薄膜晶体管120的第一有源层121的第一源极区121b和第一漏极区121c。此外，在第一辅助层间绝缘层119a和第二辅助层间绝缘层119b中，可以形成接触孔，通过该接触孔，连接电极150的第一连接电极151连接至第二电容器电极142。此外，第一连接电极151和第一薄膜晶体管120的第一源极122和第一漏极123可以设置在辅助层间绝缘层119上。第一薄膜晶体管120的第一源极122和第一漏极123可以通过形成在第一栅极绝缘层112、第一层间绝缘层113和辅助层间绝缘层119中的接触孔连接到第一薄膜晶体管120的第一有源层121。第一连接电极151可以通过形成在辅助层间绝缘层119中的接触孔连接到存储电容器140。并且，第一薄膜晶体管120的第一源极122可以通过形成在第一栅极绝缘层112、第一层间绝缘层113和辅助层间绝缘层119中的接触孔连接到第一有源层121的第一源极区121b。因此，第一薄膜晶体管120的第一漏极123可以通过形成在第一栅极绝缘层112、第一层间绝缘层113、辅助层间绝缘层119中的接触孔连接到第一有源层121的第一漏极区域121c。第一连接电极151可以通过形成在辅助层间绝缘层119中的接触孔连接到存储电容器140的第二电容器电极142。
此外，第二缓冲层114可以设置在第一连接电极151和第一薄膜晶体管120的第一源极122和第一漏极123上。第二薄膜晶体管130可以形成在第二缓冲层114上。
第二连接电极152可以电连接到第二薄膜晶体管130的第二漏极133。此外，第二连接电极152可以通过形成在第二缓冲层114和第二层间绝缘层116中的接触孔电连接到第一连接电极151。因此，连接电极150的第一连接电极151和第二连接电极152可以用于将存储电容器140的第二电容器电极142和第二薄膜晶体管130的第二漏极133彼此电连接。
参照图5，第一薄膜晶体管120可以设置在第二缓冲层114下方，而第二薄膜晶体管130可以设置在第二缓冲层114上方。
本公开的示例性实施方式还可以描述如下。
根据本公开的一方面，一种显示设备包括基板，所述基板包括第一基板、第二基板和在所述第一基板和所述第二基板之间的无机绝缘层。第一缓冲层在基板上，其中第一缓冲层包括n+1层，并且“n”是0或正偶数；第一薄膜晶体管、第二薄膜晶体管和存储电容器各自在第一缓冲层上。所述第一薄膜晶体管包括由低温多晶硅材料形成的第一有源层。所述第二薄膜晶体管包括由氧化物半导体材料形成的第二有源层。所述存储电容器包括第一电容器电极和第二电容器电极。
作为第一电容器电极和第二电容器电极中的一个或两个的延伸部的阻挡层可以与第二有源层交叠。
所述无机绝缘层可以由氧化硅(SiOx)材料或氮化硅(SiNx)材料形成。
当n是0时，所述第一缓冲层可以是由氧化硅(SiOx)材料或氮化硅(SiNx)材料形成的单层。
当n等于或大于2时，所述第一缓冲层可以是氧化硅(SiOx)层和氮化硅(SiNx)层交替地形成的多层。
所述第一缓冲层的n+1层可以包括下层、上层和中间层，所述下层接触所述基板并且由所述氧化硅(SiOx)材料形成，所述上层接触所述第一有源层并且由氧化硅(SiOx)材料形成，所述中间层在所述上层和所述下层之间。
所述上层的厚度可以大于所述中间层的厚度和所述下层的厚度。
所述中间层的厚度可以等于所述下层的厚度。
根据本公开的另一方面，一种显示设备包括：基板；第一缓冲层，所述第一缓冲层设置在所述基板上；以及第一薄膜晶体管，所述第一薄膜晶体管包括由低温多晶硅材料形成的第一有源层、与所述第一有源层交叠的第一栅极以及电连接到所述第一有源层的第一源极和第一漏极，其中第一栅极绝缘层位于所述第一栅极与所述第一有源层之间。第二薄膜晶体管包括由氧化物半导体形成的第二有源层、与所述第二有源层交叠的第二栅极以及电连接到所述第二有源层的第二源极和第二漏极，其中第二栅极绝缘层位于所述第二栅极和所述第二有源层之间。存储电容器包括与所述第一栅极设置在相同的层上的第一电容器电极和与所述第一电容器电极交叠的第二电容器电极，其中第一层间绝缘层位于所述第一电容器电极和所述第二电容器电极之间，并且作为第二电容器电极的延伸部的第一阻挡层与第二有源层交叠。
基板可以包括第一基板、第二基板和在第一基板和第二基板之间的无机绝缘层。
第二缓冲层可以在所述第一阻挡层和所述第二有源层之间，并且具有包括氧化硅(SiOx)层和氮化硅(SiNx)层的多个层。所述第二缓冲层可以包括作为最上层的并且接触所述第二有源层的氧化硅(SiOx)层和在所述最上层和所述第一阻挡层之间的至少一个氮化硅(SiNx)层。
第二阻挡层可以是第一电容器电极的与所述第二有源层和所述第一阻挡层交叠的延伸部。
所述第二缓冲层可以包括第二上缓冲层和第二下缓冲层，所述第二上缓冲层可以是所述氧化硅(SiOx)层，而所述第二下缓冲层可以是所述氮化硅(SiNx)层。
所述第二上缓冲层可以是二氧化硅(SiO2)层。
所述第一薄膜晶体管的所述第一有源层可以在所述第一缓冲层上。所述第一栅极绝缘层可以在所述第一有源层和所述第一缓冲层上。所述第一薄膜晶体管的所述第一栅极和所述存储电容器的所述第一电容器电极可以在所述第一栅极绝缘层上。所述第一层间绝缘层可以在所述第一栅极和所述第一电容器电极上。所述存储电容器的与所述第一电容器电极交叠的所述第二电容器电极和与所述第二有源层交叠的所述第一阻挡层可以在所述第一层间绝缘层上。所述第二缓冲层可以在所述第二电容器电极、所述第一阻挡层和所述第一层间绝缘层上。所述第二薄膜晶体管的所述第二有源层可以在所述第二缓冲层上。所述第二栅极绝缘层可以在所述第二有源层上。所述第二薄膜晶体管的所述第二栅极可以在所述第二栅极绝缘层上。所述第二层间绝缘层可以在所述第二栅极、所述第二有源层和所述第二缓冲层上。所述第一薄膜晶体管的所述第一源极和所述第一漏极以及所述第二薄膜晶体管的所述第二源极和所述第二漏极可以在所述第二层间绝缘层上。
所述第二源极和所述第二漏极可以通过所述第二层间绝缘层的接触孔电连接到所述第二有源层。
所述第一源极和所述第一漏极可以通过所述第二层间绝缘层、所述第二缓冲层、所述第一层间绝缘层和所述第一栅极绝缘层的接触孔电连接到所述第一有源层。
连接电极在所述第二层间绝缘层上，并可以将所述存储电容器的所述第二电容器电极和所述第二薄膜晶体管的所述第二漏极彼此电连接。所述连接电极可以连接到所述第二漏极从而与所述第二漏极一体形成。
所述连接电极可以通过所述第二层间绝缘层和所述第二缓冲层的接触孔电连接到所述第二电容器电极。
连接电极在所述第二层间绝缘层上，并可以将所述存储电容器的所述第二电容器电极和所述第二薄膜晶体管的所述第二漏极彼此电连接。所述连接电极可以包括一体连接至所述第二漏极的第二连接电极和连接所述第二连接电极和所述第二电容器电极的第一连接电极。
所述第一连接电极和所述第二连接电极通过所述第二层间绝缘层和所述第二缓冲层的接触孔电连接到所述第二电容器电极。
根据本公开的另一方面，一种显示设备包括基板，基板上的第一缓冲层以及第一薄膜晶体管，第一薄膜晶体管包括：由低温多晶硅材料形成的第一有源层，与第一有源层交叠并且使第一栅极绝缘层在两者之间的第一栅极，以及电连接至第一有源层的第一源极和第一漏极。第二薄膜晶体管包括有氧化物半导体形成的第二有源层，与第二有源层交叠并且使第二栅极绝缘层在两者之间的第二栅极，以及电连接至第二有源层的第二源极和第二漏极。存储电容器包括与第一栅极在同一层上的第一电容器电极以及与第一电容器电极交叠并且使第一层间绝缘层在两者之间的第二电容器电极。第一阻挡层是第一电容器电极的与第二有源层交叠的延伸部。
第二阻挡层可以是第二电容器电极的与第二有源层和第一阻挡层交叠的延伸部。
尽管已经参考附图详细描述了本公开的示例性实施方式，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以许多不同的形式实施。因此，提供本公开的示例性实施方式仅用于说明的目的，而不是旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应该理解，上述示例性实施方式在所有方面都是说明性的，并不限制本公开。本公开的保护范围应基于所附权利要求来解释，并且在其等同范围内的所有技术构思应被解释为落入本公开的范围内。
对于本领域技术人员而言，显然可以在不脱离本公开的精神或范围的情况下在本公开中进行各种修改和变化。因此，本公开旨在覆盖对本公开的修改和变化，只要这些修改和变化落入所附权利要求及其等同形式的范围内。
相关申请的交叉引用
本申请要求于2018年11月7日在韩国知识产权局提交的韩国专利申请第10-2018-0136203号的优先权，该专利申请的公开内容通过引用而全文结合于此。

Claims (25)

1.一种显示设备，该显示设备包括：
基板；
第一缓冲层，所述第一缓冲层设置在所述基板上；以及
设置在所述第一缓冲层上的第一薄膜晶体管、第二薄膜晶体管和存储电容器，
其中，所述第一薄膜晶体管包括由低温多晶硅材料形成的第一有源层，所述第二薄膜晶体管包括由氧化物半导体材料形成的第二有源层，并且所述存储电容器包括第一电容器电极和第二电容器电极。
2.根据权利要求1所述的显示设备，其中，所述基板包括第一基板、第二基板和无机绝缘层，所述无机绝缘层设置在所述第一基板和所述第二基板之间。
3.根据权利要求2所述的显示设备，其中，所述无机绝缘层由氧化硅SiOx材料或氮化硅SiNx材料形成。
4.根据权利要求1所述的显示设备，其中，所述第一缓冲层由n+1层构造，其中，“n”是0或正偶数。
5.根据权利要求4所述的显示设备，其中当“n”是0时，所述第一缓冲层是由氧化硅SiOx材料或氮化硅SiNx材料形成的单层。
6.根据权利要求4所述的显示设备，其中，当“n”等于或大于2时，所述第一缓冲层是多层，在所述多层中，氧化硅SiOx层和氮化硅SiNx层交替地形成。
7.根据权利要求6所述的显示设备，其中，所述第一缓冲层包括下层、上层和中间层，所述下层与所述基板接触并且由氧化硅SiOx材料形成，所述上层与所述第一有源层接触并且由氧化硅SiOx材料形成，所述中间层设置在所述上层和所述下层之间。
8.根据权利要求7所述的显示设备，其中，所述上层的厚度大于所述中间层的厚度和所述下层的厚度。
9.根据权利要求8所述的显示设备，其中，所述中间层的厚度等于所述下层的厚度。
10.根据权利要求1所述的显示设备，
其中，所述第一薄膜晶体管还包括第一栅极以及第一源极和第一漏极，所述第一栅极与所述第一有源层交叠，所述第一栅极绝缘层位于所述第一栅极与所述第一有源层之间，并且所述第一源极和所述第一漏极电连接到所述第一有源层；
其中，所述第二薄膜晶体管还包括第二栅极以及第二源极和第二漏极，所述第二栅极与所述第二有源层交叠，所述第二栅极绝缘层位于所述第二栅极和所述第二有源层之间，并且所述第二源极和所述第二漏极电连接到所述第二有源层；
其中，所述第一电容器电极与所述第一栅极设置在相同的层上，并且所述第二电容器电极与所述第一电容器电极交叠，其中第一层间绝缘层位于所述第一电容器电极和所述第二电容器电极之间；并且
其中，所述显示设备还包括阻挡层，所述阻挡层形成在所述基板和所述第二有源层之间，并且与所述第二有源层交叠。
11.根据权利要求10所述的显示设备，其中，所述阻挡层形成在所述第一层间绝缘层上，并且与所述第二电容器电极通过相同工艺形成。
12.根据权利要求11所述的显示设备，其中，所述阻挡层与所述第二电容器电极一体地形成。
13.根据权利要求10所述的显示设备，其中，所述阻挡层形成在所述第一栅极绝缘层上，并且与所述第一电容器电极和所述第一栅极通过相同的工艺并且由相同材料形成。
14.根据权利要求13所述的显示设备，其中，所述阻挡层与所述第二电容器电极一体地形成。
15.根据权利要求11或12所述的显示设备，该显示设备还包括：
第二缓冲层，所述第二缓冲层设置在所述阻挡层和所述第二有源层之间，并且由包括氧化硅SiOx层和氮化硅SiNx层的多个层形成，
其中，所述第二缓冲层包括作为最上层的、与所述第二有源层接触的氧化硅SiOx层和设置在所述最上层和所述阻挡层之间的至少一个氮化硅SiNx层。
16.根据权利要求10所述的显示设备，其中，
所述阻挡层包括在所述第一层间绝缘层上的第一阻挡层和在所述第一栅极绝缘层上并且与所述第一阻挡层交叠的第二阻挡层。
17.根据权利要求15所述的显示设备，其中，所述第二缓冲层包括第二上缓冲层和第二下缓冲层，并且所述第二上缓冲层是所述氧化硅SiOx层，而所述第二下缓冲层是所述氮化硅SiNx层。
18.根据权利要求17所述的显示设备，其中，所述第二上缓冲层是二氧化硅SiO2层。
19.根据权利要求15所述的显示设备，其中，所述第一薄膜晶体管的所述第一有源层设置在所述第一缓冲层上，
所述第一栅极绝缘层设置在所述第一有源层和所述第一缓冲层上，
所述第一薄膜晶体管的所述第一栅极和所述存储电容器的所述第一电容器电极设置在所述第一栅极绝缘层上，
所述第一层间绝缘层设置在所述第一栅极和所述第一电容器电极上，
所述存储电容器的与所述第一电容器电极交叠的所述第二电容器电极和与所述第二有源层交叠的所述阻挡层设置在所述第一层间绝缘层上，
所述第二缓冲层设置在所述第二电容器电极、所述阻挡层和所述第一层间绝缘层上，
所述第二薄膜晶体管的所述第二有源层设置在所述第二缓冲层上，
所述第二栅极绝缘层设置在所述第二有源层上，
所述第二薄膜晶体管的所述第二栅极设置在所述第二栅极绝缘层上，并且
第二层间绝缘层设置在所述第二栅极、所述第二有源层和所述第二缓冲层上，并且所述第一薄膜晶体管的所述第一源极和所述第一漏极以及所述第二薄膜晶体管的所述第二源极和所述第二漏极设置在所述第二层间绝缘层上。
20.根据权利要求19所述的显示设备，其中，所述第二源极和所述第二漏极通过所述第二层间绝缘层的接触孔电连接到所述第二有源层。
21.根据权利要求19所述的显示设备，其中，所述第一源极和所述第一漏极通过所述第二层间绝缘层、所述第二缓冲层、所述第一层间绝缘层和所述第一栅极绝缘层的接触孔而电连接到所述第一有源层。
22.根据权利要求19所述的显示设备，该显示设备还包括：
连接电极，所述连接电极设置在所述第二层间绝缘层上，并将所述存储电容器的所述第二电容器电极和所述第二薄膜晶体管的所述第二漏极彼此电连接，
其中，所述连接电极连接到所述第二漏极从而与所述第二漏极一体形成。
23.根据权利要求22所述的显示设备，其中，所述连接电极通过所述第二层间绝缘层和所述第二缓冲层的接触孔而电连接到所述第二电容器电极。
24.根据权利要求15所述的显示设备，其中，所述第一薄膜晶体管的所述第一有源层设置在所述第一缓冲层上，
所述第一栅极绝缘层设置在所述第一有源层和所述第一缓冲层上，
所述第一薄膜晶体管的所述第一栅极和所述存储电容器的所述第一电容器电极设置在所述第一栅极绝缘层上，
所述第一层间绝缘层设置在所述第一栅极和所述第一电容器电极上，
所述存储电容器的与所述第一电容器电极交叠的所述第二电容器电极和与所述第二有源层交叠的所述阻挡层设置在所述第一层间绝缘层上，
辅助层间绝缘层设置在所述第二电容器电极、所述阻挡层和所述第一层间绝缘层上，并且所述第一薄膜晶体管的所述第一源极和所述第一漏极设置在所述辅助层间绝缘层上，
所述第二缓冲层设置在所述辅助层间绝缘层和所述第一薄膜晶体管的所述第一源极和所述第一漏极上，
所述第二薄膜晶体管的所述第二有源层设置在所述第二缓冲层上，
所述第二栅极绝缘层设置在所述第二有源层上，
所述第二薄膜晶体管的所述第二栅极设置在所述第二栅极绝缘层上，并且
第二层间绝缘层设置在所述第二栅极、所述第二有源层和所述第二缓冲层上，并且所述第二薄膜晶体管的所述第二源极和所述第二漏极设置在所述第二层间绝缘层上，
其中所述显示设备还包括：
连接电极，所述连接电极设置在所述第二层间绝缘层上，并将所述存储电容器的所述第二电容器电极和所述第二薄膜晶体管的所述第二漏极彼此电连接，
其中，所述连接电极包括一体连接至所述第二漏极的第二连接电极和连接所述第二连接电极和所述第二电容器电极的第一连接电极，并且所述第一连接电极设置在所述辅助层间绝缘层上。
25.根据权利要求24所述的显示设备，其中，所述第一连接电极和所述第二连接电极通过所述第二层间绝缘层、所述第二缓冲层和所述辅助层间绝缘层的接触孔而电连接到所述第二电容器电极。
CN201910930701.8A 2018-11-07 2019-09-29 显示设备 Active CN111162090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311205171.3A CN116995080A (zh) 2018-11-07 2019-09-29 显示设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0136203 2018-11-07
KR1020180136203A KR20200052782A (ko) 2018-11-07 2018-11-07 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311205171.3A Division CN116995080A (zh) 2018-11-07 2019-09-29 显示设备

Publications (2)

Publication Number Publication Date
CN111162090A true CN111162090A (zh) 2020-05-15
CN111162090B CN111162090B (zh) 2023-10-10

Family

ID=69062192

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910930701.8A Active CN111162090B (zh) 2018-11-07 2019-09-29 显示设备
CN202311205171.3A Pending CN116995080A (zh) 2018-11-07 2019-09-29 显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311205171.3A Pending CN116995080A (zh) 2018-11-07 2019-09-29 显示设备

Country Status (7)

Country Link
US (1) US11063068B2 (zh)
JP (1) JP6916256B2 (zh)
KR (1) KR20200052782A (zh)
CN (2) CN111162090B (zh)
DE (1) DE102019129838A1 (zh)
GB (1) GB2580210B (zh)
TW (1) TWI729456B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933681A (zh) * 2020-09-07 2020-11-13 深圳市华星光电半导体显示技术有限公司 顶发光amoled显示面板、制作方法以及显示装置
CN112420954A (zh) * 2020-11-18 2021-02-26 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN114512548A (zh) * 2022-02-25 2022-05-17 武汉华星光电半导体显示技术有限公司 薄膜晶体管、oled显示面板
WO2022133640A1 (zh) * 2020-12-21 2022-06-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200060071A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치
WO2020231398A1 (en) * 2019-05-13 2020-11-19 Hewlett-Packard Development Company, L.P. Thin-film transistors
KR20200143562A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
US11462601B2 (en) * 2019-06-19 2022-10-04 Samsung Display Co., Ltd. Organic light emitting diode display device
KR20210086345A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
US11637132B2 (en) * 2020-02-07 2023-04-25 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
KR102512014B1 (ko) * 2020-05-21 2023-03-21 삼성디스플레이 주식회사 표시 장치
KR20220033638A (ko) 2020-09-09 2022-03-17 삼성디스플레이 주식회사 표시 장치
KR20220095745A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20220096626A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051906A (zh) * 2013-03-15 2015-11-11 应用材料公司 用于tft的金属氧化物半导体的缓冲层
CN107507841A (zh) * 2017-09-22 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107665909A (zh) * 2016-07-27 2018-02-06 乐金显示有限公司 混合型薄膜晶体管以及使用其的有机发光显示装置
EP3335242A1 (en) * 2015-08-11 2018-06-20 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
CN108257972A (zh) * 2016-12-28 2018-07-06 乐金显示有限公司 显示装置
US20180277614A1 (en) * 2017-03-24 2018-09-27 Apple Inc. Displays With Silicon and Semiconducting-Oxide Top-Gate Thin-Film Transistors

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW575777B (en) 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
JP5368014B2 (ja) 2008-06-24 2013-12-18 共同印刷株式会社 フレキシブル有機ｅｌディスプレイの製造方法
KR101782557B1 (ko) * 2010-10-25 2017-09-28 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20140018937A (ko) 2011-04-22 2014-02-13 아사히 가라스 가부시키가이샤 적층체, 그 제조 방법 및 용도
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN105612608B (zh) * 2013-10-09 2019-12-20 夏普株式会社 半导体装置及其制造方法
KR102180037B1 (ko) 2013-11-06 2020-11-18 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조 방법
SG11201606647PA (en) * 2014-03-14 2016-09-29 Semiconductor Energy Lab Co Ltd Circuit system
CN104078424B (zh) 2014-06-30 2017-02-15 京东方科技集团股份有限公司 低温多晶硅tft阵列基板及其制备方法、显示装置
CN105390504B (zh) * 2014-08-29 2019-02-01 乐金显示有限公司 薄膜晶体管基板及使用它的显示装置
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR102226236B1 (ko) 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102424108B1 (ko) 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US9985082B2 (en) 2016-07-06 2018-05-29 Lg Display Co., Ltd. Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same
KR20180024817A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20180061723A (ko) 2016-11-30 2018-06-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
KR20180136203A (ko) 2017-06-14 2018-12-24 강병환 블루투스 청각장애인 이어폰
CN108198862B (zh) * 2017-12-28 2020-12-08 友达光电（昆山）有限公司 一种低温多晶硅晶体管及其显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051906A (zh) * 2013-03-15 2015-11-11 应用材料公司 用于tft的金属氧化物半导体的缓冲层
EP3335242A1 (en) * 2015-08-11 2018-06-20 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
CN107665909A (zh) * 2016-07-27 2018-02-06 乐金显示有限公司 混合型薄膜晶体管以及使用其的有机发光显示装置
CN108257972A (zh) * 2016-12-28 2018-07-06 乐金显示有限公司 显示装置
US20180277614A1 (en) * 2017-03-24 2018-09-27 Apple Inc. Displays With Silicon and Semiconducting-Oxide Top-Gate Thin-Film Transistors
CN107507841A (zh) * 2017-09-22 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933681A (zh) * 2020-09-07 2020-11-13 深圳市华星光电半导体显示技术有限公司 顶发光amoled显示面板、制作方法以及显示装置
WO2022047915A1 (zh) * 2020-09-07 2022-03-10 深圳市华星光电半导体显示技术有限公司 顶发光 amoled 显示面板、制作方法以及显示装置
CN112420954A (zh) * 2020-11-18 2021-02-26 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112420954B (zh) * 2020-11-18 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2022133640A1 (zh) * 2020-12-21 2022-06-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN115280500A (zh) * 2020-12-21 2022-11-01 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN115280500B (zh) * 2020-12-21 2024-04-19 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN114512548A (zh) * 2022-02-25 2022-05-17 武汉华星光电半导体显示技术有限公司 薄膜晶体管、oled显示面板
WO2023159681A1 (zh) * 2022-02-25 2023-08-31 武汉华星光电半导体显示技术有限公司 薄膜晶体管、oled显示面板

Also Published As

Publication number Publication date
US20200144309A1 (en) 2020-05-07
GB201916211D0 (en) 2019-12-25
DE102019129838A1 (de) 2020-05-07
TWI729456B (zh) 2021-06-01
JP2020076975A (ja) 2020-05-21
US11063068B2 (en) 2021-07-13
JP6916256B2 (ja) 2021-08-11
TW202036895A (zh) 2020-10-01
GB2580210B (en) 2021-11-24
KR20200052782A (ko) 2020-05-15
CN116995080A (zh) 2023-11-03
CN111162090B (zh) 2023-10-10
GB2580210A (en) 2020-07-15

Similar Documents

Publication Publication Date Title
CN111162090B (zh) 显示设备
US10714557B2 (en) Substrate for display device and display device including the same
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US11765937B2 (en) Display device
US10854699B2 (en) Organic light emitting display device with auxiliary electrode and method of manufacturing the same
US10672339B2 (en) Organic light-emitting display device
US11158700B2 (en) Display device having multiple buffer layers
US20240090266A1 (en) Display Device
US11765935B2 (en) Display apparatus
US20110204369A1 (en) Organic Light-Emitting Display Device
KR102028025B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20150041511A (ko) 표시 장치 및 그 제조 방법
KR20190091395A (ko) 유기 발광 표시 장치
US20230157089A1 (en) Display Apparatus
KR20190118221A (ko) 유기 발광 표시 장치
KR20210004794A (ko) 표시 장치
KR20220078163A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant