KR20210086345A - 산화물 반도체 패턴을 포함하는 디스플레이 장치 - Google Patents
산화물 반도체 패턴을 포함하는 디스플레이 장치 Download PDFInfo
- Publication number
- KR20210086345A KR20210086345A KR1020190180187A KR20190180187A KR20210086345A KR 20210086345 A KR20210086345 A KR 20210086345A KR 1020190180187 A KR1020190180187 A KR 1020190180187A KR 20190180187 A KR20190180187 A KR 20190180187A KR 20210086345 A KR20210086345 A KR 20210086345A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- barrier line
- region
- display area
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 230000004888 barrier function Effects 0.000 claims abstract description 103
- 239000000463 material Substances 0.000 claims abstract description 63
- 239000010409 thin film Substances 0.000 claims abstract description 62
- 238000005538 encapsulation Methods 0.000 claims abstract description 47
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 36
- 239000001257 hydrogen Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 34
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000010936 titanium Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 230000006866 deterioration Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 220
- 239000011229 interlayer Substances 0.000 description 45
- 239000003990 capacitor Substances 0.000 description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 101100519283 Arabidopsis thaliana PDX13 gene Proteins 0.000 description 19
- 101150021955 GIP1 gene Proteins 0.000 description 19
- 101150099040 GIP2 gene Proteins 0.000 description 19
- 101100218339 Gibberella zeae (strain ATCC MYA-4620 / CBS 123657 / FGSC 9075 / NRRL 31084 / PH-1) aurR1 gene Proteins 0.000 description 19
- 239000011651 chromium Substances 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 239000004020 conductor Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 239000002356 single layer Substances 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 7
- 239000011368 organic material Substances 0.000 description 6
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 239000002346 layers by function Substances 0.000 description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H01L51/5253—
-
- H01L27/3262—
-
- H01L27/3276—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 각 화소 영역의 박막 트랜지스터가 산화물 반도체 패턴을 포함하는 디스플레이 장치에 관한 것이다. 상기 화소 영역들은 소자 기판의 표시 영역 상에 위치할 수 있다. 상기 표시 영역은 게이트 라인들에 의해 게이트 드라이버와 전기적으로 연결될 수 있다. 각 화소 영역의 상기 박막 트랜지스터 상에는 봉지 부재가 위치할 수 있다. 상기 봉지 부재는 상기 표시 영역의 외측으로 연장할 수 있다. 상기 게이트 라인들은 상기 봉지 부재와 중첩할 수 있다. 상기 게이트 라인들과 상기 봉지 부재 사이에는 배리어 라인이 위치할 수 있다. 상기 배리어 라인은 수소 배리어 물질을 포함할 수 있다. 이에 따라, 상기 디스플레이 장치에서는 상기 봉지 부재에 의한 상기 박막 트랜지스터의 특성 저하가 방지될 수 있다.
Description
본 발명은 각 화소 영역의 박막 트랜지스터가 산화물 반도체 패턴을 포함하는 디스플레이 장치에 관한 것이다.
일반적으로 모니터, TV, 노트북, 디지털 카메라와 같은 전자 기기는 이미지의 구현을 위하여 디스플레이 장치를 포함한다. 예를 들어, 상기 디스플레이 장치는 발광 소자를 포함할 수 있다. 상기 발광 소자는 특정한 색을 나타내는 빛을 방출할 수 있다. 예를 들어, 상기 발광 소자는 제 1 전극과 제 2 전극 사이에 위치하는 발광층을 포함할 수 있다.
상기 디스플레이 장치는 상기 발광 소자와 전기적으로 연결되는 구동 회로 및 상기 구동 회로와 상기 발광 소자를 덮는 봉지 부재를 포함할 수 있다. 상기 구동 회로는 게이트 신호에 따라 데이터 신호에 대응하는 구동 전류를 상기 발광 소자로 제공할 수 있다. 예를 들어, 상기 구동 회로는 적어도 하나의 박막 트랜지스터를 포함할 수 있다. 상기 박막 트랜지스터는 누설 전류에 의한 불량을 방지하기 위하여 산화물 반도체 패턴을 포함할 수 있다. 상기 봉지 부재는 외부 충격 및 수분에 의한 상기 발광 소자의 손상을 방지할 수 있다. 예를 들어, 상기 봉지 부재는 무기 절연막과 유기 절연막의 적층 구조일 수 있다.
상기 게이트 신호는 게이트 라인을 통해 전달될 수 있다. 상기 게이트 신호를 생성하는 게이트 드라이버는 상기 구동 회로와 상기 발광 소자가 위치하는 표시 영역의 외측에 위치할 수 있다. 예를 들어, 상기 표시 영역 상에 위치하는 상기 구동 회로는 상기 게이트 라인을 통해 상기 표시 영역의 외측에 위치하는 상기 게이트 드라이버와 연결될 수 있다. 상기 봉지 부재는 상기 게이트 라인들 상으로 연장할 수 있다. 그러나, 상기 디스플레이 장치에서는 상기 봉지 부재로부터 확산된 수소가 상기 게이트 라인을 통해 이동할 수 있다. 이에 따라, 상기 디스플레이 장치에서는 상기 게이트 라인을 통해 상기 구동 회로로 수소가 유입될 수 있다. 이에 따라, 상기 디스플레이 장치에서는 수소에 의해 상기 산화물 반도체 패턴이 열화되어, 상기 박막 트랜지스터의 특성이 저하될 수 있다.
본 발명이 해결하고자 하는 과제는 게이트 라인들을 통한 수소의 유입을 방지할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 각 화소 영역의 구동 회로와 연결되는 게이트 라인 및/또는 데이터 라인이 수소 유입 경로로 기능하는 것을 방지할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 화소 영역들을 포함한다. 각 화소 영역은 구동 회로 및 발광 소자를 포함한다. 구동 회로는 산화물 반도체 패턴을 포함한다. 발광 소자는 구동 회로와 연결된다. 화소 영역들의 외측에는 게이트 드라이버가 위치한다. 게이트 드라이버는 게이트 라인들을 통해 각 화소 영역과 연결된다. 화소 영역들 상에는 봉지 부재가 위치한다. 봉지 부재는 게이트 라인들과 중첩한다. 게이트 라인들과 봉지 부재 사이에는 제 1 배리어 라인이 위치한다. 제 1 배리어 라인은 게이트 라인들과 교차한다. 제 1 배리어 라인은 수소 배리어 물질을 포함한다.
수소 배리어 물질은 티타늄(Ti)을 포함할 수 있다.
화소 영역들의 외측에는 패드 영역을 포함할 수 있다. 패드 영역은 데이터 라인들을 통해 각 화소 영역과 연결될 수 있다. 데이터 라인들은 제 1 배리어 라인과 동일한 물질을 포함할 수 있다.
제 1 배리어 라인은 데이터 라인들과 이격될 수 있다.
제 1 배리어 라인과 게이트 드라이버 사이에는 제 2 배리어 라인이 위치할 수 있다. 제 2 배리어 라인은 제 1 배리어 라인과 나란히 연장할 수 있다.
제 1 배리어 라인은 패드 영역과 연결될 수 있다.
구동 회로는 산화물 반도체 패턴의 채널 영역과 중첩하는 게이트 전극, 산화물 반도체 패턴과 게이트 전극 사이에 위치하는 게이트 절연막, 산화물 반도체 패턴의 소스 영역과 연결되는 소스 전극 및 산화물 반도체 패턴의 드레인 영역과 연결되는 드레인 전극을 더 포함할 수 있다. 소스 전극 및 드레인 전극은 제 1 배리어 라인과 동일한 층 상에 위치할 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 소자 기판을 포함한다. 소자 기판은 표시 영역 및 비표시 영역을 포함한다. 비표시 영역은 표시 영역의 외측에 위치한다. 소자 기판의 비표시 영역 상에는 게이트 드라이버가 위치한다. 게이트 드라이버는 게이트 라인들을 통해 표시 영역과 연결된다. 배리어 라이은 게이트 라인들과 교차한다. 배리어 라인은 수소 배리어 물질을 포함한다. 소자 기판의 표시 영역 상에는 봉지 부재가 위치한다. 봉지 부재는 게이트 라인들 상으로 연장한다. 게이트 라인들은 소자 기판과 배리어 라인 사이에 위치한다.
소자 기판의 표시 영역 상에는 구동 회로들이 위치할 수 있다. 각 구동 회로는 박막 트랜지스터를 포함할 수 있다. 박막 트랜지스터는 게이트 라인들 중 하나와 연결될 수 있다. 박막 트랜지스터는 산화물 반도체 패턴을 포함할 수 있다.
소자 기판의 비표시 영역 상에는 패드 영역이 위치할 수 있다. 패드 영역은 데이터 라인들을 통해 표시 영역과 연결될 수 있다. 각 데이터 라인은 소자 기판과 배리어 라인 사이에 위치하는 영역을 포함할 수 있다.
데이터 라인들의 적층 구조는 배리어 라인의 적층 구조와 다를 수 있다.
배리어 라인은 표시 영역을 따라 연장하는 폐곡선(closed loop) 형상일 수 있다.
배리어 라인은 제 1 영역 및 제 2 영역을 포함할 수 있다. 제 1 영역은 제 1 폭을 가질 수 있다. 제 2 영역은 제 1 폭보다 큰 제 2 폭을 가질 수 있다. 표시 영역의 모서리는 라운드 형상일 수 있다. 배리어 라인의 제 2 영역은 표시 영역의 모서리에 대응될 수 있다.
배리어 라인과 표시 영역 사이의 거리는 일정할 수 있다.
본 발명의 기술적 사상에 따른 디스플레이 장치는 표시 영역과 게이트 드라이버 사이를 연결하는 게이트 라인들과 봉지 부재 사이에 위치하는 배리어 라인을 포함하되, 상기 배리어 라인이 수소 배리어 물질을 포함할 수 있다. 이에 따라, 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 상기 게이트 라인들이 수소의 이동 경로로 기능하지 않을 수 있다. 따라서, 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 박막 트랜지스터 및 이를 포함하는 구동 회로에 대한 신뢰성이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 2a는 도 1의 I-I'선 및 II-II'선을 따라 절단한 단면들을 나타낸 도면이다.
도 2b는 도 1의 III-III'선 및 IV-IV'선을 따라 절단한 단면들을 나타낸 도면이다.
도 3, 5 내지 7 및 9는 각각 본 발명의 다른 실시 예에 따른 디스플레이 장치를 나타낸 도면들이다.
도 4a는 도 3의 V-V'선 및 VI-VI'선을 따라 절단한 단면들을 나타낸 도면이다.
도 4b는 도 3의 VII-VII'선 및 VIII-VIII'선을 따라 절단한 단면들을 나타낸 도면이다.
도 8은 도 7의 K 영역을 확대한 도면이다.
도 2a는 도 1의 I-I'선 및 II-II'선을 따라 절단한 단면들을 나타낸 도면이다.
도 2b는 도 1의 III-III'선 및 IV-IV'선을 따라 절단한 단면들을 나타낸 도면이다.
도 3, 5 내지 7 및 9는 각각 본 발명의 다른 실시 예에 따른 디스플레이 장치를 나타낸 도면들이다.
도 4a는 도 3의 V-V'선 및 VI-VI'선을 따라 절단한 단면들을 나타낸 도면이다.
도 4b는 도 3의 VII-VII'선 및 VIII-VIII'선을 따라 절단한 단면들을 나타낸 도면이다.
도 8은 도 7의 K 영역을 확대한 도면이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다" 또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
(실시 예)
도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다. 도 2a는 도 1의 I-I'선 및 II-II'선을 따라 절단한 단면들을 나타낸 도면이다. 도 2b는 도 1의 III-III'선 및 IV-IV'선을 따라 절단한 단면들을 나타낸 도면이다.
도 1, 2a 및 2b를 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치는 소자 기판(100)을 포함할 수 있다. 상기 소자 기판(100)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 소자 기판(100)은 유리 또는 플라스틱을 포함할 수 있다.
상기 소자 기판(100)은 표시 영역(AA) 및 비표시 영역(NA)을 포함할 수 있다. 상기 표시 영역(AA)은 사용자에게 제공될 이미지를 구현할 수 있다. 예를 들어, 상기 표시 영역(AA) 내에는 화소 영역들(PA)이 위치할 수 있다. 각 화소 영역(PA)은 특정한 색을 구현할 수 있다. 예를 들어, 각 화소 영역(PA)은 구동 회로(D) 및 발광 소자(300)를 포함할 수 있다.
상기 구동 회로(D)는 게이트 신호에 따라 데이터 신호에 대응하는 구동 전류를 생성할 수 있다. 예를 들어, 상기 구동 회로(D)는 제 1 박막 트랜지스터(210), 제 2 박막 트랜지스터(220) 및 스토리지 커패시터(230)를 포함할 수 있다.
상기 제 1 박막 트랜지스터(210)는 상기 게이트 신호에 따라 상기 제 2 박막 트랜지스터(220)를 턴-온/오프할 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(210)는 제 1 반도체 패턴(211), 제 1 게이트 절연막(212), 제 1 게이트 전극(213), 제 1 소스 전극(215) 및 제 1 드레인 전극(216)을 포함할 수 있다.
상기 제 1 반도체 패턴(211)은 산화물 반도체일 수 있다. 예를 들어, 상기 제 1 반도체 패턴(211)은 IGZO와 같은 금속 산화물을 포함하는 산화물 반도체 패턴일 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 누설 전류에 의한 상기 제 1 박막 트랜지스터(210)의 불량이 방지될 수 있다.
상기 제 1 반도체 패턴(211)은 제 1 소스 영역, 제 1 채널 영역 및 제 1 드레인 영역을 포함할 수 있다. 상기 제 1 채널 영역은 상기 제 1 소스 영역과 상기 제 1 드레인 영역 사이에 위치할 수 있다. 상기 제 1 소스 영역 및 상기 제 1 드레인 영역은 상기 제 1 채널 영역보다 높은 전기 전도도를 가질 수 있다. 상기 제 1 소스 영역의 저항 및 상기 제 1 드레인 영역의 저항은 상기 제 1 채널 영역의 저항보다 낮을 수 있다. 예를 들어, 상기 제 1 소스 영역 및 상기 제 1 드레인 영역은 도체화된 영역일 수 있다.
상기 제 1 게이트 절연막(212)은 상기 제 1 반도체 패턴(211) 상에 위치할 수 있다. 예를 들어, 상기 제 1 게이트 절연막(212)은 상기 제 1 반도체 패턴(211)의 상기 제 1 채널 영역과 중첩할 수 있다. 상기 제 1 반도체 패턴(211)의 상기 제 1 소스 영역 및 상기 제 1 드레인 영역은 상기 제 1 게이트 절연막(212)의 외측에 위치할 수 있다. 상기 제 1 게이트 절연막(212)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 게이트 절연막(212)은 실리콘 산화물(SiO)을 포함할 수 있다. 상기 제 1 게이트 절연막(212)은 고유전율을 갖는 물질(High-K material)을 포함할 수 있다. 예를 들어, 상기 제 1 게이트 절연막(212)은 하프늄 산화물(HfO)을 포함할 수 있다. 상기 제 1 게이트 절연막(212)은 다중층 구조일 수 있다.
상기 제 1 게이트 전극(213)은 상기 제 1 게이트 절연막(212) 상에 위치할 수 있다. 예를 들어, 상기 제 1 게이트 전극(213)은 상기 제 1 반도체 패턴(211)의 상기 제 1 채널 영역과 중첩할 수 있다. 상기 제 1 게이트 절연막(212)의 측면은 상기 제 1 게이트 전극(213)의 측면과 수직 정렬될 수 있다. 예를 들어, 상기 제 1 게이트 전극(213)은 상기 제 1 게이트 절연막(212)에 의해 상기 제 1 반도체 패턴(211)과 절연될 수 있다. 상기 제 1 반도체 패턴(211)의 상기 제 1 채널 영역은 상기 제 1 게이트 전극(213)에 인가되는 전압에 대응하는 전기 전도성을 가질 수 있다. 예를 들어, 상기 제 1 산화물 반도체 패턴(211)의 상기 제 1 채널 영역은 반도체 영역일 수 있다. 상기 제 1 게이트 전극(213)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 게이트 전극(213)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 및 구리(Cu)와 같은 금속 또는 이들의 합금을 포함할 수 있다. 제1 게이트 전극(213)은 단일층 또는 다중층으로 형성될 수 있다.
상기 제 1 소스 전극(215)은 상기 제 1 반도체 패턴(211)의 상기 제 1 소스 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 제 1 소스 전극(215)은 상기 제 1 소스 영역의 일부 영역과 직접 접촉할 수 있다. 상기 제 1 소스 전극(215)은 상기 제 1 소스 영역과 중첩하는 영역을 포함할 수 있다. 상기 제 1 소스 전극(215)은 상기 제 1 게이트 전극(213)과 절연될 수 있다. 예를 들어, 상기 제 1 반도체 패턴(211) 및 상기 제 1 게이트 전극(213) 상에는 상부 층간 절연막(140)이 위치하고, 상기 제 1 소스 전극(215)은 상기 상부 층간 절연막(140) 상에 위치할 수 있다. 상기 상부 층간 절연막(140)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 상부 층간 절연막(140)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 상기 상부 층간 절연막(140)은 상기 제 1 반도체 패턴(211)의 외측으로 연장할 수 있다. 예를 들어, 상기 제 1 반도체 패턴(211)의 측면 및 상기 제 1 게이트 전극(213)의 측면은 상기 상부 층간 절연막(140)과 직접 접촉할 수 있다. 상기 상부 층간 절연막(140)은 상기 제 1 반도체 패턴(211)의 상기 제 1 소스 영역을 부분적으로 노출하는 제 1 소스 컨택홀을 포함할 수 있다. 상기 제 1 소스 전극(215)은 상기 제 1 소스 컨택홀 내에서 상기 제 1 반도체 패턴(211)의 상기 제 1 소스 영역과 연결될 수 있다.
도 2a를 참조하면, 상부 층간 절연막(140)은 단일층으로 도시 되어 있지만, 이에 한정되지는 한는다. 예를 들어, 상부 층간 절연막(140)은 질화 실리콘(SiNx) 물질층 및 산화 실리콘(SiOx) 물질층으로 이루어진 다중층으로 구성될 수 있다. 예를 들어, 상부 층간 절연막(140)이 2중층인 경우, 상부 층간 절연막(140)은 질화 실리콘(SiNx)층 및 산화 실리콘(SiOx)층이 적층되어 구성될 수 있다.
상기 제 1 소스 전극(215)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 소스 전극(215)은 알루미늄(Al), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W) 및 구리(Cu)와 같은 금속 또는 합금을 포함할 수 있다. 그리고, 제1 소스 전극(215)은 단일층 또는 다중층일 수 있다. 상기 제 1 소스 전극(215)은 상기 제 1 게이트 전극(213)과 다른 물질을 포함할 수 있다.
상기 제 1 드레인 전극(216)은 상기 제 1 반도체 패턴(211)의 상기 제 1 드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 제 1 드레인 전극(216)은 상기 제 1 드레인 영역의 일부 영역과 직접 접촉할 수 있다. 상기 제 1 드레인 전극(216)은 상기 제 1 드레인 영역과 중첩하는 영역을 포함할 수 있다. 상기 제 1 드레인 전극(216)은 상기 제 1 게이트 전극(213)과 절연될 수 있다. 예를 들어, 상기 제 1 드레인 전극(260)은 상기 층간 절연막(240) 상에 위치할 수 있다. 상기 드레인 전극(216)은 상기 제 1 소스 전극(215)과 이격될 수 있다. 예를 들어, 상기 상부 층간 절연막(214)은 상기 제 1 드레인 영역을 부분적으로 노출하는 제 1 드레인 컨택홀을 포함할 수 있다. 상기 제 1 드레인 전극(216)은 상기 제 1 드레인 컨택홀 내에서 상기 제 1 드레인 영역과 연결될 수 있다.
상기 제 1 드레인 전극(216)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 드레인 전극(216)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 및 구리(Cu)와 같은 금속 또는 합금을 포함할 수 있다. 제 1 드레인 전극(216)은 단일층 또는 다중층일 수 있다. 상기 제 1 드레인 전극(216)은 상기 제 1 소스 전극(215)과 동일한 물질을 포함할 수 있다. 상기 제 1 드레인 전극(216)은 상기 제 1 게이트 전극(213)과 다른 물질을 포함할 수 있다.
상기 제 2 박막 트랜지스터(220)는 상기 데이터 신호에 대응하는 구동 전류를 생성할 수 있다. 상기 제 2 박막 트랜지스터(220)는 상기 제 1 박막 트랜지스터(210)와 동일한 구조를 가질 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(220)는 제 2 반도체 패턴(221), 제 2 게이트 전극(223), 제 2 소스 전극(225) 및 제 2 드레인 전극(226)을 포함할 수 있다.
상기 제 2 반도체 패턴(221)은 상기 제 1 반도체 패턴(211)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 제 2 반도체 패턴(221)은 실리콘을 포함할 수 있다. 상기 제 2 반도체 패턴(221)은 상기 제 1 반도체 패턴(211)과 다른 층 상에 위치할 수 있다. 예를 들어, 상기 소자 기판(100)과 상기 제 1 반도체 패턴(211) 사이에는 하부 층간 절연막(130)이 위치하고, 상기 제 2 반도체 패턴(221)은 상기 소자 기판(100)과 상기 하부 층간 절연막(130) 사이에 위치할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 제 1 반도체 패턴(211)이 상기 제 2 반도체 패턴(221)의 형성 공정에 영향을 받지 않을 수 있다.
도 2a를 참조하면, 하부 층간 절연막(130)은 단일층으로 도시 되어 있지만, 이에 한정되지는 한는다. 예를 들어, 하부 층간 절연막(130)은 질화 실리콘(SiNx) 물질층 및 산화 실리콘(SiOx) 물질층으로 이루어진 다중층으로 구성될 수 있다. 예를 들어, 하부 층간 절연막(130)이 3중층인 경우, 하부 층간 절연막(130)은 제1 질화 실리콘(SiNx) 층, 제2 질화 실리콘(SiNx)층, 및 제1 산화 실리콘(SiOx)층이 적층되어 구성될 수 있다.
상기 제 2 반도체 패턴(221)은 상기 제 1 반도체 패턴(211)과 동일한 구성을 가질 수 있다. 예를 들어, 상기 제 2 반도체 패턴(221)은 제 2 소스 영역과 제 2 드레인 영역 사이에 위치하는 제 2 채널 영역을 포함할 수 있다. 상기 제 2 소스 영역과 상기 제 2 드레인 영역은 상기 제 2 채널 영역보다 낮은 저항을 가질 수 있다. 예를 들어, 상기 제 2 소스 영역 및 상기 제 2 드레인 영역은 상기 제 2 채널 영역보다 큰 도전성 불순물의 농도를 가질 수 있다.
상기 제 2 게이트 전극(223)은 상기 제 2 반도체 패턴(221)의 상기 제 2 채널 영역 상에 위치할 수 있다. 예를 들어, 상기 제 2 반도체 패턴(221)은 상기 소자 기판(100)과 상기 제 2 게이트 전극(223) 사이에 위치할 수 있다. 상기 제 2 게이트 전극(223)은 상기 제 1 게이트 전극(213)과 다른 층 상에 위치할 수 있다. 예를 들어, 상기 제 2 게이트 전극(223)은 상기 제 2 반도체 패턴(221)과 상기 하부 층간 절연막(130) 사이에 위치할 수 있다. 상기 제 2 게이트 전극(223)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제 2 게이트 전극(223)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 및 구리(Cu)와 같은 금속 또는 합금을 포함할 수 있다. 제2 게이트 전극(223)은 단일층 또는 다중층일 수 있다. 상기 제 2 게이트 전극(223)은 상기 제 1 게이트 전극(213)과 동일한 물질을 포함할 수 있다.
상기 제 2 게이트 전극(223)은 상기 제 2 반도체 패턴(221)과 절연될 수 있다. 예를 들어, 상기 제 2 반도체 패턴(221)과 상기 제 2 게이트 전극(223) 사이에는 제 2 게이트 절연막(120)이 위치할 수 있다. 상기 제 2 게이트 절연막(120)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 제 2 게이트 절연막(120)은 실리콘 산화물(SiOx)을 포함할 수 있다. 상기 제 2 게이트 절연막(120)은 고유전율을 갖는 물질(High-K material)을 포함할 수 있다. 예를 들어, 상기 제 2 게이트 절연막(120)은 하프늄 산화물(HfO)을 포함할 수 있다. 상기 제 2 게이트 절연막(120)은 다중층 구조일 수 있다. 예를 들어, 상기 제 2 게이트 절연막(120)의 적층 구조는 상기 제 1 게이트 절연막(212)의 적층 구조와 동일할 수 있다.
상기 제 2 게이트 절연막(120)은 상기 제 2 반도체 패턴(221)의 외측으로 연장할 수 있다. 예를 들어, 상기 제 2 반도체 패턴(221)의 측면은 상기 제 2 게이트 절연막(120)에 의해 덮일 수 있다. 상기 제 2 게이트 절연막(120)은 상기 소자 기판(100)과 상기 하부 층간 절연막(130) 사이로 연장할 수 있다. 예를 들어, 상기 제 2 게이트 절연막(120)은 상기 제 1 반도체 패턴(211)과 중첩하는 영역을 포함할 수 있다.
상기 제 2 소스 전극(225)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제 2 소스 전극(225)은 알루미늄(Al), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W) 및 구리(Cu)와 같은 금속 또는 합금을 포함할 수 있다. 제2 소스 전극(225)은 단일층 또는 다중층일 수 있다. 상기 제 2 소스 전극(225)은 상기 제 2 게이트 전극(223)과 다른 물질을 포함할 수 있다. 상기 제 2 소스 전극(225)은 상기 제 1 드레인 전극(216)과 연결될 수 있다. 상기 제 2 소스 전극(225)은 상기 제 1 드레인 전극(216)과 동일한 층 상에 위치할 수 있다. 예를 들어, 상기 제 2 소스 전극(225)은 상기 상부 층간 절연막(140) 상에 위치할 수 있다. 상기 제 2 소스 전극(225)은 상기 제 1 드레인 전극(216)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 2 소스 전극(225)은 상기 제 1 드레인 전극(216)과 직접 접촉할 수 있다.
상기 제 2 소스 전극(225)은 상기 제 2 반도체 패턴(221)의 상기 제 2 소스 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 제 2 소스 전극(225)은 상기 제 2 소스 영역의 일부 영역과 직접 접촉할 수 있다. 상기 제 2 소스 전극(225)은 상기 제 2 소스 영역과 중첩하는 영역을 포함할 수 있다. 상기 제 2 게이트 절연막(120), 상기 하부 층간 절연막(130) 및 상기 상부 층간 절연막(140)은 상기 제 2 반도체 패턴(221)의 상기 제 2 소스 영역을 부분적으로 노출하는 제 2 소스 컨택홀을 포함할 수 있다. 상기 제 2 소스 전극(225)은 상기 제 2 소스 컨택홀 내에서 상기 제 2 반도체 패턴(221)의 상기 제 2 소스 영역과 연결될 수 있다.
상기 제 2 드레인 전극(226)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제 2 드레인 전극(226)은 알루미늄(Al), 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W) 및 구리(Cu)와 같은 금속을 포함할 수 있다. 제2 드레인 전극(226)은 단일층 또는 다중층일 수 있다. 상기 제 2 드레인 전극(226)은 상기 제 2 게이트 전극(223)과 다른 물질을 포함할 수 있다. 상기 제 2 드레인 전극(226)은 상기 제 2 소스 전극(225)과 동일한 물질을 포함할 수 있다. 상기 제 2 드레인 전극(226)은 상기 제 2 소스 전극(225)과 동일한 층 상에 위치할 수 있다. 예를 들어, 상기 제 2 드레인 전극(226)은 상기 상부 층간 절연막(140) 상에 위치할 수 있다.
상기 제 2 드레인 전극(226)은 상기 제 2 반도체 패턴(221)의 상기 제 2 드레인 영역과 전기적으로 연결될 수 있다. 예를 들어, 상기 제 2 드레인 전극(226)은 상기 제 2 드레인 영역의 일부 영역과 직접 접촉할 수 있다. 상기 제 2 드레인 전극(226)은 상기 제 2 드레인 영역과 중첩하는 영역을 포함할 수 있다. 상기 제 2 드레인 전극(226)은 상기 제 2 소스 전극(225)과 이격될 수 있다. 상기 제 2 게이트 절연막(120), 상기 하부 층간 절연막(130) 및 상기 상부 층간 절연막(140)은 상기 제 2 반도체 패턴(221)의 상기 제 2 드레인 영역을 부분적으로 노출하는 제 2 드레인 컨택홀을 포함할 수 있다. 상기 제 2 드레인 전극(226)은 상기 제 2 드레인 컨택홀 내에서 상기 제 2 반도체 패턴(221)의 상기 제 2 드레인 영역과 연결될 수 있다.
상기 스토리지 커패시터(230)는 상기 제 2 박막 트랜지스터(220)의 동작을 한 프레임 동안 유지할 수 있다. 예를 들어, 상기 스토리지 커패시터(230)는 상기 제 2 박막 트랜지스터(220)의 상기 제 2 게이트 전극(223)과 연결되는 제 1 커패시터 전극(231) 및 상기 제 2 박막 트랜지스터(220)의 상기 제 2 드레인 전극(226)과 연결되는 제 2 커패시터 전극(232)를 포함할 수 있다. 상기 제 1 커패시터 전극(231) 및 상기 제 2 커패시터 전극(232)은 상기 제 2 박막 트랜지스터(220)의 형성 공정에 의해 형성될 수 있다. 예를 들어, 상기 제 1 커패시터 전극(231)은 상기 제 2 반도체 패턴(221)과 동일한 물질을 포함하고, 상기 제 2 커패시터 전극(232)은 상기 제 2 게이트 전극(223)과 동일한 물질을 포함할 수 있다. 상기 제 1 커패시터 전극(231)과 상기 제 2 커패시터 전극(232) 사이에는 제 2 게이트 절연막(120)이 위치할 수 있다. 상기 제 2 커패시터 전극(232)은 상기 제 1 커패시터 전극(231)과 중첩하는 영역을 포함할 수 있다.
상기 소자 기판(100)과 상기 구동 회로(D) 사이에는 버퍼층(110)이 위치할 수 있다. 상기 버퍼층(110)은 상기 구동 회로(D)의 형성 공정에서 상기 소자 기판(100)에 의한 오염을 방지할 수 있다. 상기 버퍼층(110)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 버퍼층(110)은 실리콘 산화물(SiOx) 및/또는 실리콘 질화물(SiNx)을 포함할 수 있다. 상기 버퍼층(110)은 다중층 구조일 수 있다. 예를 들어, 상기 버퍼층(110)은 실리콘 산화물(SiOx)로 이루어진 절연막과 실리콘 질화물(SiNx)로 이루어진 절연막의 적층 구조일 수 있다.
상기 구동 회로(D) 상에는 오버 코트층(150)이 위치할 수 있다. 상기 오버 코트층(150)은 상기 구동 회로(D)에 의한 단차를 제거할 수 있다. 예를 들어, 상기 소자 기판(100)과 대향하는 상기 오버 코트층(150)의 표면은 평평한 평면(flat surface)일 수 있다. 상기 제 1 박막 트랜지스터(210), 상기 제 2 박막 트랜지스터(220) 및 상기 스토리지 커패시터(230)에 의한 단차는 상기 오버 코트층(150)에 의해 제거될 수 있다. 상기 오버 코트층(150)은 절연성 물질을 포함할 수 있다. 상기 오버 코트층(150)은 상대적으로 유동성이 큰 물질을 포함할 수 있다. 예를 들어, 상기 오버 코트층(150)은 유기 물질을 포함할 수 있다.
상기 발광 소자(300)는 상기 오버 코트층(150) 상에 위치할 수 있다. 상기 발광 소자(300)는 특정한 색을 나타내는 빛을 방출할 수 있다. 예를 들어, 상기 발광 소자(300)는 상기 오버 코트층(150) 상에 순서대로 적층된 제 1 전극(310), 발광층(320) 및 제 2 전극(330)을 포함할 수 있다. 상기 발광 소자(300)는 상기 구동 회로(D)와 전기적으로 연결될 수 있다. 예를 들어, 상기 제 1 전극(310)은 상기 제 2 박막 트랜지스터(220)의 상기 제 2 드레인 전극(226)과 연결될 수 있다. 상기 제 1 전극(310)은 상기 제 2 드레인 전극(226)과 중첩하는 영역을 포함할 수 있다. 예를 들어, 상기 오버 코트층(150)은 상기 제 2 드레인 전극(226)을 부분적으로 노출하는 전극 컨택홀을 포함할 수 있다. 상기 제 1 전극(310)은 상기 전극 컨택홀 내에서 상기 제 2 드레인 전극(226)과 직접 접촉할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 화소 영역(PA)의 상기 발광 소자(300)가 해당 화소 영역(PA)의 상기 구동 회로(D)에 의해 생성된 구동 전류에 따른 휘도의 빛을 방출할 수 있다.
상기 제 1 전극(310)은 도전성 물질을 포함할 수 있다. 상기 제 1 전극(310)은 상대적으로 반사율이 높은 물질을 포함할 수 있다. 예를 들어, 상기 제 1 전극(310)은 알루미늄(Al) 및 은(Ag)과 같은 금속을 포함할 수 있다. 상기 제 1 전극(310)은 다중층 구조일 수 있다. 예를 들어, 상기 제 1 전극(310)은 ITO 및 IZO와 같은 투명한 도전성 물질로 형성된 투명 전극들 사이에 금속으로 형성된 반사 전극이 위치하는 구조일 수 있다.
상기 발광층(320)은 상기 제 1 전극(310)과 상기 제 2 전극(330) 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다. 예를 들어, 상기 발광층(320)은 발광 물질을 포함하는 발광 물질층(Emission Material Layer; EML)일 수 있다. 상기 발광 물질은 유기 물질, 무기 물질 또는 하이브리드 물질을 포함할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 유기 물질의 발광층(320)을 포함하는 유기 전계 발광 표시 장치일 수 있다.
상기 제 2 전극(330)은 도전성 물질을 포함할 수 있다. 상기 제 2 전극(330)은 상기 제 1 전극(310)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 제 2 전극(330)은 ITO 및 IZO와 같은 투명한 도전성 물질로 형성된 투명 전극일 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층(320)에 의해 생성된 빛이 상기 제 2 전극(330)을 통해 외부로 방출될 수 있다.
상기 발광 소자(300)는 상기 제 1 전극(310)과 상기 발광층(320) 사이 및/또는 상기 발광층(320)과 상기 제 2 전극(330) 사이에 위치하는 발광 기능층을 더 포함할 수 있다. 상기 발광 기능층은 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Transmitting Layer; HTL), 전자 수송층(Electron Transmitting Layer; ETL) 및 전자 주입층(Electron Injection Layer; EIL) 중 적어도 하나를 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광 소자(300)의 발광 효율이 향상될 수 있다.
상기 발광 소자(300) 상에는 봉지 부재(400)가 위치할 수 있다. 상기 봉지 부재(400)는 외부 수분 및 충격에 의한 상기 발광 소자(300)의 손상을 방지할 수 있다. 예를 들어, 상기 봉지 부재(400)는 상기 발광 소자(300)의 상기 제 2 전극(330)을 완전히 덮을 수 있다. 상기 봉지 부재(400)는 상기 제 2 전극(330)의 외측으로 연장할 수 있다.
상기 봉지 부재(400)는 다중층 구조일 수 있다. 예를 들어, 상기 봉지 부재(400)는 상기 제 2 전극(330) 상에 순서대로 적층된 제 1 봉지층(410), 제 2 봉지층(420) 및 제 3 봉지층(430)을 포함할 수 있다. 상기 제 1 봉지층(410), 상기 제 2 봉지층(420) 및 상기 제 3 봉지층(430)은 절연성 물질을 포함할 수 있다. 상기 제 2 봉지층(420)은 상기 제 1 봉지층(410) 및 상기 제 3 봉지층(430)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 제 1 봉지층(410) 및 상기 제 3 봉지층(430)은 무기 물질을 포함하고, 상기 제 2 봉지층(420)은 유기 물질을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 외부 수분 및 충격에 의한 상기 발광 소자(300)의 손상이 효과적으로 방지될 수 있다. 상기 발광 소자(300)에 의한 단차는 상기 제 2 봉지층(420)에 의해 제거될 수 있다. 예를 들어, 상기 소자 기판(100)과 대향하는 상기 봉지 부재(400)의 표면은 상기 소자 기판(100)의 표면과 평행할 수 있다.
각 화소 영역(PA)의 상기 발광 소자(300)는 인접한 화소 영역(PA)의 상기 발광 소자(300)와 독립적으로 제어될 수 있다. 예를 들어, 각 발광 소자(300)의 상기 제 1 전극(310)은 인접한 발광 소자(300)의 상기 제 1 전극(310)과 절연될 수 있다. 예를 들어, 각 발광 소자(300)의 상기 제 1 전극(310)은 인접한 발광 소자(300)의 상기 제 1 전극(310)과 이격될 수 있다. 인접한 제 1 전극들(310) 사이의 공간에는 뱅크 절연막(160)이 위치할 수 있다. 상기 뱅크 절연막(160)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(160)은 유기 절연 물질을 포함할 수 있다. 상기 뱅크 절연막(160)은 인접한 제 1 전극들(310) 사이에서 상기 오버 코트층(150)과 접촉할 수 있다. 상기 뱅크 절연막(160)은 상기 오버 코트층(150)과 다른 물질을 포함할 수 있다. 상기 뱅크 절연막(160)은 각 제 1 전극(310)의 가장 자리를 덮을 수 있다. 예를 들어, 각 발광 소자(300)의 상기 발광층(320) 및 상기 제 2 전극(330)은 상기 뱅크 절연막(160)에 의해 노출된 해당 제 1 전극(310)의 일부 영역 상에 적층될 수 있다.
각 화소 영역(PA)의 상기 발광 소자(300)는 인접한 화소 영역(PA)의 상기 발광 소자(300)와 다른 색을 구현할 수 있다. 예를 들어, 각 발광 소자(300)의 상기 발광층(320)은 인접한 발광 소자(300)의 상기 발광층(320)과 다른 물질을 포함할 수 있다. 각 발광 소자(300)의 상기 발광층(320)은 인접한 발광 소자(300)의 상기 발광층(320)과 이격될 수 있다. 예를 들어, 각 발광 소자(300)의 상기 발광층(320)은 상기 뱅크 절연막(160) 상에 위치하는 단부를 포함할 수 있다.
각 발광 소자(300)의 상기 발광층(320)은 미세 금속 마스크(Fine Metal Mask; FMM)를 이용한 증착 공정에 의해 형성될 수 있다. 예를 들어, 상기 뱅크 절연막(160) 상에는 스페이서(170)가 위치할 수 있다. 상기 스페이서(170)는 상기 미세 금속 마스크에 의한 인접한 발광층(320) 및/또는 상기 뱅크 절연막(160)의 손상을 방지할 수 있다. 각 발광층(320)은 상기 스페이서(170)와 이격될 수 있다. 예를 들어, 각 발광층(320)의 단부는 상기 스페이서(170)의 외측에 위치하는 상기 뱅크 절연막(160)의 표면 상에 위치할 수 있다. 상기 스페이서(170)는 절연성 물질을 포함할 수 있다.
각 발광 소자(300)의 상기 제 2 전극(330)에는 인접한 발광 소자(300)의 상기 제 2 전극(330)과 동일한 전압이 인가될 수 있다. 예를 들어, 각 발광 소자(300)의 상기 제 2 전극(330)은 인접한 발광 소자(300)의 상기 제 2 전극(330)과 전기적으로 연결될 수 있다. 각 발광 소자(300)의 상기 제 2 전극(330)은 인접한 발광 소자(300)의 상기 제 2 전극(330)과 동일한 물질을 포함할 수 있다. 각 발광 소자(300)의 상기 제 2 전극(330)은 인접한 발광 소자(300)의 상기 제 2 전극(330)과 접촉할 수 있다. 예를 들어, 상기 제 2 전극(330)은 상기 뱅크 절연막(160) 및 상기 스페이서(170) 상으로 연장할 수 있다.
각 발광 소자(300)의 적층 구조는 인접한 발광 소자(300)의 적층 구조와 동일할 수 있다. 예를 들어, 각 발광 소자(300)는 인접한 발광 소자(300)와 동일한 발광 기능층을 포함할 수 있다. 각 발광 소자(300)의 상기 발광 기능층은 인접한 발광 소자(300)의 상기 발광 기능층과 연결될 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 정공 주입층, 상기 정공 수송층, 상기 전자 수송층 및 상기 전자 주입층 중 적어도 하나가 상기 뱅크 절연막(160) 및 상기 스페이서(170) 상으로 연장할 수 있다.
상기 소자 기판(100)의 상기 비표시 영역(NA) 상에는 게이트 드라이버(GIP1, GIP2)가 위치할 수 있다. 각 화소 영역(PA)은 상기 게이트 드라이버(GIP1, GIP2)로부터 게이트 신호를 인가받을 수 있다. 예를 들어, 상기 게이트 드라이버(GIP1, GIP2)는 게이트 라인들(GL)을 통해 상기 표시 영역(AA)과 연결될 수 있다. 각 화소 영역(PA)의 상기 구동 회로(D)는 상기 게이트 라인들(GL) 중 하나와 연결될 수 있다. 예를 들어, 각 구동 회로(D)의 상기 제 1 게이트 전극(213)은 해당 게이트 라인(GL)과 전기적으로 연결될 수 있다.
상기 게이트 드라이버(GIP1, GIP2)는 적어도 하나의 드라이버 박막 트랜지스터(500)를 포함할 수 있다. 상기 드라이버 박막 트랜지스터(500)는 상기 제 2 박막 트랜지스터(220)와 동일한 구성을 가질 수 있다. 예를 들어, 상기 드라이버 박막 트랜지스터(500)는 제 3 반도체 패턴(501), 제 3 게이트 전극(503), 제 3 소스 전극(505) 및 제 3 드레인 전극(506)을 포함할 수 있다. 상기 드라이버 박막 트랜지스터(500)의 적층 구조는 상기 제 2 박막 트랜지스터(220)의 적층 구조와 동일할 수 있다. 예를 들어, 상기 제 3 반도체 패턴(501)은 상기 버퍼층(110) 상에 위치할 수 있다. 상기 제 3 반도체 패턴(501)은 상기 제 2 반도체 패턴(221)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 3 반도체 패턴(501)은 실리콘을 포함할 수 있다. 상기 제 3 반도체 패턴(501)과 상기 제 3 게이트 전극(503) 사이에는 상기 제 2 층간 절연막(120)이 위치할 수 있다. 상기 제 3 게이트 전극(503) 상에는 상기 하부 층간 절연막(130) 및 상기 상부 층간 절연막(140)이 순서대로 적층될 수 있다. 상기 제 3 소스 전극(505) 및 상기 제 3 드레인 전극(506)은 상기 상부 층간 절연막(140) 상에 위치할 수 있다. 상기 제 3 게이트 전극(503), 상기 제 3 소스 전극(505) 및 상기 제 3 드레인 전극(506)은 각각 상기 제 2 게이트 전극(223), 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(226)과 동일한 물질을 포함할 수 있다.
상기 오버 코트층(150)은 상기 게이트 드라이버(GIP1, GIP2) 상으로 연장할 수 있다. 예를 들어, 상기 드라이버 박막 트랜지스터(500)에 의한 단차는 상기 오버 코트층(150)에 의해 제거될 수 있다. 각 발광 소자(300)의 상기 제 2 전극(330)은 상기 표시 영역(AA) 내에 위치할 수 있다. 예를 들어, 상기 드라이버 박막 트랜지스터(500) 상에는 상기 오버 코트층(150), 상기 뱅크 절연막(160) 및 상기 봉지 부재(400)가 순서대로 적층될 수 있다. 상기 소자 기판(100)의 상기 비표시 영역(NA) 상에서 상기 뱅크 절연막(160)은 상기 오버 코트층(150) 및 상기 봉지 부재(400)와 직접 접촉할 수 있다.
상기 게이트 라인들(GL)은 각 구동 회로(D)의 상기 제 1 게이트 전극(213)와 동일한 층 상에 위치할 수 있다. 예를 들어, 상기 게이트 라인들(GL)은 상기 하부 층간 절연막(130)과 상기 상부 층간 절연막(140) 사이에 위치할 수 있다. 상기 게이트 라인들(GL)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 라인들(GL)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 및 구리(Cu)와 같은 금속을 포함할 수 있다. 상기 게이트 라인들(GL)은 상기 제 1 게이트 전극(213)과 동일한 물질을 포함할 수 있다.
상기 표시 영역(AA)과 상기 게이트 드라이버(GIP1, GIP2) 사이에는 배리어 라인(BL)이 위치할 수 있다. 상기 배리어 라인(BL)은 상기 게이트 라인들(GL)과 교차할 수 있다. 예를 들어, 상기 배리어 라인(BL)은 상기 표시 영역(AA)의 가장 자리를 따라 연장할 수 있다. 상기 배리어 라인(BL)은 상기 게이트 라인들(GL)과 상기 봉지 부재(400) 사이에 위치할 수 있다. 예를 들어, 각 게이트 라인(GL)은 상기 배리어 라인(BL)과 중첩하는 영역을 포함할 수 있다. 상기 배리어 라인(BL)은 상기 게이트 라인들(GL)에 가까이 위치할 수 있다. 예를 들어, 상기 배리어 라인(BL)은 상기 상부 층간 절연막(140)과 상기 오버 코트층(150) 사이에 위치할 수 있다.
상기 배리어 라인(BL)은 수소 배리어 물질을 포함할 수 있다. 상기 수소 배리어 물질은 수소를 흡수/차단할 수 있는 물질을 의미한다. 예를 들어, 상기 수소 배리어 물질은 티타늄(Ti)과 같은 금속을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 봉지 부재(400)로부터 상기 게이트 라인들(GL) 방향으로 확산되는 수소가 상기 배리어 라인(BL)에 의해 차단될 수 있다. 또한, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 게이트 라인들(GL)을 통해 이동하는 수소가 상기 배리어 라인(BL)에 의해 포집될 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 수소가 상기 게이트 라인들(GL)을 통해 이동하지 못할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 게이트 라인들(GL)을 통한 상기 표시 영역(AA)으로 수소의 유입이 방지될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 수소에 의한 구동 회로(D)의 신뢰성 저하가 방지될 수 있다.
상기 소자 기판(100)의 상기 비표시 영역(NA) 상에는 패드 영역(PAD)이 위치할 수 있다. 상기 패드 영역(PAD)은 외부로부터 다양한 신호를 전달받아 상기 표시 영역(AA)에 인가할 수 있다. 예를 들어, 상기 패드 영역(PAD)은 상기 데이터 신호를 인가하는 데이터 라인들(DL)을 통해 상기 표시 영역(AA)과 연결될 수 있다. 각 화소 영역(PA)의 상기 구동 회로(D)는 상기 데이터 라인들(DL) 중 하나와 연결될 수 있다. 예를 들어, 각 구동 회로(D)의 상기 제 1 소스 전극(215)은 해당 데이터 라인(DL)과 전기적으로 연결될 수 있다.
상기 데이터 라인들(DL)은 각 구동 회로(D)의 상기 제 1 소스 전극(215)과 동일한 층 상에 위치할 수 있다. 예를 들어, 상기 데이터 라인들(DL)은 상기 상부 층간 절연막(140) 상에 위치할 수 있다. 상기 데이터 라인들(DL)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 데이터 라인들(DL)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 및 구리(Cu)와 같은 금속을 포함할 수 있다. 상기 데이터 라인들(DL)은 상기 제 1 소스 전극(215)과 동일한 물질을 포함할 수 있다.
상기 데이터 라인들(DL)은 상기 배리어 라인(BL)과 동일한 층 상에 위치할 수 있다. 예를 들어, 상기 데이터 라인들(DL)은 상기 상부 층간 절연막(140)과 상기 오버 코트층(150) 사이에 위치할 수 있다. 상기 데이터 라인들(DL)은 상기 배리어 라인(BL)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 데이터 라인들(DL)은 티타늄(Ti)을 포함할 수 있다. 상기 배리어 라인(BL)은 상기 데이터 라인들(DL)과 이격될 수 있다. 예를 들어, 상기 배리어 라인(BL)은 상기 패드 영역(PAD)을 향한 상기 표시 영역(AA)의 일측 측면을 제외한 나머지 세 측면 상에 위치할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 데이터 라인들(DL)을 통해 상기 표시 영역(AA)으로 수소가 유입되는 것이 방지될 수 있다.
상기 패드 영역(PAD)은 상기 게이트 드라이버(GIP1, GIP2)와 전기적으로 연결될 수 있다. 예를 들어, 상기 게이트 드라이버(GIP1, GIP2)는 상기 패드 영역(PAD)을 통해 클럭 신호들, 리셋클럭 신호들 및 스타트 신호들을 전달받을 수 있다. 상기 패드 영역(PAD)은 신호 라인(SL)을 통해 상기 게이트 드라이버(GIP1, GIP2)와 전기적으로 연결될 수 있다.
결과적으로, 본 발명의 실시 예에 따른 디스플레이 장치는 표시 영역(AA)과 게이트 드라이버(GIP1, GIP2) 사이를 연결하는 게이트 라인들(GL)과 봉지 부재(400) 사이에 위치하는 배리어 라인(BL)을 포함하되, 상기 배리어 라인(BL)이 수소 배리어 물질을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 게이트 라인들(GL)을 통해 상기 표시 영역(AA)으로 수소가 유입되는 것이 방지될 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 표시 영역(AA) 내에 위치하는 각 화소 영역(PA)의 산화물 반도체 패턴이 상기 봉지 부재(400)로부터 확산된 수소에 의해 열화되는 것이 방지될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 화소 영역(PA)의 구동 회로(D)에 대한 신뢰성이 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 표시 영역(AA)이 두 개의 게이트 드라이버(GIP1, GIP2) 사이에 위치하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 표시 영역(AA)의 일측에 단일 게이트 드라이버가 위치할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 배리어 라인(BL)이 단일층 구조인 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 다중층 구조의 배리어 라인(BL)을 포함할 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 배리어 라인(BL)이 도전층들 사이에 수소 배리어 물질층이 위치하는 구조일 수 있다. 상기 배리어 라인(BL)은 데이터 라인들(DL)과 동시에 형성될 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 데이터 라인들(DL)의 기능 저하가 방지되며, 상기 배리어 라인(BL)의 형성 공정이 단순화될 수 있다.
본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 구동 회로(D)의 제 1 소스 전극(215), 제 1 드레인 전극(216), 제 2 소스 전극(225) 및 제 2 드레인 전극(226)이 상기 배리어 라인(BL)과 동시에 형성될 수 있다. 예를 들어, 상기 구동 회로(D)의 제 1 소스 전극(215), 제 1 드레인 전극(216), 제 2 소스 전극(225) 및 제 2 드레인 전극(226)은 상기 배리어 라인(BL)과 동일한 적층 구조를 가질 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 공정 효율이 향상되고, 수소에 의한 구동 회로(D)의 신뢰성 저하가 효과적으로 방지될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 각 화소 영역(PA)의 제 1 박막 트랜지스터(210)가 산화물 반도체 패턴을 포함하는 것으로 설명된다. 그러나, 도 3, 4A 및 4B에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 구동 회로(D)가 제 1 박막 트랜지스터(610), 제 2 박막 트랜지스터(620) 및 스토리지 커패시터(630)를 포함하고, 상기 제 2 박막 트랜지스터(620)가 발광 소자(300)와 연결되되, 상기 제 2 박막 트랜지스터(620)의 제 2 반도체 패턴(621)이 산화물 반도체 패턴일 수 있다.
상기 제 1 박막 트랜지스터(610)는 소자 기판(100)과 중간 절연층(730) 사이에 위치할 수 있다. 예를 들어, 상기 제 1 박막 트랜지스터(610)의 제 1 반도체 패턴(611)은 버퍼층(110)과 제 1 게이트 절연막(710) 사이에 위치하고, 상기 제 1 박막 트랜지스터(610)의 제 1 게이트 전극(613)은 상기 제 1 게이트 절연막(710)과 제 1 층간 절연막(720) 사이에 위치하며, 상기 제 1 박막 트랜지스터(610)의 제 1 소스 전극(615) 및 제 1 드레인 전극(616)은 상기 제 1 층간 절연막(720)과 상기 중간 절연층(730) 사이에 위치할 수 있다.
도 4a를 참조하면, 중간 절연층(730)은 단일층으로 도시 되어 있지만, 이에 한정되지는 한는다. 예를 들어, 중간 절연층(730)은 질화 실리콘(SiNx) 물질층 및 산화 실리콘(SiOx) 물질층으로 이루어진 다중층으로 구성될 수 있다. 예를 들어, 중간 절연층(730)이 2중층인 경우, 중간 절연층(730)은 질화 실리콘(SiNx) 물질층 및 산화 실리콘(SiOx) 물질층이 적층되어 구성될 수 있다.
상기 제 2 박막 트랜지스터(620)는 상기 스토리지 커패시터(630) 상에 위치할 수 있다. 예를 들어, 상기 스토리지 커패시터(630)는 상기 버퍼층(110)과 상기 중간 절연층(730) 사이에 위치할 수 있다. 상기 스토리지 커패시터(630)의 제 1 커패시터 전극(631) 및 제 2 커패시터 전극(632)은 금속을 포함할 수 있다. 예를 들어, 상기 제 1 커패시터 전극(631)은 상기 제 1 게이트 전극(613)과 동일한 물질을 포함할 수 있다. 상기 제 1 커패시터 전극(631)은 상기 제 1 게이트 절연막(710)과 상기 제 1 층간 절연막(720) 사이에 위치할 수 있다. 예를 들어, 상기 제 2 커패시터 전극(632)은 상기 제 1 소스 전극(615) 및 상기 제 1 드레인 전극(616)과 동일한 물질을 포함할 수 있다. 상기 제 2 커패시터 전극(632)은 상기 제 1 층간 절연막(720)과 상기 중간 절연층(730) 사이에 위치할 수 있다.
상기 제 2 박막 트랜지스터(620)의 제 2 드레인 전극(626)은 상기 스토리지 커패시터(630)와 연결될 수 있다. 예를 들어, 상기 중간 절연층(730)은 상기 제 2 커패시터 전극(632)을 부분적으로 노출하는 커패시터 컨택홀을 포함할 수 있다. 상기 제 2 드레인 전극(626)은 상기 커패시터 컨택홀 내에서 상기 제 2 커패시터 전극(632)과 직접 접촉할 수 있다.
상기 제 2 박막 트랜지스터(620)의 제 2 게이트 전극(623) 상에 위치하는 제 2 층간 절연막(740) 상에는 중간 소스 전극(645) 및 중간 드레인 전극(646)이 위치할 수 있다. 상기 중간 소스 전극(645)은 상기 제 1 소스 전극(615)과 연결될 수 있다. 상기 중간 드레인 전극(646)은 상기 제 1 드레인 전극(616)과 연결될 수 있다. 상기 중간 소스 전극(645) 및 상기 중간 드레인 전극(646)은 상기 제 2 드레인 전극(626)과 동일한 층 상에 위치할 수 있다. 예를 들어, 상기 중간 소스 전극(645) 및 상기 중간 드레인 전극(646)은 상기 제 2 박막 트랜지스터(620)의 제 2 소스 전극(625) 및 제 2 드레인 전극(626)과 동시에 형성될 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 각 화소 영역(PA)의 상기 구동 회로(D)의 구성과 무관하게, 수소의 유입에 의한 상기 구동 회로(D)의 특성 저하가 방지될 수 있다.
도 4a를 참조하면, 제 2 층간 절연막(740)은 단일층으로 도시 되어 있지만, 이에 한정되지는 한는다. 예를 들어, 제 2 층간 절연막(740)은 질화 실리콘(SiNx) 물질층 및 산화 실리콘(SiOx) 물질층으로 이루어진 다중층으로 구성될 수 있다. 예를 들어, 제 2 층간 절연막(740)이 2중층인 경우, 제 2 층간 절연막(740)은 질화 실리콘(SiNx) 물질층 및 산화 실리콘(SiOx) 물질층이 적층되어 구성될 수 있다.
본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 게이트 드라이버(GIP1, GIP2)가 산화물 반도체 패턴을 포함할 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 게이트 드라이버(GIP1, GIP2)의 드라이버 박막 트랜지스터(800)가 상기 중간 절연층(730) 상에 위치할 수 있다. 상기 드라이버 박막 트랜지스터(800)는 상기 제 2 박막 트랜지스터(620)와 동일한 구성을 가질 수 있다. 예를 들어, 상기 드라이버 박막 트랜지스터(800)의 제 3 반도체 패턴(803)은 상기 제 2 반도체 패턴(621)과 동일한 물질을 포함할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 배리어 라인(BL)에 의해 상기 게이트 드라이버(GIP1, GIP2)의 특성 저하가 방지될 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 게이트 드라이버(GIP1, GIP2)의 구성에 대한 자유도가 향상될 수 있다.
본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 배리어 라인(BL)이 데이터 라인들(DL)을 가로지를 수 있다. 상기 배리어 라인(BL)은 상기 데이터 라인들(DL)과 다른 층 상에 위치할 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 구동 회로(D)를 덮는 제 1 오버 코트층(750) 상에 제 2 오버 코트층(760)이 위치하고, 상기 제 1 오버 코트층(750)과 상기 제 2 오버 코트층(760) 사이에 연결 전극(650)이 위치하며, 상기 발광 소자(300)의 제 1 전극(310)이 상기 연결 전극(650)을 통해 상기 제 2 드레인 전극(626)과 연결되되, 상기 배리어 라인(BL)이 상기 연결 전극(650)과 동일한 층 상에 위치할 수 있다. 상기 연결 전극(650)은 수소 배리어 물질을 포함할 수 있다. 예를 들어, 상기 연결 전극(650)은 티타늄(Ti)으로 이루어진 도전층을 포함하는 다중층 구조일 수 있다. 상기 데이터 라인들(DL)은 상기 배리어 라인(BL)과 다른 물질을 포함할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 게이트 라인들(GL) 및 데이터 라인들(DL)의 물질에 대한 자유도가 향상될 수 있다.
제1 오버 코트층(750) 및 제2 오버 코트층(760)은 유기 물질일 수 있다. 유기 물질은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 중의 적어도 하나의 물질일 수 있다.
도 4a를 참조하면, 연결 전극(650)은 제2 박막 트랜지스터(620)와 전기적으로 연결되어 있으나, 이에 한정되지는 않는다. 예를 들어, 연결 전극(650)은 제1 박막 트랜지스터(610)와 전기적으로 연결될 수 있다. 연결 전극(650)은 제1 오버 코트층(750)에 형성된 컨택홀을 통하여 제1 박막 트랜지스터(610)의 제1 드레인 전극(616) 또는 제1 소스 전극(615)과 연결될 수 있다. 따라서, 연결 전극(650)은 제1 박막 트랜지스터(610)와 발광 소자(300)의 제1 전극(310)을 전기적으로 연결할 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 배리어 라인(BL)이 표시 영역(AA), 게이트 드라이버(GIP1, GIP2) 및 패드 영역(PAD)과 연결되지 않는 것으로 도시/설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 상기 배리어 라인(BL)에 특정 전압이 인가될 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 배리어 라인(BL)이 패드 영역(PAD)과 전기적으로 연결될 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 배리어 라인(BL)에 양의 전원전압(VDD), 음의 전원전압(VSS) 및 게이트 신호 전압(Vgl) 중 하나가 인가될 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 배리어 라인(BL)에 의한 수소의 차단 및 포집이 효과적으로 수행될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 배리어 라인(BL)이 단일 라인인 포함하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 배리어 라인(BL)이 다수의 라인으로 구성될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 배리어 라인(BL)이 제 1 도전 라인(L1) 및 상기 제 1 도전 라인(L1)과 나란히 위치하는 제 2 도전 라인(L2)을 포함할 수 있다. 상기 제 2 도전 라인(L2)은 상기 게이트 드라이버(GIP1, GIP2)와 상기 제 1 도전 라인(L1) 사이에 위치할 수 있다. 예를 들어, 상기 제 2 도전 라인(L2)은 상기 제 1 도전 라인(L1)과 평행하게 연장할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 배리어 라인(BL)에 의한 수소의 차단이 효과적으로 수행될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 표시 영역(AA)이 사각형 형상인 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 게이트 드라이버(GIP1, GIP2)와 표시 영역(AA) 사이의 거리가 위치에 따라 다를 수 있다. 예를 들어, 도 7 및 8에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 표시 영역(AA)의 모서리가 라운드 형상일 수 있다. 상기 표시 영역(AA)의 상기 모서리 부근에서 상기 봉지 부재(400)에 노출되는 게이트 라인들(GL)의 길이는 상대적으로 길 수 있다. 상기 배리어 라인(BL)은 상기 표시 영역(AA)의 상기 모서리 부근에서 상대적으로 큰 폭을 가질 수 있다. 예를 들어, 상기 배리어 라인(BL)은 제 1 폭(W1)을 갖는 제 1 영역 및 상기 제 1 폭(W1)보다 큰 제 2 폭(W2)을 갖는 제 2 영역을 포함하되, 상기 제 2 영역이 상기 표시 영역(AA)의 상기 모서리에 대응되도록 위치할 수 있다. 즉, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 배리어 라인(BL)의 폭이 상기 봉지 부재(400)에 노출된 상기 게이트 라인들(GL)의 상대적 길이에 따라 가변될 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 배리어 라인(BL)에 의한 수소의 차단이 효과적으로 수행될 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 표시 영역(AA)의 형상과 무관하게, 각 화소 영역의 구동 회로에 대한 신뢰성이 향상될 수 있다.
본 발명의 다른 실시 예에 따른 디스플레이 장치는 상기 표시 영역(AA)과 상기 배리어 라인(BL) 사이의 거리가 일정할 수 있다. 예를 들어, 도 9에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 표시 영역(AA)이 라운드 된 모서리를 가지고, 상기 표시 영역(AA)을 향한 상기 배리어 라인(BL)의 측면이 상기 표시 영역(AA)의 라운드된 모서리에 대응되는 형상을 가질 수 있다. 즉, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 표시 영역(AA)의 측면에서 상기 배리어 라인(BL)과 상기 표시 영역(AA) 사이의 제 1 거리(d1)가 상기 표시 영역(AA)의 모서리에서 상기 배리어 라인(BL)과 상기 표시 영역(AA) 사이의 제 2 거리(d2)와 동일할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 배리어 라인(BL)에 의한 수소 차단의 편차가 방지될 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 수소의 유입에 의한 박막 트랜지스터의 특성 편차가 방지될 수 있다.
100: 소자 기판 210: 제 1 박막 트랜지스터
211: 산화물 반도체 패턴 220: 제 2 박막 트랜지스터
D: 구동 회로 AA: 표시 영역
NA: 비표시 영역 PA: 화소 영역
GL: 게이트 라인 GIP1, GIP2: 게이트 드라이버
BL: 배리어 라인
211: 산화물 반도체 패턴 220: 제 2 박막 트랜지스터
D: 구동 회로 AA: 표시 영역
NA: 비표시 영역 PA: 화소 영역
GL: 게이트 라인 GIP1, GIP2: 게이트 드라이버
BL: 배리어 라인
Claims (15)
- 산화물 반도체 패턴을 포함하는 구동 회로 및 상기 구동 회로와 연결된 발광 소자를 포함하는 화소 영역들;
상기 화소 영역들의 외측에 위치하고, 게이트 라인들을 통해 각 화소 영역과 연결되는 게이트 드라이버;
상기 화소 영역들 상에 위치하고, 상기 게이트 라인들과 중첩하는 봉지 부재; 및
상기 게이트 라인들과 상기 봉지 부재 사이에 위치하고, 상기 게이트 라인들과 교차하는 제 1 배리어 라인을 포함하되,
상기 제 1 배리어 라인은 수소 배리어 물질을 포함하는 디스플레이 장치. - 제 1 항에 있어서,
상기 수소 배리어 물질은 티타늄(Ti)을 포함하는 디스플레이 장치. - 제 1 항에 있어서,
상기 화소 영역들의 외측에 위치하고, 데이터 라인들을 통해 각 화소 영역과 연결되는 패드 영역을 더 포함하되,
상기 데이터 라인들은 상기 제 1 배리어 라인과 동일한 물질을 포함하는 디스플레이 장치. - 제 3 항에 있어서,
상기 제 1 배리어 라인은 상기 데이터 라인들과 이격되는 디스플레이 장치. - 제 1 항에 있어서,
상기 제 1 배리어 라인과 상기 게이트 드라이버 사이에 위치하는 제 2 배리어 라인을 더 포함하는 디스플레이 장치. - 제 5 항에 있어서,
상기 제 2 배리어 라인은 상기 제 1 배리어 라인과 나란히 연장하는 디스플레이 장치. - 제 1 항에 있어서,
상기 제 1 배리어 라인은 상기 패드 영역과 연결되는 디스플레이 장치. - 제 1 항에 있어서,
상기 구동 회로는 상기 산화물 반도체 패턴의 채널 영역과 중첩하는 게이트 전극, 상기 산화물 반도체 패턴과 상기 게이트 전극 사이에 위치하는 게이트 절연막, 상기 산화물 반도체 패턴의 소스 영역과 연결되는 소스 전극 및 상기 산화물 반도체 패턴의 드레인 영역과 연결되는 드레인 전극을 더 포함하되,
상기 소스 전극 및 상기 드레인 전극은 상기 제 1 배리어 라인과 동일한 층 상에 위치하는 디스플레이 장치. - 표시 영역 및 상기 표시 영역의 외측에 위치하는 비표시 영역을 포함하는 소자 기판;
상기 소자 기판의 상기 비표시 영역 상에 위치하고, 게이트 라인들을 통해 상기 표시 영역과 연결되는 게이트 드라이버;
상기 게이트 라인들과 교차하고, 수소 배리어 물질을 포함하는 배리어 라인; 및
상기 소자 기판의 상기 표시 영역 상에 위치하고, 상기 게이트 라인들 상으로 연장하는 봉지 부재를 포함하되,
상기 게이트 라인들은 상기 소자 기판과 상기 배리어 라인 사이에 위치하는 디스플레이 장치. - 제 9 항에 있어서,
상기 소자 기판의 상기 표시 영역 상에 위치하는 구동 회로들을 포함하되,
각 구동 회로는 상기 게이트 라인들 중 하나와 연결되는 박막 트랜지스터를 포함하고,
상기 박막 트랜지스터는 산화물 반도체 패턴을 포함하는 디스플레이 장치. - 제 9 항에 있어서,
상기 소자 기판의 상기 비표시 영역 상에 위치하고, 데이터 라인들을 통해 상기 표시 영역과 연결되는 패드 영역을 더 포함하되,
각 데이터 라인은 상기 소자 기판과 상기 배리어 라인 사이에 위치하는 영역을 포함하는 디스플레이 장치. - 제 11 항에 있어서,
상기 데이터 라인들의 적층 구조는 상기 배리어 라인의 적층 구조와 다른 디스플레이 장치. - 제 11 항에 있어서,
상기 배리어 라인은 상기 표시 영역을 따라 연장하는 폐곡선(closed loop) 형상인 디스플레이 장치. - 제 9 항에 있어서,
상기 배리어 라인은 제 1 폭을 갖는 제 1 영역 및 상기 제 1 폭보다 큰 제 2 폭을 갖는 제 2 영역을 포함하되,
상기 표시 영역의 모서리는 라운드 형상이고,
상기 배리어 라인의 상기 제 2 영역은 상기 표시 영역의 모서리에 대응되는 디스플레이 장치. - 제 14 항에 있어서,
상기 배리어 라인과 상기 표시 영역 사이의 거리는 일정한 디스플레이 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190180187A KR20210086345A (ko) | 2019-12-31 | 2019-12-31 | 산화물 반도체 패턴을 포함하는 디스플레이 장치 |
| CN202011402071.6A CN113130546A (zh) | 2019-12-31 | 2020-12-02 | 具有氧化物半导体图案的显示装置 |
| US17/135,564 US11600684B2 (en) | 2019-12-31 | 2020-12-28 | Display apparatus having an oxide semiconductor pattern |
| US18/105,682 US20230189591A1 (en) | 2019-12-31 | 2023-02-03 | Display apparatus having an oxide semiconductor pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190180187A KR20210086345A (ko) | 2019-12-31 | 2019-12-31 | 산화물 반도체 패턴을 포함하는 디스플레이 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210086345A true KR20210086345A (ko) | 2021-07-08 |
Family
ID=76546590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190180187A KR20210086345A (ko) | 2019-12-31 | 2019-12-31 | 산화물 반도체 패턴을 포함하는 디스플레이 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11600684B2 (ko) |
| KR (1) | KR20210086345A (ko) |
| CN (1) | CN113130546A (ko) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983141B (zh) * | 2011-09-02 | 2015-07-01 | 乐金显示有限公司 | 具有氧化物薄膜晶体管的平板显示装置及其制造方法 |
| JP5636392B2 (ja) * | 2012-05-24 | 2014-12-03 | 株式会社東芝 | 表示装置 |
| KR102047745B1 (ko) * | 2012-12-21 | 2019-11-22 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 제조방법 |
| US8981359B2 (en) * | 2012-12-21 | 2015-03-17 | Lg Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| KR20150058609A (ko) * | 2013-11-18 | 2015-05-29 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102184904B1 (ko) * | 2014-08-28 | 2020-12-02 | 엘지디스플레이 주식회사 | 유기발광표시패널 및 표시장치 |
| CN114115609A (zh) * | 2016-11-25 | 2022-03-01 | 株式会社半导体能源研究所 | 显示装置及其工作方法 |
| KR20200052782A (ko) * | 2018-11-07 | 2020-05-15 | 엘지디스플레이 주식회사 | 표시 장치 |
| KR20200060071A (ko) * | 2018-11-22 | 2020-05-29 | 엘지디스플레이 주식회사 | 표시 장치 |
-
2019
- 2019-12-31 KR KR1020190180187A patent/KR20210086345A/ko not_active Application Discontinuation
-
2020
- 2020-12-02 CN CN202011402071.6A patent/CN113130546A/zh active Pending
- 2020-12-28 US US17/135,564 patent/US11600684B2/en active Active
-
2023
- 2023-02-03 US US18/105,682 patent/US20230189591A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US11600684B2 (en) | 2023-03-07 |
| CN113130546A (zh) | 2021-07-16 |
| US20210202671A1 (en) | 2021-07-01 |
| US20230189591A1 (en) | 2023-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10269879B2 (en) | Display device having an auxiliary electrode | |
| US10884530B2 (en) | Display device with touch structure and method of forming the same | |
| US10361391B2 (en) | Organic light emitting display device having a connecting clad electrode | |
| KR102620576B1 (ko) | 유기발광 표시장치 및 그의 제조방법 | |
| TWI755961B (zh) | 具有發光裝置及觸控結構的觸控顯示設備 | |
| KR20120035040A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| CN109560210B (zh) | 具有辅助电极的显示装置 | |
| US9911802B2 (en) | Display device and method for manufacturing the same | |
| US20200409485A1 (en) | Display Apparatus Having a Touch Electrode on an Encapsulating Element | |
| KR102407521B1 (ko) | 유기전계발광 표시소자 | |
| US11894506B2 (en) | Display apparatus having a pad spaced away from an encapsulating element and a black matrix on the encapsulating element | |
| CN108133949B (zh) | 有机发光显示装置 | |
| JP2021022374A (ja) | タッチ電極を含むディスプレイ装置 | |
| US10916177B2 (en) | Display apparatus having a unit pixel composed of four sub-pixels | |
| US11600684B2 (en) | Display apparatus having an oxide semiconductor pattern | |
| KR20220064014A (ko) | 발광 소자 및 터치 전극을 포함하는 디스플레이 장치 | |
| KR20210086342A (ko) | 산화물 반도체 패턴을 포함하는 디스플레이 장치 | |
| KR20210086344A (ko) | 금속 산화물로 이루어진 반도체 패턴을 포함하는 디스플레이 장치 | |
| KR20200082434A (ko) | 구동 회로 및 발광 소자를 포함하는 디스플레이 장치 | |
| US20230209919A1 (en) | Display apparatus having a light-emitting device | |
| US11930688B2 (en) | Display device for blocking penetration of moisture into interior while extending cathode electrode | |
| US20230217761A1 (en) | Display apparatus having a storage capacitor | |
| KR102423680B1 (ko) | 표시 장치 | |
| US20230217752A1 (en) | Display Apparatus Having a Light-Emitting Device | |
| US10475875B2 (en) | Display device having a flexible circuit film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |