KR20220078163A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220078163A
KR20220078163A KR1020200167393A KR20200167393A KR20220078163A KR 20220078163 A KR20220078163 A KR 20220078163A KR 1020200167393 A KR1020200167393 A KR 1020200167393A KR 20200167393 A KR20200167393 A KR 20200167393A KR 20220078163 A KR20220078163 A KR 20220078163A
Authority
KR
South Korea
Prior art keywords
color filters
sub
layers
layer
disposed
Prior art date
Application number
KR1020200167393A
Other languages
English (en)
Inventor
권회용
송지훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200167393A priority Critical patent/KR20220078163A/ko
Publication of KR20220078163A publication Critical patent/KR20220078163A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L27/3218—
    • H01L27/3213—
    • H01L27/322—
    • H01L27/3262—
    • H01L27/3272—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H01L2227/323—

Abstract

본 발명의 일 실시예에 따른 표시 장치의 제조 방법은, 기판의 복수의 서브 화소의 발광 영역 및 회로 영역 각각에 복수의 패시베이션층을 형성하는 단계, 복수의 서브 화소의 발광 영역 중 적어도 일부에서 복수의 패시베이션층 상에 복수의 제1 컬러 필터를 형성하고, 복수의 서브 화소의 회로 영역에서 복수의 패시베이션층 상에 복수의 제2 컬러 필터를 형성하는 단계, 복수의 제1 컬러 필터 및 복수의 제2 컬러 필터 각각을 덮는 복수의 오버 코팅층을 형성하는 단계, 및 발광 영역에서 복수의 오버 코팅층 상에 복수의 애노드를 형성하고, 회로 영역에서 복수의 오버 코팅층 상에 복수의 투명 도전층을 형성하는 단계를 포함하고, 복수의 제1 컬러 필터의 엣지 및 복수의 제2 컬러 필터의 엣지는 복수의 패시베이션층의 엣지보다 복수의 서브 화소 각각의 경계에 인접하게 배치된다. 따라서, 복수의 제1 컬러 필터 및 복수의 제2 컬러 필터의 엣지를 복수의 패시베이션층의 엣지보다 서브 화소 각각의 경계에 인접하게 배치하여, 별도의 마스크 공정 없이도 동일 공정으로 형성되는 복수의 애노드와 복수의 투명 도전층을 용이하게 분리할 수 있다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 표시 장치의 구조를 간소화하여 표시 장치의 제조 공정에 사용되는 마스크를 저감한 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 표시 장치에는 스스로 광을 발광하는 유기 발광 표시 장치(Organic Light Emitting Display; OLED) 등과 별도의 광원을 필요로 하는 액정 표시 장치(Liquid Crystal Display; LCD)등이 있다.
표시 장치는 컴퓨터의 모니터 및 TV 뿐만 아니라 개인 휴대 기기까지 그 적용 범위가 다양해지고 있으며, 넓은 표시 면적을 가지면서도 감소된 부피 및 무게를 갖는 표시 장치에 대한 연구가 진행되고 있다.
한편, 표시 장치는 복수의 서브 화소 및 복수의 서브 화소 간의 혼색을 저감하기 위해, 복수의 서브 화소 사이에 배치된 뱅크를 포함하였다. 다만, 뱅크를 형성하기 위해 추가적인 공정이 필요하였고, 유기물로 이루어진 뱅크를 통해 수분이 표시 장치 내부로 투습되는 문제점이 있었다. 이에, 공정을 간소화하고, 수분 투습을 최소화하기 위해, 뱅크를 제거한 표시 장치가 연구되고 있다.
본 발명이 해결하고자 하는 과제는 마스크 개수를 저감한 표시 장치 및 표시 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 복수의 애노드를 패터닝하기 위한 마스크를 간소화한 표시 장치 및 표시 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 시야각 특성을 향상시킨 표시 장치 및 표시 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 캐소드의 저항을 개선하여 표시 품질을 향상시킨 표시 장치 및 표시 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 뱅크를 제거하여 공정을 간소화한 표시 장치 및 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는, 발광 영역 및 회로 영역을 포함하는 복수의 서브 화소가 정의된 기판, 기판 상에서 복수의 서브 화소에 배치된 복수의 트랜지스터, 기판 및 트랜지스터 상에 배치된 복수의 패시베이션층, 발광 영역 중 적어도 일부에서 복수의 패시베이션층 상에 배치된 복수의 제1 컬러 필터, 회로 영역에서 복수의 패시베이션층 상에 배치된 복수의 제2 컬러 필터, 복수의 제1 컬러 필터 상에 배치된 복수의 애노드, 및 복수의 제2 컬러 필터 상에 배치된 복수의 투명 도전층을 포함하고, 복수의 제2 컬러 필터 각각의 엣지는 복수의 패시베이션층 각각의 엣지보다 돌출되어 언더컷 구조를 이룬다. 따라서, 언더컷 구조를 통해 복수의 애노드 및 복수의 투명 도전층을 패터닝할 수 있어, 마스크를 저감하고, 제조 비용을 절감할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은, 기판의 복수의 서브 화소의 발광 영역 및 회로 영역 각각에 복수의 패시베이션층을 형성하는 단계, 복수의 서브 화소의 발광 영역 중 적어도 일부에서 복수의 패시베이션층 상에 복수의 제1 컬러 필터를 형성하고, 복수의 서브 화소의 회로 영역에서 복수의 패시베이션층 상에 복수의 제2 컬러 필터를 형성하는 단계, 복수의 제1 컬러 필터 및 복수의 제2 컬러 필터 각각을 덮는 복수의 오버 코팅층을 형성하는 단계, 및 발광 영역에서 복수의 오버 코팅층 상에 복수의 애노드를 형성하고, 회로 영역에서 복수의 오버 코팅층 상에 복수의 투명 도전층을 형성하는 단계를 포함하고, 복수의 제1 컬러 필터의 엣지 및 복수의 제2 컬러 필터의 엣지는 복수의 패시베이션층의 엣지보다 복수의 서브 화소 각각의 경계에 인접하게 배치된다. 따라서, 복수의 제1 컬러 필터 및 복수의 제2 컬러 필터의 엣지를 복수의 패시베이션층의 엣지보다 서브 화소 각각의 경계에 인접하게 배치하여, 별도의 마스크 공정 없이도 동일 공정으로 형성되는 복수의 애노드와 복수의 투명 도전층을 용이하게 분리할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 마스크 개수를 저감하여 공정을 간소화하고 비용을 절감할 수 있는 표시 장치 및 표시 장치의 제조 방법을 제공하는 것이다.
본 발명은 복수의 발광 소자에서 발광되는 광 중 일부를 표시 장치의 정면에 대해 경사지게 방출하여, 표시 장치의 시야각 특성을 향상시킬 수 있다.
본 발명은 캐소드의 저항을 낮춰 소비 전력을 절감하고 얼룩 등이 표시되는 것을 최소화하여 표시 품질을 향상시킬 수 있다.
본 발명은 뱅크를 제거하여 공정을 간소화하고, 표시 장치 내부로 수분이 투습되는 것을 최소화할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 확대 평면도이다.
도 3은 도 2의 III-III'에 따른 단면도이다.
도 4는 도 3의 IV-IV'에 따른 단면도이다.
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 공정도들이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 7은 도 6의 VII-VII'에 따른 단면도이다.
도 8은 도 6의 VIII-VIII'에 따른 단면도이다.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 1에서는 설명의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중 기판(110) 및 복수의 서브 화소(SP)만을 도시하였다.
기판(110)은 표시 장치(100)의 다른 구성 요소를 지지하기 위한 지지 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 폴리이미드(Polyimide, PI) 등과 같은 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.
기판(110)은 표시 영역(AA) 및 비표시 영역(NA)을 포함한다.
표시 영역(AA)은 영상을 표시하는 영역이다. 표시 영역(AA)에는 영상을 표시하기 위한 복수의 서브 화소(SP) 및 복수의 서브 화소(SP)를 구동하기 위한 구동 회로가 배치될 수 있다. 구동 회로는 서브 화소(SP)를 구동하기 위한 다양한 박막 트랜지스터, 스토리지 커패시터 및 배선 등을 포함할 수 있다. 예를 들어, 회로는 구동 트랜지스터, 스위칭 트랜지스터, 센싱 트랜지스터, 스토리지 커패시터, 게이트 배선, 데이터 배선 등과 같은 다양한 구성 요소로 이루어질 수 있으나, 이에 제한되지 않는다.
비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)에 배치된 서브 화소(SP)를 구동하기 위한 다양한 배선, 구동 IC 등이 배치되는 영역이다. 예를 들어, 비표시 영역(NA)에는 게이트 드라이버 IC, 데이터 드라이버 IC와 같은 다양한 구동 IC 등이 배치될 수 있다.
한편, 도 1에서는 비표시 영역(NA)이 표시 영역(AA)을 둘러싸는 것으로 도시되어 있으나, 비표시 영역(NA)은 표시 영역(AA)의 일측에서 연장된 영역일 수도 있으며, 이에 제한되지 않는다.
기판(110)의 표시 영역(AA)에 복수의 서브 화소(SP)가 배치된다. 복수의 서브 화소(SP) 각각은 빛을 발광하는 개별 단위로, 복수의 서브 화소(SP) 각각에는 발광 소자 및 구동 회로가 형성된다. 예를 들어, 복수의 서브 화소(SP)는 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소를 포함할 수 있으나, 이에 제한되는 것은 아니다.
이하에서는 복수의 서브 화소(SP)에 대한 보다 상세한 설명을 위해 도 2 내지 도 4를 함께 참조한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 서브 화소의 확대 평면도이다. 도 3은 도 2의 III-III'에 따른 단면도이다. 도 4는 도 2의 IV-IV'에 따른 단면도이다. 도 2 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는, 기판(110), 버퍼층(111), 게이트 절연층(112), 복수의 패시베이션층(113), 복수의 오버 코팅층(114), 복수의 전극(120), 차광층(130), 복수의 구동 트랜지스터(140), 복수의 제1 컬러 필터(150), 복수의 제2 컬러 필터(160), 복수의 발광 소자(170) 및 복수의 투명 도전층(180)을 포함한다. 도 2에서는 설명의 편의를 위해, 복수의 제1 컬러 필터(150), 복수의 제2 컬러 필터(160) 및 복수의 애노드(171)가 오픈된 오픈 영역(OA)만을 도시하였다.
도 2 및 도 3을 함께 참조하면, 복수의 서브 화소(SP)는 적색 서브 화소(SPR), 녹색 서브 화소(SPG), 청색 서브 화소(SPB) 및 백색 서브 화소(SPW)를 포함한다. 그리고 복수의 서브 화소(SP) 각각은 발광 영역(EA) 및 회로 영역(CA)을 포함한다.
발광 영역(EA)은 독립적으로 한가지 색상의 광을 발광할 수 있는 영역으로, 복수의 발광 소자(170)가 배치될 수 있다. 적색 서브 화소(SPR)의 발광 영역(EA)은 적색 광을 발광하는 영역이고, 녹색 서브 화소(SPG)의 발광 영역(EA)은 녹색 광을 발광하는 영역이고, 청색 서브 화소(SPB)의 발광 영역(EA)은 청색 광을 발광하는 영역이며, 백색 서브 화소(SPW)의 발광 영역(EA)은 백색 광을 발광하는 영역일 수 있다.
회로 영역(CA)은 복수의 발광 소자(170)를 구동하기 위한 구동 회로가 배치되는 영역이다. 회로 영역(CA)은 적색 서브 화소(SPR)의 회로 영역(CA), 녹색 서브 화소(SPG)의 회로 영역(CA), 청색 서브 화소(SPB)의 회로 영역(CA) 및 백색 서브 화소(SPW)의 회로 영역(CA)을 포함한다. 회로 영역(CA)의 구동 회로는 발광 영역(EA)의 발광 소자(170)를 구동하기 위한 각종 구성을 포함하며, 예를 들어, 복수의 트랜지스터, 스토리지 커패시터 등을 포함할 수 있다.
도 3 및 도 4를 함께 참조하면, 복수의 서브 화소(SP) 각각의 회로 영역(CA)에서 기판(110) 상에 복수의 전극(120) 및 복수의 차광층(130)이 배치된다.
복수의 차광층(130)은 구동 트랜지스터(140)의 액티브층(141)으로 입사하는 광을 차단할 수 있다. 예를 들어, 액티브층(141)에 광이 조사되면, 누설 전류가 발생하여 구동 트랜지스터(140)의 신뢰성이 저하될 수 있다. 이에, 불투명한 도전성 물질로 이루어진 복수의 차광층(130)을 액티브층(141)에 중첩하도록 배치하여 기판(110) 하부에서 액티브층(141)으로 입사하는 광을 차단할 수 있고, 구동 트랜지스터(140)의 신뢰성을 향상시킬 수 있다. 복수의 차광층(130)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
복수의 전극(120)은 구동 트랜지스터(140)와 전기적으로 연결되어 구동 트랜지스터(140)로 각종 신호를 전달하거나, 구동 트랜지스터(140)로부터 신호를 다른 구성으로 전달할 수 있다. 복수의 전극(120)은 제1 전극(121) 및 제2 전극(122)을 포함한다. 예를 들어, 제1 전극(121)은 구동 트랜지스터(140)의 드레인 전극(144) 또는 소스 전극(143)을 스토리지 커패시터 또는 센싱 트랜지스터 등에 전기적으로 연결할 수 있고, 제2 전극(122)은 구동 트랜지스터(140)의 소스 전극(143) 또는 드레인 전극(144)을 고전위 전원 배선 등에 전기적으로 연결할 수 있다. 이 경우, 제1 전극(121)과 제2 전극(122) 중 어느 하나는 스토리지 커패시터의 전극 또는 센싱 트랜지스터의 구성 중 하나일 수도 있고, 다른 하나는 고전위 전원 배선일 수도 있다. 복수의 전극(120)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
복수의 서브 화소(SP) 각각의 회로 영역(CA)에서 복수의 차광층(130) 상에 버퍼층(111)이 배치된다. 이때, 버퍼층(111) 전체는 차광층(130)에 중첩할 수 있다. 버퍼층(111)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감할 수 있다. 버퍼층(111)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 버퍼층(111)은 기판(110)의 종류나 박막 트랜지스터의 종류에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
버퍼층(111) 상에 구동 트랜지스터(140)가 배치된다. 구동 트랜지스터(140)는 액티브층(141), 게이트 전극(142), 소스 전극(143) 및 드레인 전극(144)을 포함한다.
버퍼층(111) 상에 액티브층(141)이 배치된다. 액티브층(141)은 복수의 서브 화소(SP) 각각의 회로 영역(CA)에 배치될 수 있다. 액티브층(141) 전체는 버퍼층(111) 및 차광층(130)에 중첩할 수 있다. 액티브층(141)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 예를 들어, 액티브층(141)이 산화물 반도체로 형성된 경우, 액티브층(141)은 채널 영역, 소스 영역 및 드레인 영역으로 이루어지고, 소스 영역 및 드레인 영역은 도체화된 영역일 수 있으나, 이에 제한되지 않는다.
액티브층(141) 상에 게이트 절연층(112)이 배치된다. 게이트 절연층(112)은 게이트 전극(142)과 액티브층(141)을 절연시키기 위한 층이다. 게이트 절연층(112)은 액티브층(141) 상에서 기판(110) 전체에 배치될 수 있다. 즉, 게이트 절연층(112)은 복수의 회로 영역(CA) 및 복수의 발광 영역(EA) 전체에 배치될 수 있다. 게이트 절연층(112)은 절연 물질로 이루어질 수 있고, 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112) 상에 게이트 전극(142), 소스 전극(143) 및 드레인 전극(144)이 배치된다. 게이트 전극(142)은 게이트 절연층(112)을 사이에 두고 액티브층(141)과 중첩하도록 배치될 수 있다. 게이트 전극(142)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112) 상에서 게이트 전극(142)과 이격된 소스 전극(143) 및 드레인 전극(144)이 배치된다. 드레인 전극(144)은 게이트 절연층(112)에 형성된 컨택홀을 통해 액티브층(141)과 제1 전극(121)에 전기적으로 연결될 수 있다. 소스 전극(143)은 게이트 절연층(112)에 형성된 컨택홀을 통해 액티브층(141)과 제2 전극(122)에 전기적으로 연결될 수 있다. 소스 전극(143) 및 드레인 전극(144)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
복수의 서브 화소(SP)의 복수의 회로 영역(CA) 전체와 복수의 발광 영역(EA) 중 일부 발광 영역(EA)에 복수의 패시베이션층(113)이 배치된다. 복수의 패시베이션층(113)은 복수의 패시베이션층(113) 하부의 구성을 보호하기 위한 절연층이다. 예를 들어, 복수의 패시베이션층(113)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
복수의 패시베이션층(113) 중 일부는 복수의 서브 화소(SP) 각각의 회로 영역(CA)에서, 구동 트랜지스터(140)를 덮도록 배치될 수 있다. 복수의 패시베이션층(113) 중 다른 일부는 복수의 서브 화소(SP) 중 일부 서브 화소(SP)의 발광 영역(EA)에서, 게이트 절연층(112) 상에 배치될 수 있다. 예를 들어, 복수의 패시베이션층(113) 각각은 복수의 서브 화소(SP) 각각의 회로 영역(CA)과, 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB)의 발광 영역(EA)에 배치될 수 있다. 즉, 백색 서브 화소(SPW)의 발광 영역(EA)에는 복수의 패시베이션층(113)이 배치되지 않을 수 있다. 다만, 복수의 패시베이션층(113)은 백색 서브 화소(SPW)의 발광 영역(EA)에도 더 배치될 수 있으며, 이에 제한되지 않는다.
복수의 패시베이션층(113) 각각의 상부에 복수의 제1 컬러 필터(150) 및 복수의 제2 컬러 필터(160)가 배치된다.
복수의 서브 화소(SP) 중 일부 서브 화소(SP)의 발광 영역(EA)에 복수의 제1 컬러 필터(150)가 배치된다. 구체적으로, 복수의 서브 화소(SP) 중 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB)의 발광 영역(EA)에 복수의 제1 컬러 필터(150)가 배치될 수 있다. 복수의 제1 컬러 필터(150)는 제1 적색 컬러 필터(151), 제1 녹색 컬러 필터(152) 및 제1 청색 컬러 필터(153)를 포함한다.
제1 적색 컬러 필터(151)는 적색 서브 화소(SPR)의 발광 영역(EA)에서 패시베이션층(113) 상에 배치될 수 있다. 제1 녹색 컬러 필터(152)는 녹색 서브 화소(SPG)의 발광 영역(EA)에서 패시베이션층(113) 상에 배치될 수 있다. 제1 청색 컬러 필터(153)는 청색 서브 화소(SPB)의 발광 영역(EA)에서 패시베이션층(113) 상에 배치될 수 있다.
한편, 백색 서브 화소(SPW)의 발광 영역(EA)에는 별도의 제1 컬러 필터(150)가 배치되지 않을 수 있다. 후술하게 될 발광 소자(170)는 백색 광을 발광하므로, 백색 서브 화소(SPW)에는 제1 컬러 필터(150)를 배치하지 않고, 발광 소자(170)로부터 발광된 광을 그대로 표시 장치(100) 외부로 진행시켜 백색 광을 구현할 수 있다. 다만, 발광 소자(170)가 다른 색상의 광을 발광하는 경우, 백색 서브 화소(SPW)에도 제1 컬러 필터(150)가 더 배치될 수도 있으며, 복수의 제1 컬러 필터(150)의 배치는 이에 제한되지 않는다.
복수의 서브 화소(SP)의 회로 영역(CA)에 복수의 제2 컬러 필터(160)가 배치된다. 적색 서브 화소(SPR), 녹색 서브 화소(SPG), 청색 서브 화소(SPB) 및 백색 서브 화소(SPW) 각각에 제2 컬러 필터(160)가 배치될 수 있다. 복수의 제2 컬러 필터(160)는 제2 적색 컬러 필터(161), 제2 녹색 컬러 필터(162) 및 제2 청색 컬러 필터(163)를 포함한다.
적색 서브 화소(SPR)의 회로 영역(CA)에서 패시베이션층(113) 상에 제2 적색 컬러 필터(161)가 배치될 수 있다. 녹색 서브 화소(SPG)의 회로 영역(CA)에서 패시베이션층(113) 상에 제2 녹색 컬러 필터(162)가 배치될 수 있다. 청색 서브 화소(SPB)의 회로 영역(CA)에서 패시베이션층(113) 상에 제2 청색 컬러 필터(163)가 배치될 수 있다. 즉, 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB) 각각에는 동일한 색상의 제1 컬러 필터(150)와 제2 컬러 필터(160)가 배치될 수 있다.
백색 서브 화소(SPW)의 회로 영역(CA)에서 패시베이션층(113) 상에 제2 적색 컬러 필터(161), 제2 녹색 컬러 필터(162) 및 제2 청색 컬러 필터(163) 중 어느 하나가 배치될 수 있다. 백색 서브 화소(SPW)의 회로 영역(CA)에는 이웃한 서브 화소(SP)의 발광 영역(EA)의 제1 컬러 필터(150)와 동일한 색상의 제2 컬러 필터(160)가 배치될 수 있다. 예를 들어, 백색 서브 화소(SPW)의 회로 영역(CA)이 적색 서브 화소(SPR)의 발광 영역(EA)과 이웃한 경우, 백색 서브 화소(SPW)의 회로 영역(CA)에는 제2 적색 컬러 필터(161)가 배치될 수 있다. 예를 들어, 백색 서브 화소(SPW)의 회로 영역(CA)이 청색 서브 화소(SPB)의 발광 영역(EA)과 이웃한 경우, 백색 서브 화소(SPW)의 회로 영역(CA)에는 제2 청색 컬러 필터(163)가 배치될 수 있다.
또한, 백색 서브 화소(SPW)의 회로 영역(CA)에는 이웃한 서브 화소(SP)의 회로 영역(CA)의 제2 컬러 필터(160)와 동일한 색상의 제2 컬러 필터(160)가 배치될 수도 있다. 예를 들어, 백색 서브 화소(SPW)의 회로 영역(CA)이 적색 서브 화소(SPR)의 회로 영역(CA)과 이웃한 경우, 백색 서브 화소(SPW)의 회로 영역(CA)에는 제2 적색 컬러 필터(161)가 배치될 수 있다. 예를 들어, 백색 서브 화소(SPW)의 회로 영역(CA)이 청색 서브 화소(SPB)의 회로 영역(CA)과 이웃한 경우, 백색 서브 화소(SPW)의 회로 영역(CA)에는 제2 청색 컬러 필터(163)가 배치될 수 있다. 다만, 백색 서브 화소(SPW)의 회로 영역(CA)에는 이웃한 서브 화소(SP)의 제1 컬러 필터(150) 및 제2 컬러 필터(160)와 다른 색상의 제2 컬러 필터(160)가 배치될 수도 있으며, 이에 제한되지 않는다.
한편, 복수의 제1 컬러 필터(150) 및 복수의 패시베이션층(113), 복수의 제2 컬러 필터(160) 및 복수의 패시베이션층(113) 각각은 언더컷 구조(UC)를 이룰 수 있다. 언더컷 구조(UC)는 복수의 제1 컬러 필터(150) 및 복수의 제2 컬러 필터(160) 하부의 복수의 패시베이션층(113)이 복수의 제1 컬러 필터(150) 및 복수의 제2 컬러 필터(160) 보다 과식각되어 복수의 제1 컬러 필터(150) 및 복수의 제2 컬러 필터(160)의 엣지가 복수의 패시베이션층(113)의 엣지보다 돌출된 구조이다. 즉, 언더컷 구조(UC)에서 복수의 제1 컬러 필터(150) 및 복수의 제2 컬러 필터(160) 하부에 배치된 복수의 패시베이션층(113)은 엣지가 복수의 제1 컬러 필터(150) 및 복수의 제2 컬러 필터(160) 내측에 배치될 수 있다.
구체적으로, 복수의 서브 화소(SP) 사이의 경계에 인접한 영역에서 복수의 제1 컬러 필터(150)와 복수의 패시베이션층(113)은 언더컷 구조(UC)를 이룰 수 있다. 예를 들어, 도 3을 참조하면, 청색 서브 화소(SPB)와 녹색 서브 화소(SPG) 사이의 경계에 인접한 영역에서, 청색 서브 화소(SPB)의 제1 청색 컬러 필터(153)는 제1 청색 컬러 필터(153) 하부의 패시베이션층(113)과 언더컷 구조(UC)를 이룰 수 있다.
그리고 하나의 서브 화소(SP)의 발광 영역(EA)과 회로 영역(CA)의 경계에 인접한 영역에서 복수의 제2 컬러 필터(160)와 복수의 패시베이션층(113)은 언더컷 구조(UC)를 이룰 수 있다. 예를 들어, 도 4를 참조하면, 적색 서브 화소(SPR)의 발광 영역(EA)과 회로 영역(CA) 사이의 경계에 인접한 영역에서, 적색 서브 화소(SPR)의 제2 적색 컬러 필터(161)는 제2 적색 컬러 필터(161) 하부의 패시베이션층(113)과 언더컷 구조(UC)를 이룰 수 있다.
복수의 제1 컬러 필터(150)와 복수의 패시베이션층(113)의 언더컷 구조(UC)와 복수의 제2 컬러 필터(160)와 복수의 패시베이션층(113)의 언더컷 구조(UC)에 의해 복수의 서브 화소(SP) 각각의 애노드(171)가 서로 분리될 수 있고, 복수의 서브 화소(SP) 각각을 독립적으로 구동할 수 있다. 보다 상세한 설명은 복수의 발광 소자(170)를 참조하여 후술하기로 한다.
복수의 서브 화소(SP)에 복수의 오버 코팅층(114)이 배치된다. 복수의 서브 화소(SP)의 발광 영역(EA) 및 회로 영역(CA) 각각에 오버 코팅층(114)이 배치될 수 있다. 구체적으로, 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB)의 발광 영역(EA)에서, 복수의 제1 컬러 필터(150) 상에 오버 코팅층(114)이 배치되고, 백색 서브 화소(SPW)의 발광 영역(EA)에서 게이트 절연층(112) 상에 오버 코팅층(114)이 배치될 수 있다. 그리고 복수의 회로 영역(CA)에서, 복수의 제2 컬러 필터(160) 상에 복수의 오버 코팅층(114)이 배치될 수 있다.
복수의 오버 코팅층(114)은 복수의 구동 트랜지스터(140), 복수의 제1 컬러 필터(150) 및 복수의 제2 컬러 필터(160)가 배치된 기판(110) 상부를 평탄화하는 절연층이다. 복수의 오버 코팅층(114)은 유기 물질로 이루어질 수 있고, 예를 들어, 폴리이미드(Polyimide) 또는 포토아크릴(Photo Acryl)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
복수의 발광 영역(EA)과 복수의 회로 영역(CA) 각각에 배치된 복수의 오버 코팅층(114)은 서로 이격되어 배치될 수 있다. 복수의 오버 코팅층(114)은 서로 이격되어 아일랜드 형태로 이루어질 수 있다. 그리고 복수의 오버 코팅층(114) 각각의 측면은 완만한 경사면으로 이루어질 수 있다.
서로 이격된 복수의 오버 코팅층(114) 사이의 영역은 복수의 서브 화소(SP) 간의 경계 영역이자 복수의 발광 영역(EA) 및 복수의 회로 영역(CA) 간의 경계 영역일 수 있다. 그리고 복수의 오버 코팅층(114) 사이의 영역에서 게이트 절연층(112)의 상면, 구동 트랜지스터(140)의 드레인 전극(144), 복수의 제1 컬러 필터(150) 및 복수의 제2 컬러 필터(160)와 복수의 패시베이션층(113)이 이루는 언더컷 구조(UC)가 노출될 수 있다.
한편, 본 발명의 일 실시예에 따른 표시 장치(100)는 뱅크를 통해 수분이 전달되는 문제를 최소화하고, 공정을 간소화하기 위해 뱅크를 제거한 뱅크리스 표시 장치이다. 종래의 뱅크는 복수의 서브 화소 사이에서 복수의 애노드 각각의 엣지를 덮도록 배치되어, 복수의 서브 화소를 구분하며, 혼색을 저감하는 구성이다. 다만, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 뱅크를 배치하는 대신 복수의 오버 코팅층(114)을 이격시켜 복수의 서브 화소(SP)의 경계를 구분할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)를 뱅크리스 표시 장치로 구성하여 공정을 간소화하고, 수분이 표시 장치(100) 내부로 전달되어 발광 소자(170)가 열화되는 것을 최소화할 수 있다.
복수의 서브 화소(SP)의 발광 영역(EA)에서 복수의 오버 코팅층(114) 상에 복수의 발광 소자(170)가 배치된다. 복수의 발광 소자(170)는 애노드(171), 유기층(172) 및 캐소드(173)를 포함한다.
복수의 서브 화소(SP)의 발광 영역(EA)에서 복수의 오버 코팅층(114) 상에 복수의 애노드(171)가 배치된다. 복수의 애노드(171)는 유기층(172)에 정공을 공급하므로, 일함수가 높은 도전성 물질로 이루어질 수 있다. 복수의 애노드(171)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질로 형성될 수 있으나, 이에 제한되지 않는다.
복수의 애노드(171) 상에 유기층(172)이 배치된다. 유기층(172)은 발광층 및 공통층을 포함한다. 발광층은 특정 색상의 광을 발광하기 위한 유기층(172)으로, 복수의 서브 화소(SP) 각각에 서로 다른 발광층이 배치될 수도 있고, 복수의 서브 화소(SP) 전체에 동일한 발광층이 배치될 수도 있다.
예를 들어, 복수의 서브 화소(SP) 각각에 서로 다른 발광층이 배치된 경우, 적색 서브 화소(SPR)에 적색 발광층이 배치되고, 녹색 서브 화소(SPG)에 녹색 발광층이 배치되며, 청색 서브 화소(SPB)에는 청색 발광층이 배치될 수 있다. 또한, 복수의 서브 화소(SP)의 발광층은 서로 연결되어 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 예를 들어, 복수의 서브 화소(SP) 전체에 발광층이 배치되고, 발광층으로부터의 광은 별도의 광변환층이나 제1 컬러 필터(150) 등을 통해 다양한 색상의 광으로 변환될 수도 있다.
또한, 하나의 서브 화소(SP)에 동일한 색상의 광을 발광하는 발광층이 복수 개 적층될 수 있다. 예를 들어, 적색 서브 화소(SPR)에 2개의 적색 발광층이 적층되고, 녹색 서브 화소(SPG)에 2개의 녹색 발광층이 적층되며, 청색 서브 화소(SPB)에는 2개의 청색 발광층이 배치될 수 있다. 이 경우, 복수의 발광층 각각의 사이에 전하 생성층(Charge Generation Layer, CGL)이 배치되어, 복수의 발광층 각각으로 전자 또는 정공을 원활하게 공급할 수 있다. 즉, 2개의 청색 발광층 사이, 2개의 녹색 발광층 사이, 2개의 적색 발광층 사이에 전하 생성층이 배치될 수 있다.
또한, 하나의 서브 화소(SP)에 서로 다른 색상의 광을 발광하는 발광층이 복수 개 적층될 수도 있다. 예를 들어, 복수의 서브 화소(SP) 모두에 청색 발광층 및 황색-녹색 발광층이 적층되어, 복수의 서브 화소(SP) 모두에서 백색 광을 구현할 수도 있다. 이 경우, 청색 발광층과 황색-녹색 발광층 사이에 전하 생성층이 배치될 수 있다.
공통층은 발광층의 발광 효율을 개선하기 위해 배치되는 층이다. 공통층은 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 화소(SP) 각각의 공통층은 서로 연결되어 일체로 이루어질 수 있다. 공통층은 전하 생성층이나 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
유기층(172) 상에 캐소드(173)가 배치된다. 캐소드(173)는 유기층(172)에 전자를 공급하므로, 일함수가 낮은 도전성 물질로 이루어질 수 있다. 캐소드(173)는 복수의 서브 화소(SP)에 걸쳐 하나의 층으로 형성될 수 있다. 즉, 복수의 서브 화소(SP) 각각의 캐소드(173)는 서로 연결되어 일체로 이루어질 수 있다. 캐소드(173)는 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질 또는 MgAg와 같은 금속 합금이나 이테르븀(Yb) 합금 등으로 형성될 수 있고, 금속 도핑층이 더 포함될 수도 있으며, 이에 제한되지 않는다. 한편, 도면에 도시되지는 않았으나, 캐소드(173)는 저전위 전원 배선과 전기적으로 연결되어 저전위 전원 신호를 공급받을 수 있다.
한편, 표시 장치(100)는 탑 에미션(Top Emission) 방식 또는 바텀 에미선(Bottom Emission) 방식으로 구현될 수 있다. 예를 들어, 표시 장치(100)가 탑 에미션 방식인 경우, 발광층으로부터 발광된 광이 애노드(171)에 반사되어 상부 방향, 즉 캐소드(173) 측을 향하도록, 애노드(171)의 하부에 반사 효율이 우수한 금속 물질, 예를 들어, 알루미늄(Al) 또는 은(Ag)과 같은 물질로 이루어진 반사층이 추가될 수 있다. 반대로, 표시 장치(100)가 바텀 에미션 방식인 경우, 애노드(171)는 투명 도전성 물질로만 이루어질 수 있다. 이하에서는 본 발명의 일 실시예에 따른 표시 장치(100)가 바텀 에미션 방식인 것으로 가정하여 설명하기로 한다.
복수의 서브 화소(SP)의 회로 영역(CA)에서, 복수의 오버 코팅층(114) 상에 복수의 투명 도전층(180)이 배치된다. 복수의 투명 도전층(180)은 복수의 애노드(171)와 동일 물질 및 동일 공정으로 형성될 수 있고, 투명 도전성 물질, 예를 들어, 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등과 같은 투명 도전성 물질로 형성될 수 있으나, 이에 제한되지 않는다.
한편, 복수의 애노드(171)와 복수의 투명 도전층(180)은 복수의 오버 코팅층(114)의 표면을 따라 배치된다. 복수의 애노드(171) 및 복수의 투명 도전층(180)은 복수의 오버 코팅층(114)의 상면과 측면을 덮도록 배치될 수 있다. 이에, 복수의 애노드(171) 각각의 엣지와 복수의 투명 도전층(180) 각각의 엣지는 완만한 경사면인 복수의 오버 코팅층(114)의 측면을 따르는 형상이 될 수 있고, 복수의 애노드(171) 및 복수의 투명 도전층(180)은 엣지가 기판(110) 측을 향해 구부러진 형상을 가질 수 있다.
복수의 애노드(171) 각각, 복수의 투명 도전층(180) 각각, 복수의 애노드(171)와 복수의 투명 도전층(180)은 복수의 제1 컬러 필터(150)와 복수의 패시베이션층(113)의 언더컷 구조(UC), 복수의 제2 컬러 필터(160)와 복수의 패시베이션층(113)의 언더컷 구조(UC)에 의해 서로 단절될 수 있다. 도 3을 참조하면, 복수의 제1 컬러 필터(150)와 복수의 패시베이션층(113)의 언더컷 구조(UC), 복수의 제2 컬러 필터(160)와 복수의 패시베이션층(113)의 언더컷 구조(UC)에 의해 복수의 애노드(171), 복수의 투명 도전층(180) 각각은 서로 분리되어, 복수의 애노드(171)와 복수의 투명 도전층(180) 각각의 사이에 오픈 영역(OA)이 형성될 수 있다. 예를 들어, 평면 상에서 복수의 애노드(171) 및 복수의 투명 도전층(180) 각각은 아일랜드 형상으로 이루어지고, 복수의 애노드(171) 및 복수의 투명 도전층(180) 사이의 오픈 영역(OA)은 메쉬 형태로 이루어질 수 있다.
이때, 복수의 애노드(171) 각각은 복수의 제1 컬러 필터(150)와 복수의 패시베이션층(113)의 언더컷 구조(UC)와 복수의 제2 컬러 필터(160)와 복수의 패시베이션층(113)의 언더컷 구조(UC)에 의해서 서로 이격되는 동시에 회로 영역(CA)의 구동 트랜지스터(140)와 전기적으로 연결될 수 있다. 구체적으로, 적색 서브 화소(SPR)의 발광 영역(EA)의 애노드(171)는 회로 영역(CA)의 구동 트랜지스터(140)와 전기적으로 연결되고, 녹색 서브 화소(SPG)의 발광 영역(EA)의 애노드(171)는 회로 영역(CA)의 구동 트랜지스터(140)와 전기적으로 연결되고, 청색 서브 화소(SPB)의 발광 영역(EA)의 애노드(171)는 회로 영역(CA)의 구동 트랜지스터(140)와 전기적으로 연결되며, 백색 서브 화소(SPW)의 발광 영역(EA)의 애노드(171)는 회로 영역(CA)의 구동 트랜지스터(140)와 전기적으로 연결될 수 있다.
예를 들어, 도 4를 참조하면, 적색 서브 화소(SPR)의 발광 영역(EA)의 애노드(171)는 오버 코팅층(114)의 상면에서 오버 코팅층(114)의 측면, 오버 코팅층(114) 사이의 영역에까지 배치될 수 있다. 그리고 애노드(171)는 적색 서브 화소(SPR)의 발광 영역(EA)과 적색 서브 화소(SPR)의 회로 영역(CA) 사이의 경계에서 오버 코팅층(114)으로부터 노출된 구동 트랜지스터(140)의 드레인 전극(144)과 전기적으로 연결될 수 있다. 발광 영역(EA)의 애노드(171)는 오버 코팅층(114)의 측면과 오버 코팅층(114) 사이의 영역을 덮도록 형성되어, 발광 영역(EA)과 회로 영역(CA)의 경계에서 구동 트랜지스터(140)와 전기적으로 연결될 수 있다. 다만, 구동 트랜지스터(140)의 타입에 따라 애노드(171)는 구동 트랜지스터(140)의 소스 전극(143)과 전기적으로 연결될 수도 있으며, 이에 제한되지 않는다.
이 경우, 발광 영역(EA)에 배치된 오버 코팅층(114)은 회로 영역(CA)에 인접한 복수의 제1 컬러 필터(150)의 엣지 일부분을 덮을 수 있다. 오버 코팅층(114)은 회로 영역(CA)에 인접한 복수의 제1 컬러 필터(150)의 엣지 일부분을 덮도록 배치되어, 서브 화소(SP) 내의 회로 영역(CA)을 향해 연장되는 애노드(171)가 언더컷 구조(UC)에 의해 단절되지 않도록 할 수 있다. 오버 코팅층(114)이 회로 영역(CA)에 가장 인접한 복수의 제1 컬러 필터(150)의 엣지를 덮지 않는 경우, 발광 영역(EA)과 회로 영역(CA)의 경계에서 복수의 제1 컬러 필터(150)와 패시베이션층(113)이 이루는 언더컷 구조(UC)가 형성될 수 있고, 애노드(171)는 언더컷 구조(UC)에 의해 단절될 수 있다. 만약 애노드(171)가 오버 코팅층(114) 측면 하측 부분에서 단절되는 경우, 오버 코팅층(114) 아래의 구동 트랜지스터(140)와 전기적으로 연결될 수 없고, 발광 소자(170)의 불량으로 이어질 수 있다. 따라서, 하나의 서브 화소(SP)에서 발광 영역(EA)의 애노드(171)와 회로 영역(CA)의 구동 트랜지스터(140)를 전기적으로 연결하기 위해, 발광 영역(EA)의 오버 코팅층(114)은 회로 영역(CA)에 인접한 제1 컬러 필터(150)의 엣지를 덮어 애노드(171)를 오버 코팅층(114) 하측에까지 연속적으로 형성할 수 있다.
그리고 회로 영역(CA)에 배치된 오버 코팅층(114)은 제2 컬러 필터(160)의 엣지 모두를 노출시킬 수 있다. 회로 영역(CA)에 배치된 오버 코팅층(114)은 제2 컬러 필터(160)의 엣지를 노출시켜, 투명 도전층(180)이 언더컷 구조(UC)에 의해 애노드(171)와 단절되도록 할 수 있다. 만약, 회로 영역(CA)의 오버 코팅층(114)이 제2 컬러 필터(160)의 엣지, 특히 발광 영역(EA)에 가장 인접한 제2 컬러 필터(160)의 엣지 일부분을 덮는다면, 오버 코팅층(114)으로부터 제2 컬러 필터(160)와 패시베이션층(113)의 언더컷 구조(UC)가 노출되지 않고, 투명 도전층(180)은 오버 코팅층(114) 사이의 영역에까지 연장되어 애노드(171)와 연결될 수 있다. 만약, 투명 도전층(180)이 인접한 애노드(171)와 전기적으로 연결되는 경우, 회로 영역(CA)에서도 광이 발광할 수 있다. 그러나, 본 발명의 일 실시예에 따른 표시 장치(100)는 바텀 에미션 방식이므로, 회로 영역(CA)에서 광을 발광하더라도 회로 영역(CA)의 구동 회로에 의해 광이 기판(110) 하부로 향해 방출되기 어렵다. 그러므로, 투명 도전층(180)이 애노드(171)와 연결된다면, 휘도는 향상되지 않고, 소비 전력만이 증가할 수 있다. 그러므로, 회로 영역(CA)에 배치된 오버 코팅층(114)은 제2 컬러 필터(160)의 엣지를 노출시켜 복수의 투명 도전층(180)을 복수의 애노드(171)와 단절시킬 수 있고, 발광 영역(EA)에서만 광을 발광할 수 있다.
한편, 도 4에서는 복수의 투명 도전층(180)이 플로팅(floating) 상태인 것으로 도시하였으나, 복수의 투명 도전층(180)은 다른 구성과 전기적으로 연결될 수도 있다. 예를 들어, 복수의 투명 도전층(180)은 회로 영역(CA)의 일부 구성과 전기적으로 연결되어 스토리지 커패시터의 전극으로 기능하거나, 기생 커패시턴스를 저감하는 등의 기능을 수행할 수 있다.
한편, 백색 서브 화소(SPW)의 복수의 애노드(171)는 백색 서브 화소(SPW)에 이웃한 서브 화소(SP)의 언더컷 구조(UC)에 의해 이웃한 서브 화소(SP)의 애노드(171)와 분리될 수 있다. 백색 서브 화소(SPW)는 발광 영역(EA)에 복수의 제1 컬러 필터(150) 및 복수의 패시베이션층(113)이 배치되지 않으므로, 언더컷 구조(UC)가 형성되지 않는다. 다만 백색 서브 화소(SPW) 내에 언더컷 구조(UC)가 형성되지 않더라도, 백색 서브 화소(SPW)의 애노드(171)와 백색 서브 화소(SPW)에 이웃한 서브 화소(SP)의 애노드(171)는 이웃한 서브 화소(SP)의 언더컷 구조(UC)에 의해 분리될 수 있다.
구체적으로, 백색 서브 화소(SPW)의 발광 영역(EA)에 이웃하는 서브 화소(SP)에서는 백색 서브 화소(SPW)와 인접한 영역에 언더컷 구조(UC)가 형성되어, 백색 서브 화소(SPW)의 애노드(171)와 다른 서브 화소(SP)의 애노드(171)가 분리될 수 있다. 예를 들어, 도 3을 참조하면, 백색 서브 화소(SPW)의 양측에 적색 서브 화소(SPR)와 청색 서브 화소(SPB)가 배치될 수 있다. 적색 서브 화소(SPR)에서는 백색 서브 화소(SPW)와 인접한 영역에 제1 적색 컬러 필터(151)와 패시베이션층(113)의 언더컷 구조(UC)가 형성될 수 있고, 청색 서브 화소(SPB) 또한 백색 서브 화소(SPW)와 인접한 영역에 제1 청색 컬러 필터(153)와 패시베이션층(113)의 언더컷 구조(UC)가 형성될 수 있다. 적색 서브 화소(SPR)의 애노드(171) 및 청색 서브 화소(SPB)의 애노드(171)는 백색 서브 화소(SPW)의 발광 영역(EA)에 인접한 영역에서 언더컷 구조(UC)에 의해 단절될 수 있다. 그러므로, 백색 서브 화소(SPW)의 발광 영역(EA)에 제1 컬러 필터(150) 및 패시베이션층(113)이 배치되지 않더라도, 백색 서브 화소(SPW)에 이웃한 다른 서브 화소(SP)의 언더컷 구조(UC)를 활용하여 백색 서브 화소(SPW)의 애노드(171)를 적색 서브 화소(SPR), 녹색 서브 화소(SPG) 및 청색 서브 화소(SPB)의 애노드(171) 및 복수의 투명 도전층(180)과 분리시킬 수 있다.
한편, 복수의 서브 화소(SP)의 복수의 발광 영역(EA)에 서로 이격된 복수의 애노드(171)를 배치하고, 복수의 서브 화소(SP) 전체에 걸쳐 하나의 캐소드(173)를 배치하여, 복수의 서브 화소(SP) 각각을 개별적으로 제어할 수 있다. 예를 들어, 캐소드(173)에 전압을 인가한 상태에서 구동하고자 하는 서브 화소(SP)의 애노드(171)에만 선택적으로 전압을 인가하는 방식으로 복수의 서브 화소(SP)를 독립적으로 구동할 수 있다.
상술한 바와 같이, 복수의 애노드(171)는 복수의 제1 컬러 필터(150)와 복수의 패시베이션층(113) 및 복수의 제2 컬러 필터(160)와 복수의 패시베이션층(113)의 언더컷 구조(UC)에 의해 별도의 마스크 공정 없이도 서로 분리될 수 있다. 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치(100)의 제조 방법에서는 복수의 제1 컬러 필터(150)와 복수의 패시베이션층(113) 사이, 복수의 제2 컬러 필터(160)와 복수의 패시베이션층(113) 사이에 언더컷 구조(UC)를 형성하여 복수의 애노드(171) 형성 공정을 간소화할 수 있다. 이하에서는 도 5a 내지 도 5g를 참조하여 본 발명의 일 실시예에 따른 표시 장치(100) 및 표시 장치(100)의 제조 방법을 설명하기로 한다.
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 공정도들이다. 도 5a는 복수의 전극(120), 차광층(130), 버퍼층(111) 및 액티브층(141)의 형성 공정을 설명하기 위한 도면이다. 도 5b는 게이트 절연층(112)의 형성 공정을 설명하기 위한 도면이다. 도 5c는 게이트 전극(142), 소스 전극(143) 및 드레인 전극(144)의 형성 공정을 설명하기 위한 도면이다. 도 5d 내지 도 5f는 패시베이션층(113), 복수의 제1 컬러 필터(150), 복수의 제2 컬러 필터(160) 및 복수의 오버 코팅층(114)의 형성 공정을 설명하기 위한 도면이다. 도 5g는 복수의 발광 소자(170)의 형성 공정을 설명하기 위한 도면이다.
도 5a를 참조하면, 기판(110) 상에 복수의 전극(120), 차광층(130), 버퍼층(111) 및 액티브층(141)을 형성한다.
먼저, 기판(110) 상에 복수의 전극(120) 및 차광층(130)을 이루는 차광 물질층, 버퍼층(111)을 이루는 버퍼 물질층, 액티브층(141)을 이루는 액티브 물질층을 순차적으로 형성할 수 있다.
이어서, 하나의 마스크 공정을 통해 액티브 물질층, 버퍼 물질층 및 차광 물질층을 순차적으로 식각하여, 동일한 폭의 액티브층(141), 버퍼층(111) 및 차광층(130)을 형성하고, 차광층(130)과 동일 평면 상에 배치된 제1 전극(121) 및 제2 전극(122)을 함께 형성할 수 있다.
이 경우, 마스크 공정에 사용되는 마스크는 하프톤 마스크이자 멀티톤 마스크일 수 있다. 멀티톤 마스크의 경우, 투과율이 상이한 영역을 복수 개 구비한 마스크로 하나의 멀티톤 마스크를 이용해 서로 다른 패턴을 구현할 수 있다. 예를 들어, 액티브 물질층, 버퍼 물질층 및 차광 물질층 모두 식각되는 영역, 차광 물질층만이 남도록 액티브 물질층 및 버퍼 물질층만이 식각되는 영역, 액티브 물질층, 버퍼 물질층 및 차광 물질층이 남도록 하는 영역 각각에서 마스크의 투과율을 다르게 구성하여, 액티브 물질층, 버퍼 물질층 및 차광 물질층을 서로 다른 형상으로 패터닝할 수 있다.
다음으로, 도 5b를 참조하면, 복수의 전극(120), 차광층(130), 버퍼층(111) 및 액티브층(141) 상에 게이트 절연층(112)을 형성한다. 구체적으로, 기판(110) 전면에 게이트 절연층(112)을 이루는 물질을 형성할 수 있다. 그리고 게이트 절연층(112)을 이루는 물질에, 제1 전극(121), 제2 전극(122), 액티브층(141)의 양측 단부를 노출시키는 컨택홀을 형성하여 게이트 절연층(112)을 형성할 수 있다.
다음으로, 도 5c를 참조하면, 게이트 절연층(112) 상에 게이트 전극(142), 소스 전극(143) 및 드레인 전극(144)을 형성한다. 게이트 절연층(112) 상에서 기판(110) 전면에 도전성 물질을 형성할 수 있다. 그리고 도전성 물질을 패터닝하여 게이트 절연층(112)에 중첩하는 게이트 전극(142), 게이트 절연층(112)으로부터 노출된 액티브층(141) 일부와 복수의 전극(120)에 연결된 소스 전극(143) 및 드레인 전극(144)을 형성할 수 있다. 따라서, 상술한 공정을 통해 액티브층(141), 게이트 전극(142), 소스 전극(143) 및 드레인 전극(144)을 포함하는 구동 트랜지스터(140)를 형성할 수 있다.
이어서, 도 5d 내지 도 5f를 참조하면, 구동 트랜지스터(140) 상에 복수의 패시베이션층(113), 복수의 제1 컬러 필터(150), 복수의 제2 컬러 필터(160) 및 복수의 오버 코팅층(114)을 형성한다.
먼저, 도 5d를 참조하면, 구동 트랜지스터(140) 상에서 기판(110) 전면에 패시베이션 물질층(113m)을 형성한다. 패시베이션 물질층(113m)은 복수의 패시베이션층(113)을 이루는 절연 물질로 이루어질 수 있으며, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
이어서, 패시베이션 물질층(113m) 상에 복수의 제1 컬러 필터(150)와 복수의 제2 컬러 필터(160)를 함께 형성한다. 복수의 제1 컬러 필터(150)와 복수의 제2 컬러 필터(160) 중 동일한 색상의 제1 컬러 필터(150)와 제2 컬러 필터(160)는 동일 마스크 공정으로 형성할 수 있다. 예를 들어, 기판(110) 전면에 적색 컬러 필터 물질층을 형성하고, 이를 패터닝하여 제1 적색 컬러 필터(151)와 제2 적색 컬러 필터(161)를 함께 형성할 수 있다. 이러한 과정을 반복하여 제1 녹색 컬러 필터(152) 및 제2 녹색 컬러 필터(162)를 함께 형성하고, 제1 청색 컬러 필터(153) 및 제2 청색 컬러 필터(163)를 함께 형성할 수 있다.
도 5e를 참조하면, 복수의 제1 컬러 필터(150) 및 복수의 제2 컬러 필터(160)와 대응되도록 패시베이션 물질층(113m)을 식각하여 패시베이션층(113)을 형성한다. 패시베이션 물질층(113m)에서 복수의 제1 컬러 필터(150) 및 복수의 제2 컬러 필터(160)와 중첩하는 부분을 제외하고, 나머지 부분을 식각하여 복수의 패시베이션층(113)을 형성할 수 있다.
이어서, 도 5f를 참조하면, 복수의 제1 컬러 필터(150) 및 복수의 제2 컬러 필터(160) 상에 복수의 오버 코팅층(114)을 형성한다. 구체적으로, 기판(110) 전면에 오버 코팅층(114)을 이루는 물질을 형성할 수 있다. 그리고 복수의 서브 화소(SP) 사이의 경계 및 복수의 발광 영역(EA)과 복수의 회로 영역(CA) 사이의 경계에서 오버 코팅층(114)을 이루는 물질을 식각하여 서로 이격된 복수의 오버 코팅층(114)을 형성할 수 있다.
이때, 오버 코팅층(114)을 이루는 물질을 식각하는 과정에서, 복수의 제1 컬러 필터(150)와 복수의 제2 컬러 필터(160) 하부의 복수의 패시베이션층(113) 중 일부가 과식각되어 언더컷 구조(UC)가 형성될 수 있다. 예를 들어, 오버 코팅층(114)을 이루는 물질은 복수의 발광 영역(EA) 각각의 사이에서 복수의 제1 컬러 필터(150)의 엣지에 대응되도록 식각될 수 있다. 그리고 복수의 제1 컬러 필터(150)의 엣지와 오버 코팅층(114)의 엣지가 대응되도록 오버 코팅층(114)을 이루는 물질을 식각하는 과정에서, 제1 컬러 필터(150) 하부의 패시베이션층(113)의 엣지가 과식각될 수 있고, 패시베이션층(113)의 엣지는 제1 컬러 필터(150)의 내측에 배치될 수 있다.
또한, 하나의 서브 화소(SP)에서는 애노드(171)와 구동 트랜지스터(140)를 전기적으로 연결하기 위해 회로 영역(CA)에 인접한 발광 영역(EA) 일부분에는 언더컷 구조(UC)가 형성되지 않을 수 있다. 회로 영역(CA)과 인접한 발광 영역(EA) 일부분에 언더컷 구조(UC)가 형성되지 않도록, 오버 코팅층(114)을 이루는 물질은 회로 영역(CA)과 인접한 제1 컬러 필터(150)의 엣지 일부분을 덮도록 형성될 수 있다. 따라서, 오버 코팅층(114)이 제1 컬러 필터(150) 및 패시베이션층(113)의 엣지를 덮도록 형성되기 때문에 패시베이션층(113)이 과식각되지 않을 수 있고, 회로 영역(CA)과 인접한 발광 영역(EA) 일부분에는 언더컷 구조(UC)가 형성되지 않을 수 있다.
마지막으로, 도 5g를 참조하면, 복수의 오버 코팅층(114) 상에 복수의 애노드(171)와 복수의 투명 도전층(180), 유기층(172) 및 캐소드(173)를 순차적으로 형성한다.
먼저, 복수의 오버 코팅층(114) 상에서 기판(110) 전면에 투명 도전성 물질을 형성한다. 투명 도전성 물질이 기판(110) 전면에 형성되는 과정에서, 복수의 제1 컬러 필터(150)와 복수의 패시베이션층(113)의 언더컷 구조(UC)와 복수의 제2 컬러 필터(160)와 복수의 패시베이션층(113)의 언더컷 구조(UC)에서 투명 도전성 물질이 연속적으로 형성되지 못한다.
구체적으로, 기판(110) 전면에 형성되는 복수의 애노드(171) 및 복수의 투명 도전층(180)의 두께가 복수의 패시베이션층(113)의 두께보다 작아, 언더컷 구조(UC)에서 투명 도전성 물질이 불연속적으로 형성될 수 있다. 투명 도전성 물질은 복수의 오버 코팅층(114)의 표면과 복수의 오버 코팅층(114) 사이의 영역을 따라 형성될 수 있다. 다만, 복수의 애노드(171) 및 복수의 투명 도전층(180)은 복수의 패시베이션층(113)의 두께보다 작은 두께로 형성되기 때문에 패시베이션층(113)의 두께와 대응되는 오버 코팅층(114)의 하면과 게이트 절연층(112)의 상면 사이의 빈 공간을 모두 채우지 못하고 단절될 수 있다. 다르게 말하면, 복수의 애노드(171) 및 복수의 투명 도전층(180)의 두께가 패시베이션층(113)의 두께보다 작기 때문에, 복수의 애노드(171)와 복수의 투명 도전층(180)은 패시베이션층(113)의 두께와 대응되는 빈 공간을 다 채울 수 없고, 결국 언더컷 구조(UC)에 의해 단절될 수 있다.
그러므로, 언더컷 구조(UC)가 형성된 기판(110) 전면에 투명 도전성 물질을 형성하면, 언더컷 구조(UC)에 의해 투명 도전성 물질이 단절될 수 있고, 별도의 마스크 공정 없이도 서로 이격된 복수의 애노드(171) 및 복수의 투명 도전층(180)을 형성할 수 있다.
이어서, 복수의 애노드(171) 및 복수의 투명 도전층(180) 상에서 기판(110) 전면에 유기층(172) 및 캐소드(173)를 형성한다. 구체적으로, 복수의 애노드(171) 및 복수의 투명 도전층(180)을 덮도록 유기층(172)을 이루는 물질을 증착하여 유기층(172)을 형성할 수 있다. 이어서, 유기층(172) 상에 캐소드(173)를 이루는 도전성 물질을 증착하여 캐소드(173)를 형성할 수 있다.
한편, 복수의 애노드(171) 및 복수의 투명 도전층(180)은 언더컷 구조(UC)에서 분리되나, 유기층(172) 및 캐소드(173)는 언더컷 구조(UC)에 의해 단절되지 않을 수 있다. 구체적으로, 유기층(172)은 복수의 패시베이션층(113)의 두께보다 두꺼운 두께로 형성되기 때문에, 복수의 오버 코팅층(114)의 하측 부분에서 패시베이션층(113)의 두께와 대응되는 빈 공간을 채울 수 있다. 그러므로, 유기층(172)은 복수의 제1 컬러 필터(150) 및 복수의 패시베이션층(113), 복수의 제2 컬러 필터(160) 및 복수의 패시베이션층(113)의 언더컷 구조(UC)에 의해 단절되지 않을 수 있고, 복수의 서브 화소(SP) 전체에 걸쳐 연속적으로 형성될 수 있다.
그리고 유기층(172)이 언더컷 구조(UC)를 덮도록 형성되므로, 유기층(172) 상에 형성되는 캐소드(173) 또한 복수의 서브 화소(SP) 전체에 걸쳐 연속적으로 형성될 수 있다. 유기층(172)이 언더컷 구조(UC)를 덮도록 기판(110) 전면에 형성되므로, 언더컷 구조(UC)가 캐소드(173)와 직접적으로 마주할 수 없다. 따라서, 유기층(172) 상에 형성되는 캐소드(173)는 유기층(172)을 따라 기판(110) 전면에서 연속적으로 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 제1 컬러 필터(150) 및 복수의 제2 컬러 필터(160)와 복수의 패시베이션층(113) 사이의 언더컷 구조(UC)에 의해 복수의 애노드(171)를 별도의 마스크 없이 패터닝할 수 있고, 공정을 간소화할 수 있다. 복수의 패시베이션층(113) 상에 복수의 제1 컬러 필터(150)를 형성할 수 있다. 이 경우, 복수의 애노드(171)를 복수의 발광 영역(EA)에만 형성하기 위해, 복수의 회로 영역(CA)에도 복수의 제2 컬러 필터(160)를 함께 형성할 수 있다. 그리고 오버 코팅층(114)의 식각 과정에서 오버 코팅층(114)으로부터 노출된 복수의 패시베이션층(113)이 과식각되어 언더컷 구조(UC)가 형성될 수 있다. 이러한 오버 코팅층(114) 상에서 기판(110) 전면에 투명 도전성 물질을 형성하는 경우, 투명 도전성 물질은 언더컷 구조(UC)에서 단절될 수 있고, 별도의 마스크 없이도 서로 이격된 복수의 애노드(171)를 형성할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 오버 코팅층(114)을 복수 개로 패터닝하는 과정에서 복수의 제1 컬러 필터(150), 복수의 제2 컬러 필터(160) 및 복수의 패시베이션층(113) 각각의 언더컷 구조(UC)를 형성할 수 있고, 복수의 애노드(171)를 마스크 없이 복수의 서브 화소(SP) 별로 형성할 수 있다.
본 발명의 일 실시예에 따른 표시 장치(100)에서는 복수의 애노드(171) 각각의 엣지가 기판(110) 측을 향해 구부러져, 시야각이 개선될 수 있다. 복수의 애노드(171)는 복수의 오버 코팅층(114) 각각의 상면과 측면을 덮도록 형성될 수 있다. 복수의 오버 코팅층(114)의 측면은 완만한 곡선을 이루며 경사지게 형성되고, 복수의 애노드(171) 또한 복수의 오버 코팅층(114)의 표면과 대응되는 형상으로 이루어질 수 있다. 복수의 애노드(171) 각각의 엣지가 기판(110)을 향해 구부러짐에 따라, 복수의 애노드(171) 상에 형성되는 유기층(172) 및 캐소드(173) 또한 기판(110) 측을 향해 함께 구부러진 형상을 가질 수 있다. 이에, 하나의 서브 화소(SP)에서 발광 소자(170)는 중간 부분이 평평하게 배치되고, 엣지 부분이 경사지게 배치될 수 있다. 그러므로, 발광 소자(170)의 중간 부분에서 발광된 광은 기판(110)에 수직하게 방출될 수 있고, 발광 소자(170)의 엣지 부분에서 발광된 광은 기판(110)에 대해 경사지게 방출될 수 있다. 따라서, 발광 소자(170)에서 발광되는 광이 여러 방향으로 진행할 수 있어, 시야각 특성이 개선될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다. 도 7은 도 6의 VII-VII'에 따른 단면도이다. 도 8은 도 6의 VIII-VIII'에 따른 단면도이다. 도 6 내지 도 8의 표시 장치(600)는 도 1 내지 도 4의 표시 장치(100)와 비교하여 복수의 제1 컬러 필터(650) 및 복수의 제2 컬러 필터(660)에 따른 언더컷 구조(UC) 배치가 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 6 및 도 7을 참조하면, 복수의 서브 화소(SP) 중 일부의 서브 화소(SP) 각각의 발광 영역(EA) 사이에 하나 이상의 언더컷 구조(UC)가 배치될 수 있다. 예를 들어, 도 7을 참조하면, 적색 서브 화소(SPR)에서 제1 적색 컬러 필터(651) 양측에 언더컷 구조(UC)가 배치되고, 녹색 서브 화소(SPG)에서 제1 녹색 컬러 필터(652) 양측에 언더컷 구조(UC)가 배치되며, 청색 서브 화소(SPB)에서 제1 청색 컬러 필터(653) 양측에 언더컷 구조(UC)가 배치될 수 있다. 이 경우, 청색 서브 화소(SPB)의 발광 영역(EA)에서 녹색 서브 화소(SPG)에 인접하게 언더컷 구조(UC)가 배치되고, 녹색 서브 화소(SPG)의 발광 영역(EA)에도 청색 서브 화소(SPB)에 인접하게 언더컷 구조(UC)가 배치될 수 있다. 즉, 서로 이웃한 청색 서브 화소(SPB)와 녹색 서브 화소(SPG) 사이에는 2개의 언더컷 구조(UC)가 배치될 수 있다.
이때, 청색 서브 화소(SPB)의 발광 영역(EA)의 언더컷 구조(UC)와 녹색 서브 화소(SPG)의 발광 영역(EA)의 언더컷 구조(UC) 사이에 일정 공간이 있는 경우, 청색 서브 화소(SPB)와 녹색 서브 화소(SPG) 사이에 복수의 애노드(171)와 이격된 추가 투명 도전층(681)이 더 배치될 수 있다. 추가 투명 도전층(681)은 복수의 애노드(171) 및 복수의 투명 도전층(680)과 이격되어 아일랜드 형태로 배치될 수도 있고, 복수의 애노드(171)나 복수의 투명 도전층(680) 중 어느 하나에 연결될 수도 있으며, 이에 제한되는 것은 아니다.
그리고 복수의 서브 화소(SP) 중 다른 일부의 서브 화소(SP) 각각의 발광 영역(EA) 사이에는 하나의 언더컷 구조(UC)만이 배치될 수 있다. 구체적으로, 백색 서브 화소(SPW)의 발광 영역(EA)과 다른 서브 화소(SP)의 발광 영역(EA) 사이에 하나의 언더컷 구조(UC)만이 배치될 수 있다. 예를 들어, 백색 서브 화소(SPW)와 청색 서브 화소(SPB)가 이웃하게 배치된 경우, 청색 서브 화소(SPB)의 발광 영역(EA)에서 백색 서브 화소(SPW)에 인접하게 언더컷 구조(UC)가 배치되고, 백색 서브 화소(SPW) 내에는 별도의 언더컷 구조(UC)가 배치되지 않을 수 있다. 따라서, 백색 서브 화소(SPW)의 발광 영역(EA) 양측에는 하나의 언더컷 구조(UC)만 배치되므로, 백색 서브 화소(SPW)의 발광 영역(EA)의 면적을 늘릴 수 있다.
복수의 제2 컬러 필터(660) 각각은 복수의 회로 영역(CA) 중 서로 이웃한 회로 영역(CA)의 제2 컬러 필터(660)와 일체로 이루어질 수 있다. 하나의 제2 컬러 필터(660)는 복수의 회로 영역(CA)을 덮도록 배치될 수 있다. 동일 행에서 복수의 회로 영역(CA)이 서로 이웃하게 배치된 경우, 하나의 제2 컬러 필터(660)는 행 방향을 따라 연장되어 복수의 회로 영역(CA)을 덮을 수 있다. 예를 들어, 적색 서브 화소(SPR), 백색 서브 화소(SPW), 청색 서브 화소(SPB) 및 녹색 서브 화소(SPG) 각각이 동일 행에서 순차적으로 배치된 경우, 하나의 제2 적색 컬러 필터(661)가 적색 서브 화소(SPR), 백색 서브 화소(SPW), 청색 서브 화소(SPB) 및 녹색 서브 화소(SPG)의 회로 영역(CA)에 배치될 수 있다. 또한, 동일 행에 배치된 복수의 서브 화소(SP)의 회로 영역(CA)에 하나의 제2 녹색 컬러 필터(662) 또는 제2 청색 컬러 필터(663)가 배치될 수도 있다.
도 8을 참조하면, 복수의 회로 영역(CA)에 배치된 하나의 제2 컬러 필터(660) 상에 하나의 오버 코팅층(114) 및 하나의 투명 도전층(680)이 배치될 수 있다. 복수의 오버 코팅층(114) 각각은 복수의 제1 컬러 필터(650) 각각, 복수의 제2 컬러 필터(660) 각각에 대응하여 배치될 수 있다.
그리고 복수의 회로 영역(CA)에서, 하나의 제2 컬러 필터(660) 상에 배치된 하나의 투명 도전층(680)은 이웃한 발광 영역(EA)의 복수의 애노드(171)와는 서로 이격되어 배치될 수 있다. 따라서, 복수의 회로 영역(CA)이 하나의 제2 컬러 필터(660)를 공유하더라도, 복수의 애노드(171)에 전기적으로 연결되거나, 복수의 애노드(171)가 복수의 구동 트랜지스터(140)와 전기적으로 연결되는 것을 방해하지 않을 수 있다.
본 발명의 다른 실시예에 따른 표시 장치(600)에서는 복수의 서브 화소(SP) 각각에서 발광되는 광의 효율을 고려하여 복수의 서브 화소(SP)의 크기를 설계할 수 있다. 구체적으로, 복수의 서브 화소(SP) 각각의 광 효율을 고려하여, 복수의 서브 화소(SP) 사이에 형성되는 언더컷 구조(UC)의 개수와 언더컷 구조(UC) 사이의 간격을 다르게 설계할 수 있다. 예를 들어, 표시 장치(600)의 휘도가 낮은 경우, 백색 서브 화소(SPW)의 발광 영역(EA)과 이웃한 서브 화소(SP) 사이에는 하나의 언더컷 구조(UC)만을 이웃한 서브 화소(SP)에 치우치게 형성하여 백색 서브 화소(SPW)의 발광 영역(EA)을 상대적으로 크게 형성할 수 있고, 표시 장치(600)의 전반적인 휘도를 향상시킬 수 있다. 예를 들어, 색좌표 등을 위해 적색 광의 효율을 낮추고자 하는 경우, 적색 서브 화소(SPR)의 발광 영역(EA)과 이웃한 서브 화소(SP) 사이에 복수의 언더컷 구조(UC)를 형성하고, 언더컷 구조(UC) 사이의 간격을 넓혀 적색 서브 화소(SPR)의 발광 영역(EA)을 상대적으로 작게 형성할 수 있고, 적색 광의 효율을 낮출 수 있다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(600)에서는 복수의 발광 영역(EA) 사이에 형성되는 언더컷 구조(UC)의 개수 및 언더컷 구조(UC)의 간격을 조절하여 복수의 발광 영역(EA)에서 발광되는 광 효율을 조절하고, 색좌표 등을 개선하여 표시 품질을 향상시킬 수 있다.
본 발명의 다른 실시예에 따른 표시 장치(600)에서는 복수의 회로 영역(CA)이 하나의 제2 컬러 필터(660)를 공유하여 캐소드(173)의 저항을 낮춰 표시 장치(600)의 표시 품질을 향상시킬 수 있다. 구체적으로, 하나의 제2 컬러 필터(660)는 하나 이상의 회로 영역(CA)을 덮도록 배치될 수 있다. 그리고 하나의 제2 컬러 필터(660) 상에 하나의 오버 코팅층(114) 및 하나의 투명 도전층(680)이 배치될 수 있다. 이 경우, 복수의 회로 영역(CA)이 하나의 제2 컬러 필터(660), 오버 코팅층(114) 및 투명 도전층(680)을 공유하더라도, 발광 영역(EA)의 복수의 애노드(171)와 투명 도전층(680)은 여전히 언더컷 구조(UC)에 의해 단절되고, 복수의 애노드(171)는 복수의 회로 영역(CA) 각각의 구동 트랜지스터(140)와 용이하게 전기적으로 연결될 수 있다. 또한, 복수의 회로 영역(CA) 각각이 하나의 제2 컬러 필터(660)를 공유하므로, 복수의 회로 영역(CA) 상에서 캐소드(173)가 평평하게 형성될 수 있다. 즉, 캐소드(173)는 복수의 오버 코팅층(114) 사이의 영역에서 굴곡지게 형성되며 다소 불균일한 두께를 가질 수 있으나, 평평한 오버 코팅층(114) 상면에서는 보다 균일한 두께를 갖도록 형성될 수 있다. 그러므로, 캐소드(173)가 평평하게 형성되는 면적을 증가시켜 캐소드(173)의 저항을 낮출 수 있고, 캐소드(173) 전체에 균일한 전압을 전달할 수 있다. 따라서, 복수의 회로 영역(CA)이 하나의 제2 컬러 필터(660), 오버 코팅층(114) 및 투명 도전층(680)을 공유하여, 캐소드(173)가 평평하게 형성되는 면적을 증가시킬 수 있고, 저항에 따른 캐소드(173)의 전압 강하 현상을 개선하여 표시 장치(600)의 표시 품질을 개선할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 발광 영역 및 회로 영역을 포함하는 복수의 서브 화소가 정의된 기판, 기판 상에서 복수의 서브 화소에 배치된 복수의 트랜지스터, 기판 및 트랜지스터 상에 배치된 복수의 패시베이션층, 발광 영역 중 적어도 일부에서 복수의 패시베이션층 상에 배치된 복수의 제1 컬러 필터, 회로 영역에서 복수의 패시베이션층 상에 배치된 복수의 제2 컬러 필터, 복수의 제1 컬러 필터 상에 배치된 복수의 애노드, 및 복수의 제2 컬러 필터 상에 배치된 복수의 투명 도전층을 포함하고, 복수의 제2 컬러 필터 각각의 엣지는 복수의 패시베이션층 각각의 엣지보다 돌출되어 언더컷 구조를 이룬다.
본 발명의 다른 특징에 따르면, 복수의 서브 화소 사이의 경계에서 복수의 제1 컬러 필터의 엣지는 복수의 패시베이션층의 엣지보다 돌출되어 언더컷 구조를 이루고, 복수의 제2 컬러 필터의 언더컷 구조에서 복수의 애노드와 복수의 투명 도전층은 서로 단절되고, 복수의 제1 컬러 필터의 언더컷 구조에서 복수의 애노드 각각은 서로 단절될 수 있다.
본 발명의 또 다른 특징에 따르면, 발광 영역과 회로 영역의 경계에서 복수의 제1 컬러 필터와 복수의 패시베이션층의 엣지는 서로 대응되고, 복수의 제2 컬러 필터와 복수의 패시베이션층은 언더컷 구조를 이룰 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 회로 영역 중 일부의 회로 영역 각각에 배치된 복수의 제2 컬러 필터는 서로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 애노드와 복수의 투명 도전층은 동일한 물질로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 애노드 및 복수의 투명 도전층 상에 배치된 유기층, 및 유기층 상에 배치된 캐소드를 더 포함하고, 유기층 및 캐소드 각각은 복수의 서브 화소 전체에서 일체로 이루어질 수 있다.
본 발명의 또 다른 특징에 따르면, 유기층의 두께는 복수의 패시베이션층의 두께보다 두껍고, 복수의 애노드의 두께 및 복수의 투명 도전층의 두께는 복수의 패시베이션층의 두께보다 작을 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 애노드와 복수의 제1 컬러 필터 사이 및 복수의 투명 도전층과 복수의 제2 컬러 필터 사이에 배치되고, 서로 이격된 복수의 오버 코팅층을 더 포함하고, 발광 영역에서 복수의 오버 코팅층은 회로 영역에 인접한 복수의 제1 컬러 필터의 엣지 일부분을 덮을 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 애노드는 서로 이격된 복수의 오버 코팅층 사이의 영역을 향해 연장되어 복수의 트랜지스터와 전기적으로 연결되고, 복수의 오버 코팅층의 측면 및 복수의 제2 컬러 필터의 측면을 덮고, 복수의 트랜지스터에 중첩하는 복수의 투명 도전층의 단부는 복수의 트랜지스터에 접하는 복수의 애노드의 단부와 이격될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소는, 복수의 제1 컬러 필터 중 적색 컬러 필터가 배치되고, 복수의 제2 컬러 필터 중 제2 적색 컬러 필터가 배치된 적색 서브 화소, 복수의 제1 컬러 필터 중 녹색 컬러 필터가 배치되고, 복수의 제2 컬러 필터 중 제2 녹색 컬러 필터가 배치된 녹색 서브 화소, 및 복수의 제1 컬러 필터 중 청색 컬러 필터가 배치되고, 복수의 제2 컬러 필터 중 제2 청색 컬러 필터가 배치된 청색 서브 화소를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 서브 화소는, 복수의 제2 컬러 필터가 배치된 백색 서브 화소를 더 포함하고, 백색 서브 화소에 배치된 복수의 제2 컬러 필터는 제2 적색 컬러 필터, 제2 녹색 컬러 필터 또는 제2 청색 컬러 필터 중 하나일 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 투명 도전층의 엣지 및 복수의 애노드의 엣지 각각은 기판 측을 향해 구부러진 형상일 수 있다.
본 발명의 또 다른 특징에 따르면, 기판과 복수의 패시베이션층 사이에 배치된 차광층, 차광층과 복수의 패시베이션층 사이에 배치된 버퍼층, 및 버퍼층과 복수의 패시베이션층 사이에 배치되고, 복수의 트랜지스터를 이루는 액티브층을 더 포함하고, 버퍼층 전체 및 액티브층 전체는 차광층에 중첩할 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은, 기판의 복수의 서브 화소의 발광 영역 및 회로 영역 각각에 복수의 패시베이션층을 형성하는 단계, 복수의 서브 화소의 발광 영역 중 적어도 일부에서 복수의 패시베이션층 상에 복수의 제1 컬러 필터를 형성하고, 복수의 서브 화소의 회로 영역에서 복수의 패시베이션층 상에 복수의 제2 컬러 필터를 형성하는 단계, 복수의 제1 컬러 필터 및 복수의 제2 컬러 필터 각각을 덮는 복수의 오버 코팅층을 형성하는 단계, 및 발광 영역에서 복수의 오버 코팅층 상에 복수의 애노드를 형성하고, 회로 영역에서 복수의 오버 코팅층 상에 복수의 투명 도전층을 형성하는 단계를 포함하고, 복수의 제1 컬러 필터의 엣지 및 복수의 제2 컬러 필터의 엣지는 복수의 패시베이션층의 엣지보다 복수의 서브 화소 각각의 경계에 인접하게 배치된다.
본 발명의 다른 특징에 따르면, 복수의 오버 코팅층을 형성하는 단계는, 복수의 오버 코팅층 사이의 영역에서 복수의 패시베이션층 일부분을 추가 식각하는 단계를 포함하고, 추가 식각된 복수의 패시베이션층 일부분은 복수의 제1 컬러 필터 또는 복수의 제2 컬러 필터와 언더컷 구조를 이룰 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 패시베이션층 일부분을 추가 식각하는 단계는, 회로 영역에 배치된 복수의 패시베이션층의 엣지를 추가 식각하는 단계, 및 발광 영역에 배치된 복수의 패시베이션층의 엣지 중 회로 영역과 발광 영역의 경계에 인접한 일부분을 제외하고, 나머지 부분을 추가 식각하는 단계를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 언더컷 구조에서, 복수의 제1 컬러 필터의 측면 및 복수의 제2 컬러 필터의 측면은 복수의 오버 코팅층으로부터 노출될 수 있다.
본 발명의 또 다른 특징에 따르면, 발광 영역에 배치된 복수의 오버 코팅층은 회로 영역과 발광 영역의 경계에 인접한 복수의 제1 컬러 필터 및 복수의 패시베이션층의 엣지 일부분을 덮을 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 패시베이션층을 형성하는 단계 이전에, 기판 상에 복수의 트랜지스터를 형성하는 단계를 더 포함하고, 복수의 트랜지스터 각각의 드레인 전극 및 소스 전극 중 어느 하나는 발광 영역과 회로 영역의 경계에서 복수의 패시베이션층, 복수의 제1 컬러 필터, 복수의 제2 컬러 필터, 및 복수의 오버 코팅층으로부터 노출될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 패시베이션층을 형성하는 단계 이전에, 기판 상에 차광 물질층, 버퍼 물질층 및 액티브 물질층을 순차적으로 형성하는 단계, 하나의 마스크 공정을 통해 액티브 물질층, 버퍼 물질층, 차광 물질층을 식각하여, 액티브층, 버퍼층 및 차광층을 형성하는 단계, 및 액티브층 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 600: 표시 장치
110: 기판
111: 버퍼층
112: 게이트 절연층
113: 패시베이션층
114: 오버 코팅층
120: 복수의 전극
121: 제1 전극
122: 제2 전극
130: 차광층
140: 구동 트랜지스터
141: 액티브층
142: 게이트 전극
143: 소스 전극
144: 드레인 전극
150, 650: 제1 컬러 필터
151, 651: 제1 적색 컬러 필터
152. 652: 제1 녹색 컬러 필터
153, 653: 제1 청색 컬러 필터
160, 660: 제2 컬러 필터
161, 661: 제2 적색 컬러 필터
162, 662: 제2 녹색 컬러 필터
163, 663: 제2 청색 컬러 필터
170: 발광 소자
171: 애노드
172: 유기층
173: 캐소드
180, 680: 투명 도전층
681: 추가 투명 도전층
AA: 표시 영역
NA: 비표시 영역
SP: 서브 화소
SPR: 적색 서브 화소
SPG: 녹색 서브 화소
SPB: 청색 서브 화소
SPW: 백색 서브 화소
EA: 발광 영역
CA: 회로 영역
OA: 오픈 영역
UC: 언더컷 구조

Claims (20)

  1. 발광 영역 및 회로 영역을 포함하는 복수의 서브 화소가 정의된 기판;
    상기 기판 상에서 상기 복수의 서브 화소에 배치된 복수의 트랜지스터;
    상기 기판 및 상기 트랜지스터 상에 배치된 복수의 패시베이션층;
    상기 발광 영역 중 적어도 일부에서 상기 복수의 패시베이션층 상에 배치된 복수의 제1 컬러 필터;
    상기 회로 영역에서 상기 복수의 패시베이션층 상에 배치된 복수의 제2 컬러 필터;
    상기 복수의 제1 컬러 필터 상에 배치된 복수의 애노드; 및
    상기 복수의 제2 컬러 필터 상에 배치된 복수의 투명 도전층을 포함하고,
    상기 복수의 제2 컬러 필터 각각의 엣지는 상기 복수의 패시베이션층 각각의 엣지보다 돌출되어 언더컷 구조를 이루는, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 서브 화소 사이의 경계에서 상기 복수의 제1 컬러 필터의 엣지는 상기 복수의 패시베이션층의 엣지보다 돌출되어 언더컷 구조를 이루고,
    상기 복수의 제2 컬러 필터의 상기 언더컷 구조에서 상기 복수의 애노드와 상기 복수의 투명 도전층은 서로 단절되고,
    상기 복수의 제1 컬러 필터의 상기 언더컷 구조에서 상기 복수의 애노드 각각은 서로 단절되는, 표시 장치.
  3. 제2항에 있어서,
    상기 발광 영역과 상기 회로 영역의 경계에서 상기 복수의 제1 컬러 필터와 상기 복수의 패시베이션층의 엣지는 서로 대응되고, 상기 복수의 제2 컬러 필터와 상기 복수의 패시베이션층은 상기 언더컷 구조를 이루는, 표시 장치.
  4. 제1항에 있어서,
    상기 복수의 회로 영역 중 일부의 회로 영역 각각에 배치된 상기 복수의 제2 컬러 필터는 서로 연결되는, 표시 장치.
  5. 제1항에 있어서,
    상기 복수의 애노드와 상기 복수의 투명 도전층은 동일한 물질로 이루어진, 표시 장치.
  6. 제1항에 있어서,
    상기 복수의 애노드 및 상기 복수의 투명 도전층 상에 배치된 유기층; 및
    상기 유기층 상에 배치된 캐소드를 더 포함하고,
    상기 유기층 및 상기 캐소드 각각은 상기 복수의 서브 화소 전체에서 일체로 이루어진, 표시 장치.
  7. 제6항에 있어서,
    상기 유기층의 두께는 상기 복수의 패시베이션층의 두께보다 두껍고,
    상기 복수의 애노드의 두께 및 상기 복수의 투명 도전층의 두께는 상기 복수의 패시베이션층의 두께보다 작은, 표시 장치.
  8. 제1항에 있어서,
    상기 복수의 애노드와 상기 복수의 제1 컬러 필터 사이 및 상기 복수의 투명 도전층과 상기 복수의 제2 컬러 필터 사이에 배치되고, 서로 이격된 복수의 오버 코팅층을 더 포함하고,
    상기 발광 영역에서 상기 복수의 오버 코팅층은 상기 회로 영역에 인접한 상기 복수의 제1 컬러 필터의 엣지 일부분을 덮는, 표시 장치.
  9. 제8항에 있어서,
    상기 복수의 애노드는 서로 이격된 상기 복수의 오버 코팅층 사이의 영역을 향해 연장되어 상기 복수의 트랜지스터와 전기적으로 연결되고,
    상기 복수의 오버 코팅층의 측면 및 상기 복수의 제2 컬러 필터의 측면을 덮고, 상기 복수의 트랜지스터에 중첩하는 상기 복수의 투명 도전층의 단부는 상기 복수의 트랜지스터에 접하는 상기 복수의 애노드의 단부와 이격된, 표시 장치.
  10. 제1항에 있어서,
    상기 복수의 서브 화소는,
    상기 복수의 제1 컬러 필터 중 적색 컬러 필터가 배치되고, 상기 복수의 제2 컬러 필터 중 제2 적색 컬러 필터가 배치된 적색 서브 화소;
    상기 복수의 제1 컬러 필터 중 녹색 컬러 필터가 배치되고, 상기 복수의 제2 컬러 필터 중 제2 녹색 컬러 필터가 배치된 녹색 서브 화소; 및
    상기 복수의 제1 컬러 필터 중 청색 컬러 필터가 배치되고, 상기 복수의 제2 컬러 필터 중 제2 청색 컬러 필터가 배치된 청색 서브 화소를 포함하는, 표시 장치.
  11. 제10항에 있어서,
    상기 복수의 서브 화소는, 상기 복수의 제2 컬러 필터가 배치된 백색 서브 화소를 더 포함하고,
    상기 백색 서브 화소에 배치된 상기 복수의 제2 컬러 필터는 상기 제2 적색 컬러 필터, 상기 제2 녹색 컬러 필터 또는 상기 제2 청색 컬러 필터 중 하나인, 표시 장치.
  12. 제1항에 있어서,
    상기 복수의 투명 도전층의 엣지 및 상기 복수의 애노드의 엣지 각각은 상기 기판 측을 향해 구부러진 형상인, 표시 장치.
  13. 제1항에 있어서,
    상기 기판과 상기 복수의 패시베이션층 사이에 배치된 차광층;
    상기 차광층과 상기 복수의 패시베이션층 사이에 배치된 버퍼층; 및
    상기 버퍼층과 상기 복수의 패시베이션층 사이에 배치되고, 상기 복수의 트랜지스터를 이루는 액티브층을 더 포함하고,
    상기 버퍼층 전체 및 상기 액티브층 전체는 상기 차광층에 중첩하는, 표시 장치.
  14. 기판의 복수의 서브 화소의 발광 영역 및 회로 영역 각각에 복수의 패시베이션층을 형성하는 단계;
    상기 복수의 서브 화소의 상기 발광 영역 중 적어도 일부에서 상기 복수의 패시베이션층 상에 복수의 제1 컬러 필터를 형성하고, 상기 복수의 서브 화소의 상기 회로 영역에서 상기 복수의 패시베이션층 상에 복수의 제2 컬러 필터를 형성하는 단계;
    상기 복수의 제1 컬러 필터 및 상기 복수의 제2 컬러 필터 각각을 덮는 복수의 오버 코팅층을 형성하는 단계; 및
    상기 발광 영역에서 상기 복수의 오버 코팅층 상에 복수의 애노드를 형성하고, 상기 회로 영역에서 상기 복수의 오버 코팅층 상에 복수의 투명 도전층을 형성하는 단계를 포함하고,
    상기 복수의 제1 컬러 필터의 엣지 및 상기 복수의 제2 컬러 필터의 엣지는 상기 복수의 패시베이션층의 엣지보다 상기 복수의 서브 화소 각각의 경계에 인접한, 표시 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 복수의 오버 코팅층을 형성하는 단계는, 상기 복수의 오버 코팅층 사이의 영역에서 상기 복수의 패시베이션층 일부분을 추가 식각하는 단계를 포함하고,
    추가 식각된 상기 복수의 패시베이션층 일부분은 상기 복수의 제1 컬러 필터 또는 상기 복수의 제2 컬러 필터와 언더컷 구조를 이루는, 표시 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 복수의 패시베이션층 일부분을 추가 식각하는 단계는,
    상기 회로 영역에 배치된 상기 복수의 패시베이션층의 엣지를 추가 식각하는 단계; 및
    상기 발광 영역에 배치된 상기 복수의 패시베이션층의 엣지 중 상기 회로 영역과 발광 영역의 경계에 인접한 일부분을 제외하고, 나머지 부분을 추가 식각하는 단계를 포함하는, 표시 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 언더컷 구조에서, 상기 복수의 제1 컬러 필터의 측면 및 상기 복수의 제2 컬러 필터의 측면은 상기 복수의 오버 코팅층으로부터 노출된, 표시 장치의 제조 방법.
  18. 제15항에 있어서,
    상기 발광 영역에 배치된 상기 복수의 오버 코팅층은 상기 회로 영역과 상기 발광 영역의 경계에 인접한 상기 복수의 제1 컬러 필터 및 상기 복수의 패시베이션층의 엣지 일부분을 덮는, 표시 장치의 제조 방법.
  19. 제14항에 있어서,
    상기 복수의 패시베이션층을 형성하는 단계 이전에, 상기 기판 상에 복수의 트랜지스터를 형성하는 단계를 더 포함하고,
    상기 복수의 트랜지스터 각각의 드레인 전극 및 소스 전극 중 어느 하나는 상기 발광 영역과 상기 회로 영역의 경계에서 상기 복수의 패시베이션층, 상기 복수의 제1 컬러 필터, 상기 복수의 제2 컬러 필터, 및 상기 복수의 오버 코팅층으로부터 노출된, 표시 장치의 제조 방법.
  20. 제14항에 있어서,
    상기 복수의 패시베이션층을 형성하는 단계 이전에, 상기 기판 상에 차광 물질층, 버퍼 물질층 및 액티브 물질층을 순차적으로 형성하는 단계;
    하나의 마스크 공정을 통해 상기 액티브 물질층, 상기 버퍼 물질층, 상기 차광 물질층을 식각하여, 액티브층, 버퍼층 및 차광층을 형성하는 단계; 및
    상기 액티브층 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는, 표시 장치의 제조 방법.
KR1020200167393A 2020-12-03 2020-12-03 표시 장치 및 표시 장치의 제조 방법 KR20220078163A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200167393A KR20220078163A (ko) 2020-12-03 2020-12-03 표시 장치 및 표시 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200167393A KR20220078163A (ko) 2020-12-03 2020-12-03 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220078163A true KR20220078163A (ko) 2022-06-10

Family

ID=81986382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200167393A KR20220078163A (ko) 2020-12-03 2020-12-03 표시 장치 및 표시 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR20220078163A (ko)

Similar Documents

Publication Publication Date Title
US11925066B2 (en) Display device
US11765937B2 (en) Display device
CN108257972B (zh) 显示装置
US11871618B2 (en) Display device having multiple transistors
US20220344626A1 (en) Display Device
US10930722B2 (en) Display device
US20130099218A1 (en) Organic light-emitting display device and method of fabricating the same
CN113725266A (zh) 显示装置
KR20210033683A (ko) 표시 장치
KR20190079248A (ko) 유기 발광 표시 장치
KR20210086028A (ko) 표시 장치
KR20220078163A (ko) 표시 장치 및 표시 장치의 제조 방법
KR102501143B1 (ko) 표시 장치의 제조방법
US20240138232A1 (en) Light Emitting Display Device
CN115802824A (zh) 显示装置
KR20200135258A (ko) 표시 장치
KR20200124642A (ko) 표시 장치