JP5368014B2 - フレキシブル有機ｅｌディスプレイの製造方法 - Google Patents

フレキシブル有機ｅｌディスプレイの製造方法 Download PDF

Info

Publication number
JP5368014B2
JP5368014B2 JP2008164382A JP2008164382A JP5368014B2 JP 5368014 B2 JP5368014 B2 JP 5368014B2 JP 2008164382 A JP2008164382 A JP 2008164382A JP 2008164382 A JP2008164382 A JP 2008164382A JP 5368014 B2 JP5368014 B2 JP 5368014B2
Authority
JP
Japan
Prior art keywords
layer
tft
organic
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008164382A
Other languages
English (en)
Other versions
JP2010010186A (ja
Inventor
忠宏 古川
雅之 細井
静士 時任
敏裕 山本
宜樹 中嶋
好英 藤崎
達哉 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyodo Printing Co Ltd
Japan Broadcasting Corp
Original Assignee
Kyodo Printing Co Ltd
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyodo Printing Co Ltd, Japan Broadcasting Corp filed Critical Kyodo Printing Co Ltd
Priority to JP2008164382A priority Critical patent/JP5368014B2/ja
Priority to US12/457,819 priority patent/US20090315457A1/en
Publication of JP2010010186A publication Critical patent/JP2010010186A/ja
Application granted granted Critical
Publication of JP5368014B2 publication Critical patent/JP5368014B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Description

本発明はプラスチックフィルムを基板に使用するフレキシブル有機ＥＬディスプレイの製造方法に関する。
有機ＥＬ（Electroluminescence）ディスプレイは、情報機器などへ急速にその用途を拡大している。近年、プラスチックフィルムを基板として使用するフレキシブルディスプレイが注目されている。そのようなフレキシブルディスプレイは、丸めて収納できて持ち運びに便利な超薄型・軽量のモバイル用ばかりではなく、大型ディスプレイ用としても利用できる。
しかし、プラスチックフィルムは、剛性が弱く、また熱変形温度が低いため、熱処理を伴う製造工程において反りや膨張収縮のような熱変形が生じ易い。このため、プラスチックフィルム上に直接各種素子を形成する製造方法では、熱処理を伴う製造工程などの条件が制限され、また高精度の位置合わせが困難になるので、所望の特性を有する素子基板を製造できなくなる場合がある。
このような問題を回避するために、耐熱性で剛性のガラス基板の上に製造条件が制限されないでアモルファスシリコンＴＦＴ素子やカラーフィルタなどを高精度で位置合わせして形成して転写層とした後、その転写層をプラスチックフィルム上に転写・形成することにより、液晶表示装置用素子基板を製造する方法がある（特許文献１）。
また、フレキシブルディプレイには曲げに追随できる柔軟なＴＦＴ素子が必要であり、従来の駆動用トランジスタとしてのアモルファスシリコンＴＦＴや低温ポリシリコンＴＦＴでは十分な信頼性が得られないおそれがある。このため、フレキシブルディスプレイの駆動用トランジスタとして、曲げに追随できる柔軟な有機半導体や酸化物半導体を能動層として用いるＴＦＴが注目されている。
特許文献２には、プラスチック基板などの上に、ゲート電極、ゲート絶縁膜、有機半導体層、及びソース・ドレイン電極を順次形成し、ドレイン電極に接続された陽極上に有機ＥＬ素子を形成することにより、有機ＥＬディスプレイを製造する方法が記載されている。
また、特許文献３には、酸化亜鉛などの酸化物半導体を用いた薄膜トランジスタを有する半導体装置ついて記載されている。
特開２００１−３５６３７０号公報 特開２００３−２５５８５７号公報 特開２００７−９６０５５号公報
ところで、有機ＥＬ層は、有機溶剤、水、プラズマ、電子線又は熱処理などの処理を伴うフォトリソグラフィ及びエッチング工程でその性能が劣化したり、ひいてはほとんど機能しなくなったりする問題がある。
また、酸化物半導体を用いたＴＦＴと有機ＥＬ素子をプラスチックフィルム上に形成してフレキシブル有機ＥＬディスプレイを構成する技術は十分に確立されておらず、プラスチックフィルム上に所望の酸化物半導体を用いたＴＦＴと有機ＥＬ素子を高歩留りで安定して形成する方法が切望されている。
本発明は上記した問題点を鑑みて創作されたものであり、プラスチックフィルムの上に所望の酸化物半導体ＴＦＴと有機ＥＬ素子とを高歩留りで安定して形成できるフレキシブル有機ＥＬディスプレイの製造方法を提供することを目的とする。
上記した課題を解決するため、本発明はフレキシブル有機ＥＬディスプレイの製造方法に係り、画素ごとにＴＦＴ及び有機ＥＬ素子が設けられたアクティブマトリクス型のフレキシブル有機ＥＬディスプレイの製造方法であって、仮基板の上に透明剥離層を形成する工程と、前記透明剥離層の上方に、下から順に、ゲート電極と、ゲート絶縁層と、ソース電極及びドレイン電極と、酸化物半導体層とから構成される前記ＴＦＴを形成する工程と、
前記ＴＦＴの上に第１絶縁層を形成する工程と、前記第１絶縁層を加工することにより、前記ＴＦＴの前記ドレイン電極に到達するビアホールを形成する工程と、前記ビアホールを介して前記ドレイン電極に接続される陰極と、前記陰極の上に形成された有機ＥＬ層と、前記有機ＥＬ層の上に形成された陽極とから構成される前記有機ＥＬ素子を前記第１絶縁層の上に形成する工程と、前記有機ＥＬ素子の上に第２絶縁層を形成する工程と、前記第２絶縁層の上に接着層を介してプラスチックフィルムを接着する工程と、前記仮基板を前記透明剥離層との界面から剥離することにより、前記プラスチックフィルム上に、前記接着層を介して、前記第２絶縁層、前記有機ＥＬ素子、前記第１絶縁層、前記ＴＦＴ及び前記透明剥離層を転写・形成する工程とを有し、前記プラスチックフィルム上に転写・形成する工程の後に、前記透明剥離層を表面保護層として残すことを特徴とする。
本発明のフレキシブル有機ＥＬディスプレイは、仮基板（ガラス基板など）の上に剥離できる状態で、ＴＦＴと、それを被覆する絶縁層と、有機ＥＬ素子と、それを被覆する絶縁層とを含む転写層が形成された後に、その転写層が上下反転した状態でプラスチックフィルムの上に接着層を介して転写・形成されて製造される。このため、ＴＦＴや有機ＥＬ素子は仮基板上に形成された構造と上下反転した状態でプラスチックフィルムの上に転写される。
これにより、ＴＦＴは、下から順に、有機活性層と、ソース電極及びドレイン電極と、ゲート絶縁層と、ゲート電極とが形成されて構成され、上側絶縁層に埋設されている。また、有機ＥＬ素子は、下から順に、陰極と、有機ＥＬ層と、陽極とが形成されて構成され、下側絶縁層に埋設されている。
そして、ＴＦＴが埋設された上側絶縁層に、ＴＦＴのドレイン電極に到達するビアホールが設けられており、陰極がそのビアホールを介してＴＦＴのドレイン電極に電気接続されている。
本発明ではそのような転写技術を採用するので、有機ＥＬ素子がＴＦＴの下側に下側絶縁層及び上側絶縁層でバリアされた状態で埋め込まれるように形成される。これにより、外気からの水蒸気やプラスチックフィルム内の水分が有機ＥＬ素子に侵入することが防止され、有機ＥＬ素子の信頼性を向上させることができる。
さらに、本発明の好適な態様では、ＴＦＴのゲート絶縁層は、ポリビニルフェノール、ポリメチルシルセスキオキサン、又はポリイミドが熱処理によって重合・架橋して得られる、水酸基を含まない絶縁層から形成される。本発明では転写技術を利用することから、ゲート絶縁層の形成において、耐熱性の仮基板の上でポリビニルフェノールなどの塗布膜を１８０℃以上の温度で熱処理して水酸基を含まない絶縁層を形成することができる。従って、十分な絶縁破壊電界強度（１ＭＶ／ｃｍ以上）をもって曲げ応力に追随できるゲート絶縁層をプラスチックフィルム上に容易に転写・形成することができる。
さらに、本発明では転写技術を利用することから、酸化物半導体ＴＦＴの形成において、耐熱性の仮基板の上で酸化物半導体層を２００℃以上の温度で熱処理することができる。従って、所望の電気特性（Ｖｔｈなど）をもつＴＦＴの能動層として機能する酸化物半導体層をプラスチックフィルム上に容易に転写・形成することができる。
また、上記した課題を解決するため、本発明はフレキシブル有機ＥＬディスプレイの製造方法に係り、画素ごとにＴＦＴ及び有機ＥＬ素子が設けられたアクティブマトリクス型のフレキシブル有機ＥＬディスプレイの製造方法であって、仮基板の上に透明剥離層を形成する工程と、前記透明剥離層の上方に、下から順に、ゲート電極と、ゲート絶縁層と、ソース電極及びドレイン電極と、酸化物半導体層とから構成される前記ＴＦＴを形成する工程と、前記ＴＦＴの上に第１絶縁層を形成する工程と、前記第１絶縁層を加工することにより、前記ＴＦＴの前記ドレイン電極に到達するビアホールを形成する工程と、前記ビアホールを介して前記ドレイン電極に接続される陰極と、前記陰極の上に形成された有機ＥＬ層と、前記有機ＥＬ層の上に形成された陽極とから構成される前記有機ＥＬ素子を前記第１絶縁層の上に形成する工程と、前記有機ＥＬ素子の上に第２絶縁層を形成する工程と、前記第２絶縁層の上に接着層を介してプラスチックフィルムを接着する工程と、前記仮基板を前記透明剥離層との界面から剥離することにより、前記プラスチックフィルム上に、前記接着層を介して、前記第２絶縁層、前記有機ＥＬ素子、前記第１絶縁層、前記ＴＦＴ及び前記透明剥離層を転写・形成する工程とを有することを特徴とする。
本発明の製造方法を使用することにより、上記した発明のフレキシブル有機ＥＬディスプレイを容易に製造することができる。
本発明では、転写時の分離層として透明剥離層を使用するようにしたので、仮基板を剥離した後に露出する透明剥離層をディスプレイの表面保護層として利用することができる。このため、転写技術を使用する製造方法において、剥離層を除去したり、表面保護層を特別に形成したりする必要がないので、製造工程を簡略化することができ、コスト低減を図ることができる。
以上のように、本発明では、プラスチックフィルムの上に所望の酸化物半導体ＴＦＴと有機ＥＬ素子を高歩留りで安定して形成することができる。
以下、本発明の実施の形態について、添付の図面を参照しながら説明する。
図１〜図６は本発明の実施形態のフレキシブル有機ＥＬディスプレイの製造方法を示す断面図、図７は同じくフレキシブル有機ＥＬディスプレイを示す断面図である。
本実施形態のフレキシブル有機ＥＬディスプレイの製造方法は、図１（ａ）に示すように、まず、仮基板としてガラス基板１０を用意し、ガラス基板１０の上に透明剥離層２２を形成する。後述するように、透明剥離層２２は、ガラス基板１０の上に形成された転写層をプラスチックフィルム上に転写する際の分離層として機能すると共に、有機ＥＬディスプレイに残されて透明な表面保護層としても機能する。
透明剥離層２２は、テトラカルボン酸（無水物）とジアミンとを縮合させることによって得られるポリイミド層から形成される。テトラカルボン酸（無水物）としては、ベンゾフェノンテトラカルボン酸無水物、又はピロメリット酸無水物が使用される。また、ジアミンとしては、３，３’−ジアミノジフェニルスルホン、４，４’−ジアミノジフェニルスルホン、３，３’−ジアミノベンゾフェノン、又は４，４’−ジアミノベンゾフェノンが使用される。
そのようなポリイミド層は、膜厚が５μｍ程度までは透明であるが、２０μｍ程度の完全なフィルムとして機能する厚みとすると黄色味をおびてきてしまう。この着色はアミンの塩基性に起因しており、アミンの塩基性を下げることにより黄色の着色を弱くすることができる。つまり、透明剥離層２２の膜厚を厚くする場合は、電子吸引性の置換基で連結されたジアミンを用いることにより着色を弱くすることができる。
なお、着色が問題にならない場合は、アミンとして、３，３’−ジアミノジフェニルエーテル、又は４，４’−ジアミノジフェニルエーテルなどを用いてもよい。
次いで、図１（ｂ）に示すように、シリコン酸化層（ＳｉＯX）又はシリコン窒化層（ＳｉＮX）などの無機絶縁層からなるバッファ層２４を透明剥離層２２の上に形成する。さらに、バッファ層２４の上に、スイッチング用ＴＦＴ（Thin Film Transistor）（以下、Ｓｗ−ＴＦＴと記す）用のゲート電極３２ａと、駆動用ＴＦＴ（以下、Ｄｒ−ＴＦＴと記す）用のゲート電極３２ｂとを形成する。
ゲート電極３２ａ，３２ｂは、アルミニウム（Ａｌ）層、クロム（Ｃｒ）層、金（Ａｕ）層、ＩＴＯ（Indium Tin Oxide）層、又はＩＺＯ（Indium Zinc Oxide）層などがスパッタ法などによって形成された後に、フォトリソグラフィ及びエッチングによってパターニングされて形成される。
続いて、図２（ａ）に示すように、ゲート電極３２ａ、３２ｂの上にゲート絶縁層３４を形成する。ゲート絶縁層３４の形成方法の好適な例としては、ポリビニルフェノール、ポリメチルシルセスキオキサン（有機無機複合材料）、又はポリイミドなどの塗布液を塗布して塗布膜を形成した後に、その塗布膜を１８０℃以上（１８０〜２５０℃）の温度雰囲気で１時間程度、熱処理（アニール）して重合・架橋させる方法が採用される。なお、紫外線照射によって重合・架橋する塗布材料を使用することも可能である。
本実施形態では、転写技術を利用してフレキシブルディスプレイを製造することから、ゲート絶縁層３４は耐熱性のガラス１０上に形成されるので、上記した塗布膜を所望の温度で熱処理することができる。従って、上記したような塗布材料から水酸基を含まないゲート絶縁層３４を容易に得ることができる。
そのような方法で得られる水酸基を含まないゲート絶縁層３４は、絶縁破壊電界強度が１ＭＶ／ｃｍ以上得られると共に、曲げ応力に追随できるフレキシブルな絶縁層となり、フレキシブルディスプレイのＴＦＴ用のゲート絶縁層として好適に使用できる。
あるいは、ゲート絶縁層３４として、シリコン酸化層（ＳｉＯX）、シリコン窒化層（ＳｉＮ）又はタンタル酸化層（Ｔａ2Ｏ5）などの無機絶縁層を使用してもよい。
その後に、フォトリソグラフィ及びエッチングによってゲート絶縁層３４を加工することにより、Ｄｒ−ＴＦＴ用のゲート電極３２ｂに到達する第１ビアホールＶＨ１を形成する。
次いで、図２（ｂ）に示すように、Ｓｗ−ＴＦＴ用のソース電極３６ａ及びドレイン電極３６ｂをゲート絶縁層３４の上にパターン化して形成する。これと同時に、Ｄｒ−ＴＦＴ用のソース電極３６ｘ及びドレイン電極３６ｙをゲート絶縁層３４の上にパターン化して形成する。各ソース電極３６ａ，３６ｘ及びドレイン電極３６ｂ、３６ｙは、それらの間の対向領域（チャネル領域）がゲート電極３２ａ，３２ｂにそれぞれ重なるようにして配置される。
このとき、Ｓｗ−ＴＦＴ用のドレイン電極３６ｂが第１ビアホールＶＨ１を介してＤｒ−ＴＦＴ用のゲート電極３２ｂに電気的に接続される。ソース電極３６ａ，３６ｘ及びドレイン電極３６ｂ，３６ｙは、ゲート電極３２ａ，３２ｂと同様な材料の導電層がフォトリソグラフィ及びエッチングによってパターニングされて形成される。
次いで、図３（ａ）に示すように、Ｓｗ−ＴＦＴ用のソース電極３６ａ及びドレイン電極３６ｂ上からそれらの間のゲート絶縁層３４上にＳｗ−ＴＦＴ用の酸化物半導体層３８ａをパターン化して形成する。それと同時に、Ｄｒ−ＴＦＴ用のソース電極３６ｘ及びドレイン電極３６ｙ上からそれらの間のゲート絶縁層３４上にＤｒ−ＴＦＴ用の酸化物半導体層３８ｂをパターン化して形成する。
酸化物半導体層３８ａ，３８ｂとしては、インジウム（Ｉｎ）−亜鉛（Ｚｎ）−酸素（Ｏ）系、又はインジウム（Ｉｎ）−亜鉛（Ｚｎ）−ガリウム（Ｇａ）−酸素（Ｏ）系などの透明アモルファス酸化物半導体が使用される。
酸化物半導体層３８ａ，３８ｂの形成方法としては、まず、上記したような材料の酸化物半導体層（膜厚：５０〜１００ｎｍ）をスパッタ法によってソース電極３６ａ，３６ｘ及びドレイン電極３６ｂ，３６ｙとゲート絶縁層３４の上にブランケット状に形成する。
その後に、２００℃以上（２００〜３００℃（好適には２５０℃以上））の温度雰囲気で酸化物半導体層を熱処理（アニール）する。さらに酸化物半導体層をフォトリソグラフィ及びエッチングによってパターニングする。スパッタ法によって成膜した酸化物半導体層を２００℃程度で熱処理することにより、所望の電気特性（Ｖｔｈなど）をもつＴＦＴの能動層として機能する。本実施形態では、酸化物半導体層３８ａ，３８ｂはｎ型半導体である。
本実施形態では、後述するように、酸化物半導体層３８ａ，３８ｂは耐熱性のガラス基板１０の上で形成された後に、プラスチックフィルム上に転写される。従って、酸化物半導体層３８ａ，３８ｂを形成する際に、所望の温度で熱処理することが可能となる。これに対して、プラスチックフィルム上に酸化物半導体層を直接形成する場合は、プラスチックフィルムが伸縮するため、２００℃以上での熱処理を行うことができず、所望の電気特性をもつ酸化物半導体層を形成することは困難である。
これによって、ゲート電極３２ａ、ゲート絶縁層３４、ソース電極３６ａとドレイン電極３６ｂ、及びソース電極３６ａとドレイン電極３６ｂに電気的に接続された酸化物半導体層３８ａにより構成されるＳｗ−ＴＦＴ５が得られる。また、ゲート電極３２ｂ、ゲート絶縁層３４、ソース電極３６ｘとドレイン電極３６ｙ、及びソース電極３６ｘとドレイン電極３６ｙに電気的に接続された酸化物半導体層３８ｂにより構成されるＤｒ−ＴＦＴ６が得られる。そして、Ｓｗ−ＴＦＴ５のドレイン電極３６ｂが第１ビアホールＶＨを介してＤｒ−ＴＦＴ６のゲート電極３２ｂに電気的に接続される。
次いで、図３（ｂ）に示すように、Ｓｗ−ＴＦＴ５及びＤｒ−ＴＦＴ６の上にそれを被覆する第１保護絶縁層４６を形成する。第１保護絶縁層４６は、好適には、アクリルなどの樹脂層の上にシリコン酸化層（ＳｉＯX）又はシリコン窒化層（ＳｉＮX）などの無機絶縁層が積層されて形成される。あるいは、無機絶縁層の上に樹脂層を形成して第１保護絶縁層４６としてもよい。
その後に、フォトリソグラフィ及びエッチングによって第１保護絶縁層４６を加工することにより、Ｄｒ−ＴＦＴ６のドレイン電極３６ｙに到達する第２ビアホールＶＨ２を形成する。
続いて、図４に示すように、第２ビアホールＶＨ２を介してＤｒ−ＴＦＴ６のドレイン電極３６ｙに電気接続される陰極２６をパターン化して形成する。陰極２６としては、ＩＴＯ（Indium Tin Oxide）層やＩＺＯ（Indium Zinc Oxide）層などの透明導電層から形成してもよいし、金（Ａｕ）層、白金（Ｐｔ）層又は銀（Ａｇ）層などの不透明導電層から形成してもよい。陰極２６は、スパッタ法などで形成された導電層がフォトリソグラフィ及びエッチングによってパターニングされて形成される。
続いて、図５に示すように、マスク蒸着法などによって陰極２６上に電子輸送層５２を選択的に形成する。電子輸送層５２としては、キノリノールアルミ錯体（Ａｌｑ３）などが好適に使用される。
さらに、同じく図５に示すように、電子輸送層５２上にマスク蒸着法などによって例えば膜厚が７０ｎｍの低分子系の発光層５４を選択的に形成する。
低分子系の発光層５４としては、ホスト材料にドーピング材料が混合されたものが使用され、そのドーピング材料（分子）が発光する。ホスト材料では、例えばＡｌｑ３やジスチリルアリーレン誘導体（ＤＰＶＢｉ）があり、ドーピング材料では、例えば緑色発光のクマリン６や赤色発光のＤＣＪＴＢなどがある。
３原色の発光層５４を形成してフルカラー化する場合は、３原色（赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ））の各画素部（不図示）の電子輸送層５２上に赤色発光層、緑色発光層及び青色発光層がそれぞれ形成される。あるいは、発光層５４として白色発光層を使用する場合は、カラーフィルタと組み合わせることによりフルカラー化することができる。
次いで、同じく図５に示すように、マスク蒸着法などによって発光層５４の上に正孔輸送層５６を選択的に形成する。正孔輸送層５６としては、芳香族３級アミン誘導体であるα-ＮＰＤなどが好適に使用される。
あるいは、インクジェット方式によって、電子輸送層５２、発光層５４及び正孔輸送層５６をパターン化して形成してもよい。
これにより、電子輸送層５２、発光層５４及び正孔輸送層５６により構成される有機ＥＬ層５０が得られる。
なお、電子輸送層５２及び正孔輸送層５６のうちのいずれか一方のみが形成された形態としてもよいし、電子輸送層５２及び正孔輸送層５６の両者を省略した形態としてもよい。
続いて、同じく図５に示すように、マスク蒸着法などによって正孔輸送層５６の上に陰極２６に対向する陽極５８を選択的に形成する。陽極５８は、ＩＴＯ（Indium Tin Oxide）層やＩＺＯ（Indium Zinc Oxide）層などの透明導電層から形成してもよいし、金（Ａｕ）層、白金（Ｐｔ）層又は銀（Ａｇ）層などの不透明導電層から形成してもよい。
後述するように、陰極２６及び陽極５８は、一方が透明導電層で他方が不透明導電層の組み合わせから構成され、有機ＥＬ層５０から放出される光を、陽極５８を透過させるか、あるいは陰極２６を透過させるかによって、それらの透明及び不透明の組み合わせが選択される。
これにより、陰極２６、有機ＥＬ層５０及び陽極５８により構成される有機ＥＬ素子２が得られる。
その後に、同じく図５に示すように、有機ＥＬ素子２の上にそれを被覆する第２保護絶縁層５９を形成する。第２保護絶縁層５９は、前述した第１保護絶縁層４６と同様に、樹脂層の上に無機絶縁層が積層されて形成されるか、あるいは無機絶縁層の上に樹脂層が積層されて形成される。
次いで、図６に示すように、第２保護絶縁層５９の上面に接着層４８を介してプラスチックフィルム２０を対向させて配置する。さらに、熱処理することにより接着層４８を硬化させて図５の構造体の上にプラスチックフィルム２０を接着する。プラスチックフィルム２０としては、膜厚が１００〜２００μｍのポリエーテルスルホンフィルムやポリカーボネートフィルムなどが好適に使用される。
続いて、同じく図６に示すように、プラスチックフィルム２０の一端にロール１７を固定し、そのロール１７を回転させながらガラス基板１０を剥離する。このとき、ガラス基板１０と透明剥離層２２との界面（図６のＡ部）に沿って剥離され、ガラス基板１０が廃棄される。
図７には、図６の構造体からガラス基板１０が除去されたものを上下反転させた状態が示されている。図７に示すように、プラスチックフィルム２０の上に、下から順に、接着層４８と、第２保護絶縁層５９と、有機ＥＬ素子２と、第１保護絶縁層４６と、Ｓｗ−ＴＦＴ５及びＤｒ−ＴＦＴ６と、バッファ層２４と、透明剥離層２２とが転写・形成される。そして、最上面に露出する透明剥離層２２は表面保護層２３として残される。
以上により本実施形態のフレキシブル有機ＥＬディスプレイ１が得られる。
図７に示すように、本実施形態のフレキシブル有機ＥＬディスプレイ１では、プラスチックフィルム２０の上に接着層４８及び第２保護絶縁層５９（下側絶縁層）が順に形成されている。第２保護絶縁層５９の中には有機ＥＬ素子２が埋設されている。本実施形態では、前述した転写技術を採用するので、ガラス基板１０上に形成された有機ＥＬ素子２が上下反転した状態となって配置されている。
有機ＥＬ素子２は、下から順に、陽極５８、有機ＥＬ層５０及び陰極２６が積層されて構成される。有機ＥＬ層５０は、下から順に、正孔輸送層５６、発光層５４及び電子輸送層５２が積層されて構成される。そして、有機ＥＬ素子２は、陰極２６の上面と第２保護絶縁層５９の上面とが同一面を構成するようにして第２保護絶縁層５９に埋設されている。
また、有機ＥＬ素子２の上には第１保護絶縁層４６が形成されており、第１保護絶縁層４６にはＳｗ−ＴＦＴ５及びＤｒ−ＴＦＴ６が横方向に並んで埋設されている。有機ＥＬ素子２と同様に、ガラス基板１０上に形成されたＳｗ−ＴＦＴ５及びＤｒ−ＴＦＴ６が上下反転した状態となって配置されている。
Ｓｗ−ＴＦＴ５は、下から順に、酸化物半導体層３８ａと、ソース電極３６ａ及びドレイン電極３６ｂと、ゲート絶縁層３４と、ゲート電極３２ａとが形成されて構成される。同様に、Ｄｒ−ＴＦＴ６は、下から順に、酸化物半導体層３８ｂと、ソース電極３６ｘ及びドレイン電極３６ｙと、ゲート絶縁層３４と、ゲート電極３２ｂとが形成されて構成される。
各ソース電極３６ａ，３６ｘ及び各ドレイン電極３６ｂ，３６ｙは、各ゲート電極３２ａ，３２ｂの内側領域から外側に延在して配置され、それらの間の対向領域に配置された酸化物半導体層３８ａ，３８ｂが各ＴＦＴのチャネル部となっている。さらに、Ｓｗ−ＴＦＴ５及びＤｒ−ＴＦＴ６の上にはバッファ層２４と透明剥離層２２が順に形成されており、透明剥離層２２が表面保護層２３として機能する。
なお、図７のＳｗ−ＴＦＴ５及びＤｒ−ＴＦＴ６では、酸化物半導体層３８ａ，３８ｂがソース電極３６ａ，３６ｘ及び各ドレイン電極３６ｂ，３６ｙのボトム（下部）に接触するボトムコンタクト型となっているが、酸化物半導体層３８ａ，３８ｂがソース電極３６ａ，３６ｘ及び各ドレイン電極３６ｂ，３６ｙのトップ（上部）に接触するトップコンタクト型としてもよい。
本実施形態のフレキシブル有機ＥＬディスプレイの製造方法では、ガラス基板１０上において、バッファ層２４と第１保護絶縁層４６の間に酸化物半導体ＴＦＴ（Ｓｗ−ＴＦＴ５及びＤｒ−ＴＦＴ６）を形成し、第１保護絶縁層４６と第２保護絶縁層５９の間に有機ＥＬ素子２を形成し、これらをプラスチックフィルム２０の上に転写している。
このような手法を採用することにより、有機ＥＬ素子２が酸化物半導体ＴＦＴ（Ｓｗ−ＴＦＴ５及びＤｒ−ＴＦＴ６）の下側に第１、第２保護絶縁層４６，５９でバリアされた状態で埋め込まれるように形成される。これにより、外気からの水蒸気やプラスチックフィルム２０内の水分が有機ＥＬ素子２に侵入することが防止され、有機ＥＬ素子２の信頼性を向上させることができる。
また特筆すべきは、有機ＥＬ素子２は、ＴＦＴ５，６側の面に設けられたバッファ層２４、ゲート絶縁層３４及び第１保護絶縁層４６からなる多層ガスバリア層で保護されることになるので、高い信頼性が得られる。
また、本実施形態では転写技術を利用することから、ゲート絶縁層３４の形成において、ガラス基板１０の上でポリビニルフェノールなどの塗布膜を１８０℃以上の温度で熱処理して水酸基を含まない絶縁層を形成することができる。従って、十分な絶縁破壊電界強度（１ＭＶ／ｃｍ以上）をもって曲げ応力に追随できるゲート絶縁層３４をプラスチックフィルム２０上に転写・形成することができる。
また、本実施形態では転写技術を利用することから、酸化物半導体層３８ａ，３８ｂの形成において、ガラス基板１０上で酸化物半導体層３８ａ，３８ｂを２００℃以上の温度で熱処理することができる。これにより、酸化物半導体３８ａ，３８ｂは所望の電気特性（Ｖｔｈなど）をもつＴＦＴの能動層として機能し、安定した電気特性を有する信頼性の高いＴＦＴを構成することができる。
また、転写時の分離層として透明剥離層２２を使用するようにしたので、ガラス基板１０を剥離した後に露出する透明剥離層２２を表面保護層２３として利用することができる。このため、転写技術を使用する製造方法において、剥離層を除去したり、表面保護層を特別に形成したりする必要がないので、製造工程を簡略化することができ、コスト低減を図ることができる。
図８は本発明の実施形態のフレキシブル有機ＥＬディスプレイの画素部の等価回路を示す図、図９は本発明の実施形態のフレキシブルディスプレイにおける画素部のレイアウトの一例を示す平面図である。
図９の平面図を適宜参照しながら図８の等価回路を説明すると、有機ＥＬ素子２の陽極５８が陽極６６に接続され、有機ＥＬ素子２の陰極２６がビアホールＶＨを介してＤｒ−ＴＦＴ６のドレイン電極３６ｙに接続されている。Ｄｒ−ＴＦＴ６のソース電極３６ｘは電源（Ｖｄｄ）線６０に接続されている。
また、Ｄｒ−ＴＦＴ６のゲート電極３２ｂと電源（Ｖｄｄ）線６０との間には保持容量Ｃｓが形成されている。また、Ｄｒ−ＴＦＴ６のゲート電極３２ｂにＳｗ−ＴＦＴ５のドレイン電極３６ｂが接続され、Ｓｗ−ＴＦＴ５のソース電極３６ａがデータ線６２に接続されている。さらに、Ｓｗ−ＴＦＴ５のゲート電極３２ａが走査線６４に接続されている。
図８の等価回路では以下のように動作する。まず、走査線６４の電位を選択状態とし、走査線６４に書き込み電位を印加すると、Ｓｗ−ＴＦＴ５が導通して保持容量Ｃｓが充電又は放電され、Ｄｒ−ＴＦＴ６のゲート電位は書き込み電位となる。次に、走査線６４の電位を非選択状態とすると、走査線６４とＤｒ−ＴＦＴ６とは電気的に切り離されるが、Ｄｒ−ＴＦＴ６のゲート電位は保持容量Ｃｓによって安定に保持される。
そして、Ｄｒ−ＴＦＴ６及び有機ＥＬ素子２に流れる電流は、Ｄｒ−ＴＦＴ６のゲート・ソース間電圧に応じた値となり、有機ＥＬ素子２はその電流値に応じた輝度で発光し続ける。
このような構成の画素をマトリクス状に複数並べ、走査線６４を順次選択しながら、データ線６２を通して書き込みを繰り返すことにより、アクティブマトリクス型の有機ＥＬディスプレイを構成することができる。このようにして、各画素部の発光層５４から外部に光が放出されて画像が得られる。
図７のフレキシブル有機ＥＬディスプレイ１では、陰極２６が透明層から形成され、陽極５８が不透明層から形成される形態である。この場合は、発光層５４から放出される光は、陰極２６を透過して外部に放出される（図７の矢印方向）。つまり、プラスチックフィルム２０を透過せずにその反対側に光が放出される。
図１０には、図７とは逆に、陰極２６が不透明層から形成され、陽極５８が透明層から形成されたフレキシブル有機ＥＬディスプレイ１ａが示されている。この場合は、発光層５４から放出される光は、陽極５８を透過して外部に放出される（図１０の矢印方向）。つまり、プラスチックフィルム２０を透過して外部に光が放出される。
特に、図１０のフレキシブル有機ＥＬディスプレイ１ａでは、ＴＦＴ５，６と反対側（プラスチックフィルム２０側）に光が放出されるので、ＴＦＴ５，６が不透明層から形成される場合であっても高い開口率を得ることができる。また、ＴＦＴ５，６を陽極５８に重ねて配置するので、陽極５８の面積を大きくできるという観点からも高い開口率を得ることができる。
図１０において、各要素は図７と同一であるので、同一符号を付してその説明を省略する。
このように、本実施形態のフレキシブル有機ＥＬディスプレイａ，１ａでは、陰極２６及び陽極５８の間で透明／不透明の組み合わせを調整することにより、プラスチックフィルム２０側、又はプラスチックフィルム２０と反対側から発光させることができる。
次に、本実施形態のフレキシブル有機ＥＬディスプレイの外部接続領域について説明する。図１１は本発明の実施形態のフレキシブル有機ＥＬディスプレイの外部接続領域の様子を示す平面図である。図１１に示すように、フレキシブル有機ＥＬディスプレイ１の一端側には、ゲート用外部接続領域Ａとソース用外部接続領域Ｂとが設けられている。
ゲート用外部接続領域Ａには、Ｓｗ―ＴＦＴ５のゲート電極３２ａに接続された走査線（図８の６４）に繋がる多数のゲート用接続電極７０が配置されている。また、ソース用外部接続領域Ｂには、Ｓｗ―ＴＦＴ５のソース電極３６ａに接続されたデータ線（図８の６２）に繋がる多数のソース用接続電極７２が配置されている。
フレキシブル有機ＥＬディスプレイ１の主要部には透明剥離層２２が表面保護層２３として残されるが、ゲート用外部接続領域Ａ及びソース用外部接続領域Ｂでは、表面保護層２３を含む積層膜が一括して除去されており、ゲート用接端電極７０及びソース用接続電極７２が露出している。
つまり、図１２（図１１のゲート用接続電極７０の長手方向の断面図）を加えて参照すると、ゲート用外部接続領域Ａでは透明剥離層２２（表面保護層２３）とその下のバッファ層２４が除去されて、ゲート用接続端子７０が露出している。
また、図１３（図１１のソース用接続電極７２長手方向の断面図）を加えて参照すると、ソース用外部接続領域Ｂでは透明剥離層２２（表面保護層２３）とその下のバッファ層２４及びゲート絶縁層３４が除去されて、ソース用接続電極７２が露出している。ゲート用接続電極及７０及びソース用接続電極７２は、外部の回路基板などに電気接続される。
ゲート用接続電極及７０及びソース用接続電極７２を露出させるには、ディスプレイ領域を保護し、かつ外部接続領域Ａ，Ｂを一括して露出させるマスクを配置し、そのマスクを介してプラズマエッチングなどによって表面保護層２３を含む積層膜をエッチングすればよい。
図１（ａ）及び（ｂ）は本発明の実施形態のフレキシブル有機ＥＬディスプレイの製造方法を示す断面図（その１）である。 図２（ａ）及び（ｂ）は本発明の実施形態のフレキシブル有機ＥＬディスプレイの製造方法を示す断面図（その２）である。 図３（ａ）及び（ｂ）は本発明の実施形態のフレキシブル有機ＥＬディスプレイの製造方法を示す断面図（その３）である。 図４は本発明の実施形態のフレキシブル有機ＥＬディスプレイの製造方法を示す断面図（その４）である。 図５は本発明の実施形態のフレキシブル有機ＥＬディスプレイの製造方法を示す断面図（その５）である。 図６は本発明の実施形態のフレキシブル有機ＥＬディスプレイの製造方法を示す断面図（その６）である。 図７は本発明の実施形態のフレキシブル有機ＥＬディスプレイを示す断面図（その１）である。 図８は本発明の実施形態のフレキシブル有機ＥＬディスプレイの一つの画素部の等価回路を示す図である。 図９は本発明の第１実施形態のフレキシブル有機ＥＬディスプレイにおける画素部のレイアウトの一例を示す平面図である。 図１０は本発明の実施形態のフレキシブル有機ＥＬディスプレイを示す断面図（その２）である。 図１１は本発明の実施形態のフレキシブル有機ＥＬディスプレイの外部接続領域を示す外観図である。 図１２は図１１の外部接続領域におけるゲート用接続電極の長手方向の断面の様子を示す図である。 図１３は図１１の外部接続領域におけるソース用接続電極の長手方向の断面の様子を示す図である。
符号の説明
１，１ａ…フレキシブル有機ＥＬディスプレイ、２…有機ＥＬ素子、５…Ｓｗ−ＴＦＴ、６…Ｄｒ−ＴＦＴ、１０…ガラス基板、１７…ロール、２０…プラスチックフィルム、２２…透明剥離層（２３…表面保護層）、２４…バッファ層、２６…陰極、３２ａ，３２ｂ…ゲート電極、３４…ゲート絶縁層、３６ａ，３６ｘ…ソース電極、３６ｂ，３６ｙ…ドレイン電極、３８ａ，３８ｂ…酸化物半導体層、４６…第１保護絶縁層（上側絶縁層）、４８…接着層、５０…有機ＥＬ層、５２…電子輸送層、５４…発光層、５６…正孔輸送層、５８…陽極、５９…第２保護絶縁層（下側絶縁層）、７０…ゲート用接続電極、７２…ソース用接続電極、ＶＨ…ビアホール、Ａ…ゲート用外部接続領域、Ｂ…ソース用外部接続領域。

Claims (6)

  1. 画素ごとにＴＦＴ及び有機ＥＬ素子が設けられたアクティブマトリクス型のフレキシブル有機ＥＬディスプレイの製造方法であって、
    仮基板の上に透明剥離層を形成する工程と、
    前記透明剥離層の上方に、下から順に、ゲート電極と、ゲート絶縁層と、ソース電極及びドレイン電極と、酸化物半導体層とから構成される前記ＴＦＴを形成する工程と、
    前記ＴＦＴの上に第１絶縁層を形成する工程と、
    前記第１絶縁層を加工することにより、前記ＴＦＴの前記ドレイン電極に到達するビアホールを形成する工程と、
    前記ビアホールを介して前記ドレイン電極に接続される陰極と、前記陰極の上に形成された有機ＥＬ層と、前記有機ＥＬ層の上に形成された陽極とから構成される前記有機ＥＬ素子を前記第１絶縁層の上に形成する工程と、
    前記有機ＥＬ素子の上に第２絶縁層を形成する工程と、
    前記第２絶縁層の上に接着層を介してプラスチックフィルムを接着する工程と、
    前記仮基板を前記透明剥離層との界面から剥離することにより、前記プラスチックフィルム上に、前記接着層を介して、前記第２絶縁層、前記有機ＥＬ素子、前記第１絶縁層、前記ＴＦＴ及び前記透明剥離層を転写・形成する工程とを有し、
    前記プラスチックフィルム上に転写・形成する工程の後に、前記透明剥離層を表面保護層として残すことを特徴とするフレキシブル有機ＥＬディスプレイの製造方法。
  2. 前記透明剥離層を形成する工程の後に、
    前記透明剥離層の上に無機絶縁層からなるバッファ層を形成する工程をさらに有することを特徴とする請求項１に記載のフレキシブル有機ＥＬディスプレイの製造方法。
  3. 前記ＴＦＴを形成する工程において、前記ゲート絶縁層は、ポリビニルフェノール、ポリメチルシルセスキオキサン、又はポリイミドが熱処理によって重合・架橋して得られる、水酸基を含まない絶縁層から形成されることを特徴とする請求項１又は２に記載のフレキシブル有機ＥＬディスプレイの製造方法。
  4. 前記ＴＦＴを形成する工程において、前記酸化物半導体層は２００乃至３００℃の温度で熱処理されることを特徴とする請求項１乃至３のいずれか一項に記載のフレキシブル有機ＥＬディスプレイの製造方法。
  5. 前記フレキシブル有機ＥＬディスプレイの端側には、前記ＴＦＴの前記ゲート電極に電気的に接続されたゲート用接続電極と、前記ＴＦＴの前記ソース電極に電気的に接続されたソース用接続電極とがそれぞれ配置された前記外部接続領域が設けられ、
    前記プラスチックフィルム上に転写・形成する工程の後に、
    前記外部接続領域において、前記表面保護層を含む積層膜を除去することにより前記ゲート用接続電極及び前記ソース用接続電極が露出させることを特徴とする請求項１乃至４のいずれか一項に記載のフレキシブル有機ＥＬディスプレイの製造方法。
  6. 前記透明剥離層は、テトラカルボン酸（無水物）とジアミンとを縮合させることによって得られるポリイミド層から形成されることを特徴とする請求項１乃至５のいずれか一項に記載のフレキシブル有機ＥＬディスプレイの製造方法。
JP2008164382A 2008-06-24 2008-06-24 フレキシブル有機ｅｌディスプレイの製造方法 Expired - Fee Related JP5368014B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008164382A JP5368014B2 (ja) 2008-06-24 2008-06-24 フレキシブル有機ｅｌディスプレイの製造方法
US12/457,819 US20090315457A1 (en) 2008-06-24 2009-06-23 Flexible organic EL display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008164382A JP5368014B2 (ja) 2008-06-24 2008-06-24 フレキシブル有機ｅｌディスプレイの製造方法

Publications (2)

Publication Number Publication Date
JP2010010186A JP2010010186A (ja) 2010-01-14
JP5368014B2 true JP5368014B2 (ja) 2013-12-18

Family

ID=41430517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008164382A Expired - Fee Related JP5368014B2 (ja) 2008-06-24 2008-06-24 フレキシブル有機ｅｌディスプレイの製造方法

Country Status (2)

Country Link
US (1) US20090315457A1 (ja)
JP (1) JP5368014B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US9263591B2 (en) * 2009-12-18 2016-02-16 Basf Se Metal oxide field effect transistors on a mechanically flexible polymer substrate having a die-lectric that can be processed from solution at low temperatures
JP5689258B2 (ja) * 2010-07-22 2015-03-25 共同印刷株式会社 フレキシブルｔｆｔ基板の製造方法
WO2012043971A2 (ko) * 2010-09-29 2012-04-05 포항공과대학교 산학협력단 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
JP2012222007A (ja) * 2011-04-05 2012-11-12 Dainippon Printing Co Ltd コプレナ型の酸化物半導体素子とその製造方法
KR102040242B1 (ko) * 2011-05-12 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 이용한 전자 기기
JP5776425B2 (ja) * 2011-08-03 2015-09-09 大日本印刷株式会社 ホログラムシート
JP5776426B2 (ja) * 2011-08-03 2015-09-09 大日本印刷株式会社 ホログラムシート
TWI452553B (zh) * 2011-12-30 2014-09-11 Au Optronics Corp 製作可撓式顯示裝置之方法
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014202678A1 (en) * 2013-06-20 2014-12-24 Eth Zurich Method for fabricating a flexible electronic membrane and flexible electronic membrane fabricated by such method
JP6603015B2 (ja) * 2013-08-20 2019-11-06 株式会社半導体エネルギー研究所 表示装置
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
WO2015136403A1 (ja) * 2014-03-13 2015-09-17 株式会社半導体エネルギー研究所 電子機器
JP6596224B2 (ja) 2014-05-02 2019-10-23 株式会社半導体エネルギー研究所 発光装置及び入出力装置
US10656799B2 (en) 2014-05-02 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof
JP2017041391A (ja) * 2015-08-21 2017-02-23 旭硝子株式会社 積層体の剥離装置及び剥離方法並びに電子デバイスの製造方法
US10003023B2 (en) 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102389537B1 (ko) 2016-07-29 2022-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
WO2018042284A1 (en) 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6981812B2 (ja) 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2019040026A (ja) * 2017-08-24 2019-03-14 株式会社ジャパンディスプレイ 表示装置
KR20200052782A (ko) * 2018-11-07 2020-05-15 엘지디스플레이 주식회사 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512543B (en) * 1999-06-28 2002-12-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
JP4527068B2 (ja) * 2001-07-16 2010-08-18 株式会社半導体エネルギー研究所 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
JP3963693B2 (ja) * 2001-10-15 2007-08-22 富士通株式会社 導電性有機化合物及び電子素子
JP4434563B2 (ja) * 2002-09-12 2010-03-17 パイオニア株式会社 有機ｅｌ表示装置の製造方法
JP3897173B2 (ja) * 2003-05-23 2007-03-22 セイコーエプソン株式会社 有機ｅｌ表示装置及びその製造方法
JP2005079395A (ja) * 2003-09-01 2005-03-24 Seiko Epson Corp 積層体及びその製造方法、電気光学装置、電子機器
JP2005085705A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 電気デバイス及びその製造方法、電子機器
US7229900B2 (en) * 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
JP2005183615A (ja) * 2003-12-18 2005-07-07 Ricoh Co Ltd 薄膜デバイス装置の製造方法及び薄膜デバイス装置
JP2007103584A (ja) * 2005-10-03 2007-04-19 Ricoh Co Ltd トランジスタ素子、表示装置およびこれらの製造方法
JP5224676B2 (ja) * 2005-11-08 2013-07-03 キヤノン株式会社 表示装置の製造方法
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置

Also Published As

Publication number Publication date
JP2010010186A (ja) 2010-01-14
US20090315457A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
JP5368014B2 (ja) フレキシブル有機ｅｌディスプレイの製造方法
JP5368013B2 (ja) フレキシブル有機ｅｌディスプレイの製造方法
JP5138927B2 (ja) フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
US7825582B2 (en) Flexible display and manufacturing method thereof
TW480722B (en) Manufacturing method of electro-optical device
US9305984B2 (en) Flexible display and manufacturing method thereof
US8890406B2 (en) Flat panel display and method of fabricating the same
US7663311B2 (en) Organic light emitting display (OLED) device and method of fabricating the same
US7474375B2 (en) Flat display device having a covering film and interconnection line inside a patterned portion completely covered by only one sealant
JP4224038B2 (ja) 薄膜トランジスタ，その製造方法及び該薄膜トランジスタを備える平板ディスプレイ装置
US9570529B2 (en) Organic light emitting diode display
JP5859802B2 (ja) 有機発光ディスプレイ装置及びその製造方法
JP5372337B2 (ja) 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法
JP4589830B2 (ja) フレキシブルディスプレイ及びその製造方法
JP4801407B2 (ja) 表示装置の作製方法
KR20110057985A (ko) 플렉서블 디스플레이 장치 및 그의 제조방법
US9911802B2 (en) Display device and method for manufacturing the same
TW201222808A (en) Organic light emitting display device and method of manufacturing the same
TWI714578B (zh) 有機發光設備
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
JP2009205941A (ja) 表示装置の製造方法、表示装置、照明装置の製造方法および照明装置
JP2008159934A (ja) フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
JP4707996B2 (ja) フレキシブルディスプレイ及びその製造方法
KR102002959B1 (ko) 표시 장치의 제조 방법
JP2010034217A (ja) 有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5368014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees