CN105612608B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105612608B
CN105612608B CN201480055288.0A CN201480055288A CN105612608B CN 105612608 B CN105612608 B CN 105612608B CN 201480055288 A CN201480055288 A CN 201480055288A CN 105612608 B CN105612608 B CN 105612608B
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
oxide semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480055288.0A
Other languages
English (en)
Other versions
CN105612608A (zh
Inventor
牧田直树
刀根觉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN105612608A publication Critical patent/CN105612608A/zh
Application granted granted Critical
Publication of CN105612608B publication Critical patent/CN105612608B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K999/00—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS dummy group
    • H05K999/99—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS dummy group dummy group

Abstract

本发明的半导体装置(100)包括：基板(11)；第一薄膜晶体管(10A)，其由基板(11)支承，具有主要包含结晶硅的第一有源区域(13c)；和第二薄膜晶体管(10B)，其由基板(11)支承，具有第二有源区域(17c)，该第二有源区域(17c)主要包含具有结晶部分的氧化物半导体。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
有源矩阵基板按每个像素设置有例如薄膜晶体管(Thin Film Transistor；以下为称为“TFT”)作为开关元件。在本说明书中，将这样的TFT称为“像素用TFT”。作为像素用TFT，历来广泛使用以非晶硅膜为有源层的非晶硅TFT和以多晶硅膜等结晶硅膜为有源层的结晶硅TFT。
也存在与像素用TFT在同一基板上一体地形成周边驱动电路的一部分或全部的情况。这样的有源矩阵基板称为驱动器单片的有源矩阵基板。在驱动器单片的有源矩阵基板中，周边驱动电路设置在包含多个像素的区域(显示区域)以外的区域(非显示区域或边框区域)。像素用TFT和构成驱动电路的TFT(电路用TFT)能够使用相同的半导体膜形成。作为该半导体膜，例如使用场效应迁移率高的多晶硅膜。
此外，提出了作为TFT的有源层的材料，代替非晶硅或多晶硅而使用氧化物半导体的方案。还提出了作为氧化物半导体，使用以铟、镓、锌和氧为主要成分的In-Ga-Zn-O类半导体的方案。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能够以高速动作。此外，氧化物半导体膜与多晶硅膜相比能够以简便的工艺形成，因此也能够应用于需要大面积的装置。因而，也能够使用氧化物半导体膜在同一基板上一体地形成像素用TFT和电路用TFT。
但是，无论使用多晶硅膜和氧化物半导体膜中的哪一种，均难以充分地满足像素用TFT和电路用TFT这两者要求的特性。
对此，专利文献1公开了作为像素用TFT设置有氧化物半导体TFT，作为电路用TFT设置有以非氧化物半导体膜为有源层的TFT(例如结晶硅TFT)的有源矩阵型的液晶面板。在专利文献1的液晶面板中，氧化物半导体TFT和结晶硅TFT在同一基板上形成。专利文献1中记载了通过使用氧化物半导体TFT作为像素用TFT能够抑制显示不均，通过使用结晶硅TFT作为电路用TFT能够进行高速驱动。
现有技术文献
专利文献
专利文献1：日本特开2010-3910号公报
发明内容
发明所要解决的技术问题
近年来，包括智能手机等的液晶面板被要求进一步高精细化、窄边框化和耗电的降低。“窄边框化”是指，缩小驱动电路所需的面积，缩小显示区域以外的区域(边框区域)。本发明的发明人经过研究发现，在专利文献1公开的结构中，有难以应对液晶面板的进一步高精细化和窄边框化的情况。此外，由于将氧化物半导体TFT和结晶硅TFT一体地形成，也存在难以确保这些TFT所分别要求的特性的情况，详细情况后述。
本发明的一个实施方式是鉴于上述情况而完成的，提供能够实现进一步高精细化和窄边框化的半导体装置及其制造方法。
解决技术问题的技术方案
本发明的一个实施方式的半导体装置包括：基板；第一薄膜晶体管，该第一薄膜晶体管由上述基板支承，具有主要包含结晶硅的第一有源区域；和第二薄膜晶体管，该第二薄膜晶体管由上述基板支承，具有第二有源区域，该第二有源区域主要包含具有结晶部分的氧化物半导体。
在一个实施方式中，还包括绝缘层，该绝缘层设置于与包含上述第一有源区域的层和包含上述第二有源区域的层不同的层且介于这些层之间，在从上述基板的法线方向看时，上述绝缘层与上述第一有源区域和上述第二有源区域这两者重叠，上述绝缘层具有叠层结构，该叠层结构包括能够供给氢的氢供应性的层和比上述氢供应性的层更靠上述第二有源区域侧的能够供给氧的氧供应性的层。
在一个实施方式中，还包括覆盖上述第一薄膜晶体管的第一层间绝缘膜，上述绝缘层包括上述第一层间绝缘膜和上述第二薄膜晶体管的栅极绝缘膜。
在一个实施方式中，上述绝缘层的上述氢供应性的层主要包含氮化硅，上述氧供应性的层主要包含氧化硅。
在一个实施方式中，上述第一薄膜晶体管的栅极电极与上述第二薄膜晶体管的栅极电极在同一层内形成。
在一个实施方式中，上述第一薄膜晶体管的源极电极和漏极电极与上述第二薄膜晶体管的源极电极和漏极电极在同一层内形成。
在一个实施方式中，上述第一薄膜晶体管具有顶栅结构，上述第二薄膜晶体管具有底栅结构。
在一个实施方式中，还包括：具有多个像素的显示区域；和设置在上述显示区域以外的区域且具有驱动电路的驱动电路形成区域，上述第一薄膜晶体管在上述驱动电路形成区域构成上述驱动电路，上述第二薄膜晶体管配置在上述显示区域的各像素。
在一个实施方式中，上述驱动电路包括源极切换电路。
在一个实施方式中，上述氧化物半导体包含In-Ga-Zn-O类半导体。
在一个实施方式中，上述结晶硅为多晶硅。
本发明的一个实施方式的半导体装置的制造方法是包括第一薄膜晶体管和第二薄膜晶体管的半导体装置的制造方法，该半导体装置的制造方法包括：工序(A)，在具有绝缘表面的基板上形成结晶硅层，该结晶硅层包含成为上述第一薄膜晶体管的有源区域的部分；工序(B)，在结晶硅层之上形成第一绝缘层；工序(C)，在上述第一绝缘层上形成上述第一薄膜晶体管和第二薄膜晶体管的栅极电极；工序(D)，形成覆盖上述第一薄膜晶体管和第二薄膜晶体管的上述栅极电极的第二绝缘层；工序(E)，在上述第二绝缘层上形成非晶氧化物半导体层，该非晶氧化物半导体层包含成为上述第二薄膜晶体管的有源区域的部分；工序(F)，通过加热处理，从上述第二绝缘层向上述结晶硅层供给氢而进行上述结晶硅层的氢化，并且使上述非晶氧化物半导体层结晶化，得到具有结晶部分的氧化物半导体层；和工序(G)，形成与上述结晶硅层连接的、上述第一薄膜晶体管的源极电极和漏极电极，以及与具有上述结晶部分的氧化物半导体层连接的、上述第二薄膜晶体管的源极电极和漏极电极。
在一个实施方式中，在上述工序(D)中，作为上述第二绝缘层，形成叠层膜，该叠层膜包含能够供给氢的氢供应性的层和配置在上述氢供应性的层之上的能够供给氧的氧供应性的层。
在一个实施方式中，上述氢供应性的层是主要包含氮化硅的层，上述氧供应性的层是主要包含氧化硅的层。
在一个实施方式中，上述第一绝缘层包含上述第一薄膜晶体管的栅极绝缘膜，上述第二绝缘层包含覆盖上述第一薄膜晶体管的层间绝缘膜和上述第二薄膜晶体管的栅极绝缘膜。
在一个实施方式中，上述工序(A)包括形成非晶硅膜的工序和通过激光照射使上述非晶硅膜结晶化的工序。
在一个实施方式中，上述工序(A)包括：形成非晶硅膜的工序；在上述非晶硅膜的至少一部分添加金属催化剂的工序；和通过进行添加有上述金属催化剂的非晶硅膜的加热处理而使上述非晶硅膜的至少一部分结晶化的工序。
在一个实施方式中，在上述工序(G)之后还包括：形成第三绝缘层的工序(H)；在上述第三绝缘层之上形成有机类的平坦化膜的工序(I)；和在上述平坦化膜之上形成像素电极的工序(J)，上述像素电极在设置于上述第三绝缘层和上述平坦化膜的开口内与上述第二薄膜晶体管的源极电极或漏极电极连接。
在一个实施方式中，还包括在一次光刻工序中在上述第三绝缘层和上述平坦化膜形成上述开口的工序。
在一个实施方式中，在上述工序(I)与上述工序(J)之间还包括：形成共用电极的工序；和在上述共用电极之上形成第四绝缘膜的工序。
在一个实施方式中，在上述工序(I)之后还包括：形成第四绝缘膜的工序；和在上述第四绝缘膜之上形成共用电极的工序。
在一个实施方式中，上述氧化物半导体层包含In-Ga-Zn-O类半导体。
发明的效果
根据本发明的一个实施方式，能够实现与以往相比高精细且边框区域小的半导体装置。
附图说明
图1是例示本发明的第一实施方式的半导体装置100中的第一薄膜晶体管10A和第二薄膜晶体管10B的示意性截面图。
图2是例示本发明的第一实施方式的半导体装置(有源矩阵基板)200的示意性俯视图。
图3是例示本发明的第一实施方式的半导体装置(有源矩阵基板)200的示意性截面图。
图4是例示仅使用非晶氧化物半导体TFT的参考例的有源矩阵基板2000的俯视图。
图5中，(a)～(e)分别是说明第一实施方式的有源矩阵基板200的制造工序的示意性工序截面图。
图6中，(a)～(c)分别是说明第一实施方式的有源矩阵基板200的制造工序的示意性工序截面图。
图7中，(a)和(b)分别是例示多晶硅TFT和非晶氧化物半导体TFT的以往的制造工序的图，(c)是例示第一实施方式中的第一薄膜晶体管10A和第二薄膜晶体管10B的制造工序的图。
图8是例示本发明的第二实施方式的半导体装置(有源矩阵基板)300的示意性截面图。
图9中，(a)～(e)分别是说明第二实施方式的有源矩阵基板300的制造工序的示意性工序截面图。
图10中，(a)～(c)分别是说明第二实施方式的有源矩阵基板300的制造工序的示意性工序截面图。
图11是用于说明第一实施方式中的SSD电路的结构的图。
图12是例示输入栅极总线的信号波形和输入各开关控制信号线的信号波形的图。
图13是例示本发明的另一个实施方式的半导体装置(有源矩阵基板)的示意性截面图。
具体实施方式
虽然也根据液晶面板的用途而有所不同，但是对液晶面板而言，要求(1)超高精细、(2)窄边框和(3)低耗电。本发明的发明人对能够均衡地满足这些要求的面板结构进行研究后得到以下见解。
在使用驱动器单片的有源矩阵基板的液晶面板中，当使用结晶硅TFT作为像素用TFT和电路用TFT时(称为“结晶硅液晶面板”。)，能够使边框区域变窄，且能够构成高精细的液晶面板。但是，需要以例如60Hz驱动液晶面板，难以将耗电抑制得低。
另一方面，在使用非晶氧化物半导体TFT作为像素用TFT和电路用TFT的液晶面板(称为“非晶氧化物半导体液晶面板”。)中，能够降低耗电。这是因为，当使用非晶氧化物半导体TFT作为像素用TFT时，非晶氧化物半导体的断开漏电流小(多晶硅的1/1000、非晶硅的1/100左右)，因此在显示静止图像时，例如能够以1Hz进行驱动(休止59/60秒钟)，能够降低图像显示所需的电力。此外，能够提高透射率，与触摸面板的亲和性也高，因此能够构成高精细的液晶面板。但是，因为作为电路用TFT也使用非晶氧化物半导体TFT，所以难以使边框区域小。非晶氧化物半导体与结晶硅相比迁移率低，例如相对于低温多晶硅的迁移率100cm2/Vs，作为非晶氧化物半导体的非晶In-Ga-Zn-O类半导体的迁移率为20cm2/Vs左右。因此，为了确保驱动电路所需的电流，元件面积变大，其结果是，电路面积变大，液晶面板的边框区域变大。
这样，结晶硅TFT和非晶氧化物半导体TFT各有一长一短，难以实现高维度均衡地满足对液晶面板的上述要求的液晶面板。
与此相对，如果如专利文献1中公开的那样使用非晶氧化物半导体TFT作为像素用TFT、使用结晶硅TFT作为电路用TFT，则与仅使用结晶硅TFT的情况相比，能够抑制耗电。但是，本发明的发明人经过研究发现，由于非晶氧化物半导体的迁移率不够高，会产生以下那样的问题。有可能在各像素中难以使非晶氧化物半导体TFT的元件面积进一步缩小，不能应对进一步高精细化的要求。此外，难以进一步缩短向像素供给规定的电荷所需的时间。因此，例如不能在驱动电路中采用输入对源极总线的信号的源极切换电路(Source SharedDriving，以下为“SSD”)电路，因此难以利用SSD电路实现窄边框化。其结果是，有可能不能将端子侧的边框区域的面积缩小。
本发明的发明人基于上述的见解又进行了研究。其结果是，发现通过使像素用TFT的氧化物半导体层结晶化，能够确保低耗电并且实现更高精细化。此外，如果使用结晶化后的氧化物半导体层(以下，简称为“结晶氧化物半导体层”。)，则通过迁移率的提高，能够在SSD电路的写入时间内对像素进行充电。因此，还能够利用SSD电路使边框区域比以往窄。
此外，本发明的发明人进一步进行研究，结果了解到，对结晶硅TFT与使用了结晶氧化物半导体的TFT(结晶氧化物半导体TFT)使用共用的绝缘层的情况下，该绝缘层在确保结晶硅TFT和结晶氧化物半导体TFT的特性和可靠性方面发挥重要的作用。当使用具有规定的结构的绝缘层时，能够抑制结晶硅TFT和结晶氧化物半导体TFT的有源层的特性劣化。另外，在专利文献1中，对两种TFT中共同使用的绝缘层的材料和结构没有任何记载。
本发明的一个实施方式的半导体装置的概略情况如下。
本发明的一个实施方式的半导体装置在同一基板上设置有结晶硅TFT和结晶氧化物半导体TFT。根据这样的结构，能够根据各TFT被要求的特性，将结晶氧化物半导体TFT和结晶硅TFT分开使用。通过使用结晶硅TFT例如作为电路元件，能够减少电路面积。此外，通过使用利用了结晶氧化物半导体的TFT，能够降低耗电并且实现高精细的半导体装置。进一步，例如在应用于液晶面板的有源矩阵基板的情况下，能够利用SSD电路，进一步缩小边框区域。
另外，在本说明书中，“结晶硅TFT”是指具有主要包含结晶硅的有源区域(形成沟道的区域)的TFT，包括例如结晶硅TFT、单晶硅TFT等。“结晶氧化物半导体TFT”是指具有以下有源区域的TFT，该有源区域主要包含具有结晶部分的氧化物半导体。“具有结晶部分的氧化物半导体”例如包含使非晶氧化物半导体膜部分结晶化的膜。
可以为：包含结晶硅TFT的有源区域的层(有源层)和结晶氧化物半导体TFT的有源层设置在不同的层，设置于这些层之间的绝缘层配置成从基板的法线方向看时与结晶硅TFT和结晶氧化物TFT的有源层这两者重叠。绝缘层也可以具有叠层结构，该叠层结构包含能够供给氢的氢供应性的层和比氢供应性的层更靠结晶氧化物半导体层侧的能够供给氧的氧供应性的层。由此，能够通过氢供应性的层降低在结晶硅TFT的有源层产生的结晶缺陷，并且能够通过氧供应性的层抑制结晶氧化物半导体层的氧缺失引起的劣化。
(第一实施方式)
以下，对本发明的半导体装置的第一实施方式进行说明。本实施方式的半导体装置包括在同一基板上形成的结晶氧化物半导体TFT和结晶硅TFT即可，广泛包含有源矩阵基板等电路基板、液晶显示装置和有机EL显示装置等各种显示装置、图像传感器、电子设备等。
图1是半导体装置100的示意性截面图，表示半导体装置100的结晶硅TFT(以下，称为“第一薄膜晶体管”。)10A和结晶氧化物半导体TFT(以下，称为“第二薄膜晶体管”。)10B的截面结构。
半导体装置100包括基板11、由基板11支承的第一薄膜晶体管10A和由基板11支承的第二薄膜晶体管10B。第一薄膜晶体管10A具有主要包含结晶硅的有源区域。第二薄膜晶体管10B具有以下有源区域，该有源区域主要包含具有结晶部分的氧化物半导体。第一薄膜晶体管10A和第二薄膜晶体管10B一体地制作于基板11。此处所谓的“有源区域”是指成为TFT的有源层的半导体层中形成沟道的区域。
第一薄膜晶体管10A具有在基板11上形成的结晶硅半导体层(例如低温多晶硅层)13、覆盖结晶硅半导体层13的第一绝缘层14和设置在第一绝缘层14上的栅极电极15A。第一绝缘层14中位于结晶硅半导体层13与栅极电极15A之间的部分作为第一薄膜晶体管10A的栅极绝缘膜发挥作用。结晶硅半导体层13具有形成沟道的区域(有源区域)13c以及分别位于有源区域的两侧的源极区域13s和漏极区域13d。在本例中，结晶硅半导体层13中隔着第一绝缘层14与栅极电极15A重叠的部分成为有源区域13c。第一薄膜晶体管10A还具有与源极区域13s和漏极区域13d分别连接的源极电极18sA和漏极电极18dA。源极和漏极电极18sA、18dA可以设置在覆盖栅极电极15A和结晶硅半导体层13的层间绝缘膜(此处为第二绝缘层16)上，在形成于层间绝缘膜的接触孔内与结晶硅半导体层13连接。
第二薄膜晶体管10B具有设置在基板11上的栅极电极15B、覆盖栅极电极15B的第二绝缘层16和配置在第二绝缘层16上的结晶氧化物半导体层17。如图所示，作为第一薄膜晶体管10A的栅极绝缘膜的第一绝缘层14也可以延伸设置至想要形成第二薄膜晶体管10B的区域。在这种情况下，结晶氧化物半导体层17也可以在第一绝缘层14上形成。第二绝缘层16中位于栅极电极15B与结晶氧化物半导体层17之间的部分作为第二薄膜晶体管10B的栅极绝缘膜发挥作用。结晶氧化物半导体层17具有形成沟道的区域(有源区域)17c、分别位于有源区域的两侧的源极接触区域17s和漏极接触区域17d。在本例中，结晶氧化物半导体层17中隔着第二绝缘层16与栅极电极15B重叠的部分成为有源区域17c。此外，第二薄膜晶体管10B还具有与源极接触区域17s和漏极接触区域17d分别连接的源极电极18sB和漏极电极18dB。
半导体装置100具有上述结构，因此能够根据各TFT所要求的特性，将第一薄膜晶体管10A和第二薄膜晶体管10B分开使用。此外，第二薄膜晶体管10B将与非晶氧化物半导体相比迁移率高的结晶氧化物半导体作为有源区域，因此能够降低耗电并且实现更高精细的半导体装置。
图示的例子中，第一薄膜晶体管10A具有在栅极电极15A与基板11之间配置有结晶硅半导体层13的顶栅结构。另一方面，第二薄膜晶体管10B具有在结晶氧化物半导体层17与基板11之间配置有栅极电极15B的底栅结构。通过采用这样的结构，能够在同一基板11上一体地形成两种薄膜晶体管10A、10B时更有效地抑制制造工序数和制造成本的增加。
第一薄膜晶体管10A和第二薄膜晶体管10B的TFT结构并不限定于以上说明。例如，这些薄膜晶体管10A、10B也可以具有相同的TFT结构。或者，也可以为：第一薄膜晶体管10A具有底栅结构，第二薄膜晶体管10B具有顶栅结构。
也可以为：作为第二薄膜晶体管10B的栅极绝缘膜的第二绝缘层16延伸设置至形成第一薄膜晶体管10A的区域，作为覆盖第一薄膜晶体管10A的栅极电极15A和结晶硅半导体层13的层间绝缘膜发挥作用。在像这样第一薄膜晶体管10A的层间绝缘膜和第二薄膜晶体管10B的栅极绝缘膜在同一层(第二绝缘层)16内形成的情况下，第二绝缘层16例如也可以具有包含能够供给氢的氢供应性的层16a和能够供给氧的氧供应性的层16b的叠层结构。在图示的例子中，第二绝缘层16具有以氢供应性的层16a为下层、以氧供应性的层16b为上层的二层结构。当第二绝缘层16这样具有包含氢供应性的层16a和比氢供应性的层16a配置在结晶氧化物半导体层17侧的氧供应性的层16b的叠层结构时，具有以下那样的优点。
在后述的加热处理中，通过从氢供应性的层16a向结晶硅半导体层13供给氢，能够降低在结晶硅半导体层13产生的结晶缺陷。此外，从氧供应性的层16b向结晶氧化物半导体层17供给氧，因此能够降低在结晶氧化物半导体层17产生的氧缺失。因此，能够抑制成为各薄膜晶体管10A、10B的有源层的结晶硅半导体层13和结晶氧化物半导体层17的劣化，提高各薄膜晶体管10A、10B的可靠性。此外，当氧供应性的层16b配置成与结晶氧化物半导体层17接触时，能够更有效地降低结晶氧化物半导体层17的氧缺失。
氢供应性的层16a例如可以为主要包含氮化硅的氮化硅(SiNx)层、氮化氧化硅(SiNxOy：x＞y)层等。氧供应性的层16b例如可以为主要包含氧化硅的氧化硅(SiOx)层、氧化氮化硅(SiOxNy：x＞y)层等。另外，当使用SiOx层作为氧供应性的层16b时，能够在与结晶氧化物半导体层17的界面形成良好的沟道界面，因此能够进一步提高第二薄膜晶体管10B的可靠性。
另外，具有叠层结构的绝缘层为在薄膜晶体管10A、10B共同使用的绝缘层即可，也可以不包含第二薄膜晶体管10B的栅极绝缘膜和第一薄膜晶体管10A的层间绝缘膜。例如，无论薄膜晶体管10A、10B的TFT结构如何，在结晶硅半导体层13和结晶氧化物半导体层17设置在不同的层，介于这些层之间设置有绝缘层的情况下，设置的绝缘层只要具有叠层结构，该叠层结构包含氢供应性的层和比氢供应性的层更靠结晶氧化物半导体层17侧的氧供应性的层，就能够获得与上述相同的效果。例如，结晶硅半导体层13可以配置在比结晶氧化物半导体层17靠上层的位置，在这种情况下，在设置的绝缘层中，能够在氢供应性的层的下方配置氧供应性的层。另外，设置的绝缘层如果配置成在从基板11的法线方向看时与结晶硅半导体层13和结晶氧化物半导体层17重叠，则能够更有效地抑制结晶硅半导体层13和结晶氧化物半导体层17的劣化。
第一薄膜晶体管10A的栅极电极15A和第二薄膜晶体管10B的栅极电极15B也可以在同一层内形成。此外，第一薄膜晶体管10A的源极电极18sA和漏极电极18dA以及第二薄膜晶体管10B的源极电极18sB和漏极电极18dB也可以在同一层内形成。“在同一层内形成”是指使用同一个膜(导电膜)形成。由此，能够抑制制造工序数和制造成本的增加。
本实施方式中的结晶氧化物半导体层17例如包含In-Ga-Zn-O类半导体(以下，称为“In-Ga-Zn-O类半导体”。)。此处，In-Ga-Zn-O类半导体为In(铟)、Ga(镓)、Zn(锌)的三元类氧化物，In、Ga和Zn的比例(组成比)并无特别限定，例如包括In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。此外，In-Ga-Zn-O类半导体的结晶结构虽然没有特别限定，但是优选c轴与层面大致垂直地取向的结晶In-Ga-Zn-O类半导体。这样的In-Ga-Zn-O类半导体的结晶结构例如在日本特开2012-134475号公报中公开。在本说明书中援引日本特开2012-134475号公报的全部公开内容以供参考。
结晶氧化物半导体层17还可以代替In-Ga-Zn-O类半导体包含其它氧化物半导体。例如Zn-O类半导体(ZnO)、In-Zn-O类半导体(IZO(注册商标))、Zn-Ti-O类半导体(ZTO)、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类半导体等。
接着，以在显示装置中使用的有源矩阵基板为例对本实施方式的半导体装置的更具体的结构进行说明。
图2是表示本实施方式的有源矩阵基板200的一个例子的示意性俯视图，图3是有源矩阵基板200的第一薄膜晶体管10A和第二薄膜晶体管10B的截面图。在图3中，对与图1相同的结构要素标注相同的附图标记，省略说明。
如图2所示，有源矩阵基板200具有：包含多个像素的显示区域102；和显示区域102以外的区域(非显示区域)。非显示区域包含设置驱动电路的驱动电路形成区域101。在驱动电路形成区域101例如设置有栅极驱动器电路40、检查电路70、源极切换(SSD)电路60等。在显示区域102形成有在行方向上延伸的多个栅极总线(未图示)和在列方向上延伸的多个源极总线S。虽然未图示，但是各像素例如由栅极总线和源极总线S规定。栅极总线分别与栅极驱动器电路的各端子连接。源极总线S分别通过SSD电路60与驱动器IC50的各端子连接。SSD电路60从自驱动器IC50的各端子引出的一个视频信号线向多个(此处为三个)源极总线S分配视频数据。
如图3所示，在显示区域102的各像素，作为像素用TFT形成有第二薄膜晶体管10B，在驱动电路形成区域101，作为电路用TFT形成有第一薄膜晶体管10A。
在本例中，薄膜晶体管10A、10B在形成于基板11的表面的基底膜12上形成。薄膜晶体管10A、10B的结构与上述参照图1说明的结构相同。这些薄膜晶体管10A、10B被钝化膜19和平坦化膜20覆盖。在作为像素用TFT发挥作用的第二薄膜晶体管10B，栅极电极15B与栅极总线(未图示)连接，源极电极18sB与源极总线(未图示)连接，漏极电极18dB与像素电极23连接。在本例中，漏极电极18dB在形成于钝化膜19和平坦化膜20的开口部内与对应的像素电极23连接。源极电极18sB通过源极总线被供给视频信号，基于来自栅极总线的栅极信号像素电极23被写入需要的电荷。
另外，也可以如图所示那样，在平坦化膜20上作为共用电极形成有透明导电层21，在透明导电层(共用电极)21与像素电极23之间形成有第三绝缘层22。在这种情况下，也可以在像素电极23设置有狭缝状的开口。这样的有源矩阵基板200例如能够应用于FFS(Fringe Field Switching：边缘场开关)模式的显示装置。FFS模式是在一个基板设置有一对电极，在与基板面平行的方向(横方向)上对液晶分子施加电场的横方向电场方式的模式。在本例中，生成由从像素电极23出发通过液晶层(未图示)并进一步通过像素电极23的狭缝状的开口而到达共用电极21的电力线表示的电场。该电场具有相对于液晶层为横方向的成分。其结果是，能够向液晶层施加横方向的电场。在横方向电场方式中，液晶分子不从基板立起，因此与纵方向电场方式相比存在能够实现广视野角的优点。此外，有源矩阵基板200还能够应用于VA(Vertical Alignment：垂直取向)模式的显示装置。在这种情况下，也可以在平坦化膜20上作为辅助电容电极形成透明导电层21，由透明导电层(辅助电容电极)21、第三绝缘层22和像素电极23构成透明的辅助电容。由此，不需要使用金属膜设置辅助电容配线，能够提高开口率。
根据本实施方式的有源矩阵基板200，具有以下那样的优点。作为结晶氧化物半导体TFT的第二薄膜晶体管10B的断开漏电流例如小到多晶硅TFT的(1/1000)。因此，当使第二薄膜晶体管10B在显示区域102作为像素用TFT发挥作用时，能够降低耗电。此外，结晶氧化物半导体层17能够不通过接触孔与源极电极18sB和漏极电极18dB连接。因此，例如与使用结晶硅TFT作为像素用TFT的情况相比，能够缩小接触孔部的面积，因此能够提高开口率。因此，能够实现高精细的显示区域102。进一步，因为结晶氧化物半导体与非晶氧化物半导体相比迁移率高(例如2～3倍)，所以与使用非晶氧化物半导体TFT作为像素用TFT的情况相比，能够减小元件面积。因此，即使显示器变得高精细，也能够使像素用TFT变小，因此能够使每一像素的背光源的透射量增加。
另一方面，当在驱动电路形成区域101使用第一薄膜晶体管10A作为构成各电路的电路用TFT时，与使用氧化物半导体TFT和非晶硅TFT的情况相比，能够缩小栅极驱动器电路40/检查电路70。这是因为结晶硅与氧化物半导体和非晶硅等相比迁移率高。此外，通过使用第一薄膜晶体管10A能够设置SSD电路60。
此处，与仅使用非晶氧化物半导体TFT的参照例的有源矩阵基板2000相比较地说明本实施方式中将两种薄膜晶体管10A、10B分开使用的效果。
图4所示的有源矩阵基板2000具有：形成有驱动器电路140和检查电路170的驱动电路形成区域1001和包含多个像素的显示区域1002。无论作为像素用TFT还是作为构成驱动器电路140、检查电路170的电路用TFT，均使用非晶氧化物半导体TFT。
在参照例的有源矩阵基板2000，使用非晶氧化物半导体TFT构成驱动电路。由于非晶氧化物半导体与结晶硅相比迁移率低，因此如果想要确保驱动电路中所需的电流，则元件面积变大。与此相对，如图2所示，当使用结晶硅TFT作为电路用TFT时，与图4所示的参照例相比能够缩小栅极驱动器电路40和检查电路70，能够减小边框区域(非显示区域)的面积。
在图4所示的参照例中未设置SSD电路。这是因为，以迁移率小的非晶氧化物半导体，难以形成SSD电路。与此相对，在图2所示的有源矩阵基板200，设置有使用了作为结晶硅TFT的第一薄膜晶体管10A的SSD电路60。通过设置SSD电路60，能够使驱动器IC50变小。此外，因为能够减少来自驱动器IC50的视频信号线的数量(此处能够减少至1/3)，所以能够缩小驱动器IC50与显示区域102之间的配线所需的面积。因此，通过使用结晶硅TFT而设置SSD电路60，能够更有效地缩小有源矩阵基板200的驱动电路形成区域101，能够减小边框面积。
另外，在使用以往的非晶氧化物半导体TFT作为像素用TFT的情况下，由于非晶氧化物半导体的迁移率不够，所以难以在短时间内向像素供给规定的电荷。因此，当设置SSD电路缩短写入时间时，有可能无法更可靠地对各像素进行充电。与此相对，当如本实施方式那样使用结晶氧化物半导体TFT作为像素用TFT时，因为结晶氧化物半导体具有比非晶氧化物半导体高的迁移率，所以能够缩短各像素的充电所需的时间。因此，即使设置SSD电路将写入时间缩短至例如1/3，也能够可靠地对各像素进行充电。
驱动器电路140例如包括移位寄存器电路。移位寄存器电路使脉冲移位地输入多个栅极总线，使与各栅极总线连接的像素用TFT依次成为导通状态。
SSD电路60例如如图11所示那样具有开关控制信号线BSW、GSW和RSW和多个第一薄膜晶体管10A(1)～10A(3)。第一薄膜晶体管10A(1)～10A(3)的栅极电极分别与开关控制信号线BSW、GSW和RSW连接。第一薄膜晶体管10A(1)～10A(3)的源极电极与驱动器IC50的视频信号线连接，漏极电极与对应的源极总线S(1)～(3)连接。
图12是例示输入栅极总线的信号波形和输入各开关控制信号线的信号波形的图。如图12所示，在栅极脉冲为High(高)的期间，开关控制信号线BSW、GSW和RSW依次成为High。由此，第一薄膜晶体管10A(1)～10A(3)依次成为导通(ON)，因此能够向源极总线S(1)～S(3)分配视频数据。
根据本实施方式的有源矩阵基板200，能够同时实现高精细、低耗电和窄边框，与仅使用多晶硅TFT的以往的有源矩阵基板(称为“p-Si基板”。)相比，能够高维度地实现取得均衡的显示器件。以下对其理由进行说明。
在多晶硅TFT中，通常多晶硅半导体层在形成于层间绝缘膜的接触孔内与源极电极和漏极电极连接。与此相对，在作为结晶氧化物半导体TFT的第二薄膜晶体管10B中，结晶氧化物半导体层17能够不通过接触孔与源极电极18sB和漏极电极18dB连接。因此，当使用这样的第二薄膜晶体管10B作为像素用TFT时，与使用结晶硅TFT作为像素用TFT的p-Si基板相比，能够缩小接触孔部的面积，因此能够实现高精细化并且提高开口率。本发明的发明人进行研究后确认，与p-Si基板相比，能够将开口率改善例如2％。
此外，在驱动电路形成区域101，与p-Si基板一样地使用结晶硅TFT作为电路用TFT，因此能够实现与以往的p-Si基板相同的窄边框。
进一步，通过使用第二薄膜晶体管10B作为像素用TFT，能够实现低频驱动。本发明的发明人经过研究后了解到，根据本实施方式，例如在按1:4的时间比例进行30Hz驱动和1Hz驱动的情况下(30Hz:1Hz＝1:4的混合模式)，相对于p-Si基板(60Hz驱动)能够将耗电削减45％。
接着，对本实施方式的有源矩阵基板200的制造方法进行说明。
图5和图6是用于说明有源矩阵基板200的制造方法的一个例子的工序截面图。
首先，在基板11上形成基底膜12，在其上形成结晶硅膜(此处为多晶硅(p-Si)膜)13’。作为基板11，能够使用玻璃基板、树脂板或树脂薄膜等各种基板。基底膜12没有特别限定，例如也可以形成以氮化硅(SiNx)膜为下层、以氧化硅(SiOx)膜为上层的叠层膜。p-Si膜13’能够通过形成非晶硅(a-Si)膜并使该膜结晶化而形成。a-Si膜的形成例如通过等离子体CVD(Chemical Vapor Deposition：化学气相沉积)法和溅射法等公知的方法进行。a-Si膜的结晶化例如也可以通过对a-Si膜照射准分子激光104进行。
接着，如图5(b)所示那样，进行p-Si膜13’的图案形成，在驱动电路形成区域101形成岛状的结晶硅半导体层(厚度：例如30nm以上70nm以下)13。之后，以覆盖结晶硅半导体层13的方式形成第一绝缘层(厚度：例如50nm以上130nm以下)14。第一绝缘层14没有特别限定，例如主要包含氧化硅(SiOx)。第一绝缘层14成为第一薄膜晶体管10A的栅极绝缘膜。此处，将第一绝缘层14也延伸设置于显示区域102。
接着，如图5(c)所示那样，形成栅极用电极膜(厚度：200nm以上500nm以下)，之后对此进行图案形成。由此，得到第一薄膜晶体管10A的栅极电极15A、第二薄膜晶体管10B的栅极电极15B、栅极配线(未图示)等。栅极用电极膜的材料没有特别限定，能够适当地使用含有铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金的膜。此外，也可以使用将多个膜叠层而得到的叠层膜。图案形成方法没有特别限定，能够使用公知的光刻和干蚀刻。
之后，以栅极电极15A为掩模，向结晶硅半导体层13注入杂质108，形成源极区域13s和漏极区域13d。结晶硅半导体层13中未被注入杂质的区域成为有源区域(沟道区域)13c。
接着，如图5(d)所示那样，形成第一绝缘层14和覆盖栅极电极15A、15B的第二绝缘层(厚度：例如180nm以上550nm以下)16。此处，作为第二绝缘层16，形成以氢供应性的层16a为下层、以氧供应性的层16b为上层的叠层膜。作为氢供应性的层16a，例如也可以使用氮化硅(SiNx)层(厚度：例如150nm以上450nm以下)。氮化硅层例如能够按组分成为Si3N4那样的条件利用CVD法形成。作为氧供应性的层16b，例如也可以使用氧化硅(SiOx)层(厚度：例如30nm以上100nm以下)。氧化硅层例如能够按组分成为SiO2那样的条件利用CVD法形成。第二绝缘层16包括作为第一薄膜晶体管10A的层间绝缘膜发挥作用的部分和作为第二薄膜晶体管10B的栅极绝缘膜发挥作用的部分。氢供应性的层16a对于对结晶硅半导体层13内产生的悬挂键进行氢取代有效。氧供应性的层16b在结晶氧化物半导体层17产生氧缺失的情况下能够利用氧供应性的层16b所含的氧使氧缺失恢复，因此能够抑制结晶氧化物半导体层17的氧缺失引起的低电阻化。此外，SiOx层适用于与结晶氧化物半导体层17之间的沟道界面的形成，因此当使用SiOx层作为氧供应性的层16b、以与结晶氧化物半导体层17的有源区域17c接触的方式配置时，能够获得良好的沟道界面。此外，第二绝缘层16具有氢供应性的层16a和与之相比处于结晶氧化物半导体层17侧的氧供应性的层16b即可，也可以具有三层以上的叠层结构。
接着，如图5(e)所示那样，在显示区域102形成结晶氧化物半导体层17。具体而言，首先，例如利用溅射法，在第二绝缘层16上形成非晶氧化物半导体膜。此处，作为非晶氧化物半导体膜，例如使用In-Ga-Zn-O类非晶半导体膜。非晶氧化物半导体膜的厚度例如为40nm以上120nm以下。之后，进行非晶氧化物半导体膜的图案形成，获得岛状的非晶氧化物半导体层。在该状态下，例如在350℃以上550℃以下、优选400℃以上500℃以下的温度进行加热处理。该加热处理例如也可以在氮气氛、氮氧混合气氛、氧气氛等下进行。为了避免氧化物半导体的还原反应，不优选在氢气氛下，而优选在不活泼气体或者氧化气氛下进行。由此，非晶氧化物半导体层结晶，获得结晶氧化物半导体层(此处为结晶In-Ga-Zn-O类半导体层)17。并且，从第二绝缘层16(主要为氢供应性的层16a)向结晶硅半导体层13供给氢，处于结晶硅半导体层13内的硅悬挂键的至少一部分由于氢而终止。另外，以结晶化和氢终止化为目的的加热处理也可以在非晶氧化物半导体膜的图案形成前进行。
接着，如图6(a)所示那样，在第一绝缘层14和第二绝缘层16形成到达结晶硅半导体层13的源极区域13s和漏极区域13d的接触孔。
之后，形成第一薄膜晶体管10A和第二薄膜晶体管10B的源极电极和漏极电极18sA、18dA、18sB、18dB。具体而言，首先，在接触孔内、第二绝缘层16上和结晶氧化物半导体层17上，例如利用溅射法形成源极用电极膜。接着，进行源极用电极膜的图案形成。由此，形成与结晶硅半导体层13的源极区域13s和漏极区域13d接触的源极电极18sA和漏极电极18dA、与结晶氧化物半导体层17的表面接触的源极电极18sB和漏极电极18dB以及源极总线(未图示)。结晶氧化物半导体层17中与源极电极18sB和漏极电极18dB接触的部分分别成为源极接触区域17s和漏极接触区域17d。结晶氧化物半导体层17中与栅极电极15B(隔着第二绝缘层16)重叠且位于源极接触区域17s和漏极接触区域17d之间的部分成为有源区域17c。源极用电极膜例如也可以为铝膜。或者，也可以为在铝膜的上层和/或下层具有阻挡金属膜(例如Ti膜、Mo膜等)的叠层膜。另外，源极用电极膜的材料没有特别限定。作为源极用电极膜，能够适当地使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)等金属或其合金、或者其金属氮化物的膜。此外，也可以使用将这多个膜叠层而得到的叠层膜。例如也可以使用将Ti膜、Al膜和Ti依次叠层而得到的叠层膜(Ti/Al/Ti)。这样，制造出第一薄膜晶体管10A和第二薄膜晶体管10B。
接着，如图6(b)所示那样，以覆盖第一薄膜晶体管10A和第二薄膜晶体管10B的方式，形成钝化膜(厚度：例如150nm以上700nm以下)19和平坦化膜20。
在本例中，以与结晶氧化物半导体层17的有源区域17c的表面接触的方式形成有钝化膜19。在本实施方式中，令下层为SiOx膜(厚度：例如100nm以上400nm以下)，令上层为SiNx膜(厚度：例如50nm以上300nm以下)。在这样的情况下，因为钝化膜19的下层构成第二薄膜晶体管10B的背沟道(Back channel)，所以优选为SiOx膜，上层为了进行保护免受水分和杂质的影响，优选为钝化效果高的SiNx膜。另外，作为钝化膜19的材料，并不限定于这些，也可以将SiON、SiNO等组合使用。平坦化膜20在钝化膜19上例如通过涂布形成。平坦化膜20既可以为有机绝缘层，也可以为由例如具有正型的感光性的丙烯酸类透明树脂构成的绝缘层。
之后，通过光刻，在钝化膜19和平坦化膜20形成将第二薄膜晶体管10B的漏极电极18dB露出的开口25。
接着，如图6(c)所示那样，在平坦化膜20上形成透明的共用电极21。共用电极21能够使用ITO(铟锡氧化物)膜、IZO膜和ZnO膜(氧化锌膜)等透明导电膜。共用电极21例如可以除位于第二薄膜晶体管10B上的区域以外在几乎整个显示区域102形成。
之后，在开口25内、平坦化膜20上和共用电极21上形成第三绝缘层22。接着，将第三绝缘层22中位于开口25内的部分的至少一部分除去，将漏极电极18dB露出。作为第三绝缘层22，例如能够适当地使用氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy；x＞y)膜、氮化氧化硅(SiNxOy；x＞y)膜等。
接着，在开口25内，以与漏极电极18dB接触的方式形成像素电极23。像素电极23能够使用ITO膜、IZO膜、ZnO膜等透明导电膜形成。虽然未图示，但是能够通过在像素电极23设置狭缝状的开口等像素电极23的俯视图案的变更来对应FFS模式和IPS模式的显示装置。这样，能够获得本实施方式的有源矩阵基板200。
图7(a)是表示多晶硅TFT的以往的制造工序的图，图7(b)是表示非晶氧化物半导体TFT的以往的制造工序的图，图7(c)是表示图5和图6所示的上述方法的制造工序的图。由图7可知，根据上述方法，在基板11上一体地形成第一薄膜晶体管10A和第二薄膜晶体管10B时，形成第一薄膜晶体管10A和第二薄膜晶体管10B的栅极配线层的工序能够共用，形成第一薄膜晶体管10A的层间绝缘膜和第二薄膜晶体管10B的栅极绝缘膜的工序能够共用，形成第一薄膜晶体管10A和第二薄膜晶体管10B的源极配线层的工序等能够共用。进一步，能够利用同一加热处理进行非晶氧化物半导体层的结晶化工序和多晶硅等结晶硅层的结晶缺陷的氢终止工序。因此，能够抑制制造工序数和制造成本的增加。
在本实施方式中，像素电极23的至少一部分以隔着第三绝缘层22与共用电极21重叠的方式配置(夹层结构)。在这样的结构中，在像素电极23和共用电极21隔着第三绝缘层22重叠的部分形成电容。该电容作为辅助电容发挥作用。通过对成为辅助电容的电介质层的第三绝缘层22的材料和厚度、形成电容的部分的面积等进行适当调整，能够获得具有所期望的电容的辅助电容。因此，不需要在像素内例如利用与源极配线相同的金属膜等另外形成辅助电容。因此，能够抑制使用金属膜的辅助电容的形成引起的开口率的降低。
另外，本实施方式的有源矩阵基板200的像素电极结构并不限定于上述的结构。像素电极也可以配置在比共用电极靠下方(基板侧)的位置。或者，也可以如图13所示那样为仅具有像素电极的单层结构。
(第二实施方式)
以下，以显示装置的有源矩阵基板为例说明本发明的半导体装置的第二实施方式。
图8是例示本实施方式的有源矩阵基板300的截面图。有源矩阵基板300包括作为结晶硅TFT的第一薄膜晶体管10A和作为结晶氧化物半导体TFT的第二薄膜晶体管10B。在有源矩阵基板300，与图3所示的第一实施方式的有源矩阵基板200相比，第二薄膜晶体管10B的结晶氧化物半导体层17的图案缩小。此外，具有与有源矩阵基板200不同的像素电极结构。其它结构与有源矩阵基板200相同，省略说明。
如图8所示，在本实施方式中，以从法线方向看基板11时第二薄膜晶体管10B的整个结晶氧化物半导体层17与栅极电极(或者栅极配线)15B重叠的方式设定结晶氧化物半导体层17的图案。因此，结晶氧化物半导体层17的沟道长(沟道方向的长度)比栅极电极15B的沿着沟道方向的宽度小。当这样缩小结晶氧化物半导体层17时，能够进一步缩小显示区域102的第二薄膜晶体管10B的面积，因此能够提高开口率。此外，能够实现进一步高精细化。
当在驱动电路使用结晶硅TFT时，驱动电压比驱动器IC低。当驱动电压变低时，对于结晶氧化物半导体层17的特性劣化的裕度降低，因此即使结晶氧化物半导体层17的劣化小，也存在对显示特性产生影响的情况。与此相对，当如图8所示那样以栅极电极15B覆盖结晶氧化物半导体层17的背面整体时，能够可靠地抑制背光源的光从基板11侧向结晶氧化物半导体层17入射。因此，能够更有效地抑制结晶氧化物半导体层17的特性劣化，能够抑制结晶氧化物半导体层17的特性劣化引起的显示特性的降低。
在本实施方式中，在显示区域102，在平坦化膜20上依次形成有像素电极23、第三绝缘层22和共用电极21。当像这样将像素电极23配置在比共用电极21靠下方(基板11侧)的位置时，与第一实施方式的像素电极结构相比，能够将像素电极23与漏极电极18dB的接触部的尺寸缩小。在第一实施方式中，为了使像素电极23与漏极电极18dB接触，需要在形成于钝化膜19和平坦化膜20的开口25内形成第三绝缘层22的开口。与此相对，在本实施方式中，不需要在开口25内形成其它开口。因此，能够使开口25的尺寸(接触孔径)变小，因此能够使第二薄膜晶体管10B的尺寸变小。其结果是，能够进一步提高像素内的透射率，对高精细化有利。另外，在本实施方式中，也与第一实施方式一样，像素电极23与共用电极21隔着第三绝缘层22重叠，能够形成辅助电容。
接着，参照附图，说明本实施方式的有源矩阵基板300的制造方法的一个例子。图9和图10是用于说明有源矩阵基板300的制造方法的工序截面图。
首先，如图9(a)～图9(d)所示那样，在基板11上形成：结晶硅半导体层13；第一绝缘层14；栅极电极15A、15B；和第二绝缘层16。这些层的材料、厚度和形成方法与上述参照图5(a)～图5(d)说明的材料、厚度和形成方法相同。
接着，如图9(e)所示那样，在第二绝缘层16上形成结晶氧化物半导体膜17’。具体而言，首先，在第二绝缘层16上形成非晶氧化物半导体膜，在该状态下进行加热处理。加热处理例如在350℃以上550℃以下、优选在400℃以上500℃以下的温度且在氮气氛、氧气氛等处理条件下进行。由此，非晶氧化物半导体膜结晶，得到结晶氧化物半导体膜17’。此外，通过该加热处理，从第二绝缘层16(主要是氢供应性的层16a)向结晶硅半导体层13供给氢，结晶硅半导体层13内的硅悬挂键以氢终止。
接着，如图10(a)所示那样，进行结晶氧化物半导体膜17’的图案形成，得到结晶氧化物半导体层17。在本实施方式中，以从基板11的法线方向看时结晶氧化物半导体层17的轮廓位于栅极电极15B的内部的方式，进行结晶氧化物半导体膜17’的图案形成。另外，也可以如在第一实施方式中说明的那样，在非晶氧化物半导体膜的图案形成后进行加热处理，形成结晶氧化物半导体层17。
之后，在第一绝缘层14和第二绝缘层16形成到达结晶硅半导体层13的源极区域13s和漏极区域13d的接触孔。接着，形成源极用电极膜，通过进行图案形成，形成与结晶硅半导体层13的源极区域13s和漏极区域13d接触的源极电极18sA和漏极电极18dA、与结晶氧化物半导体层17的表面接触的源极电极18sB和漏极电极18dB以及源极总线(未图示)。接触孔以及源极电极和漏极电极18sA、18dA、18sB、18dB的形成方法与上述参照图6(a)说明的方法相同。
接着，如图10(b)所示那样，以覆盖第一薄膜晶体管10A和第二薄膜晶体管10B的方式形成钝化膜19和平坦化膜20。这些膜的材料、厚度和形成方法也可以与上述参照图6(b)说明的材料、厚度、形成方法相同。之后，通过光刻，在钝化膜19和平坦化膜20形成将第二薄膜晶体管10B的漏极电极18dB露出的开口25。
接着，如图10(c)所示那样，形成包含像素电极23的像素电极结构。
像素电极23在平坦化膜20上和开口25内配置，配置成在开口25内与漏极电极18dB接触。像素电极23能够通过形成ITO膜、IZO膜、ZnO膜等透明导电膜并进行图案形成而形成。
接着，在平坦化膜20上和像素电极23上形成第三绝缘层22。作为第三绝缘层22，例如能够适当地使用氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy；x＞y)膜、氮化氧化硅(SiNxOy；x＞y)膜等。
之后，在第三绝缘层22上形成透明的共用电极21。共用电极21例如通过形成ITO(铟锡氧化物)膜、IZO膜和ZnO膜(氧化锌膜)等透明导电膜并进行图案形成而形成。共用电极21例如也可以除位于第二薄膜晶体管10B上的区域以外在几乎整个显示区域102形成。这样，得到本实施方式的有源矩阵基板300。
在本实施方式中，不需要在开口25内在第三绝缘层22设置开口。因此，能够使开口25的尺寸(接触孔径)比图6(b)所示的开口25的尺寸小。
虽然未图示，但是例如能够通过共用电极21的俯视图案的变更来对应FFS模式的显示装置。进一步，还能够通过像素电极23的俯视图案的变更来对应IPS模式的显示装置。
另外，有源矩阵基板300的像素电极结构并不限定于上述的结构。像素电极也可以配置在比共用电极靠上方(液晶层等显示媒体层侧)。或者，也可以如图13所示那样为仅具有像素电极的单层结构。
使用有源矩阵基板300，能够与第一实施方式同样地实现高精细、低耗电和窄边框的显示装置。此外，能够与第一实施方式同样地抑制制造工序数和制造成本的增加并且在同一基板11上形成第一薄膜晶体管10A和第二薄膜晶体管10B。
本发明的半导体装置的实施方式并不限定于上述的第一实施方式和第二实施方式。各薄膜晶体管10A、10B的结构并不限定于图4和图8所示的结构。例如，在上述的实施方式中，薄膜晶体管10A、10B具有单漏极结构，但为了提高可靠性，也可以具有LDD(LightlyDoped Drain：轻掺杂漏极)结构或LDD区域与栅极电极重叠的GOLD(Gate-Overlapped LDD：栅漏交叠轻掺杂漏极)结构。此外，根据需要，也可以在结晶硅半导体层13进行用于阈值电压控制的沟道掺杂。进一步，第一薄膜晶体管10A和第二薄膜晶体管10B也可以分别具有底栅结构和顶栅结构的任一结构。此外，第二绝缘层16也可以不具有上述那样的叠层结构而为单层。
在本发明的实施方式的半导体装置，第一薄膜晶体管10A和第二薄膜晶体管10B的用途和形成的区域并不限定于上述的用途和区域。在本实施方式中，在具有多个TFT的装置中，根据各TFT被要求的特性而分开使用第一薄膜晶体管10A和第二薄膜晶体管10B即可。第二薄膜晶体管10B不仅在显示区域102内作为像素用TFT使用，还可以在驱动电路形成区域101作为电路元件使用。在例如驱动电路，也可以对不需要高的导通(ON)电流、反而要求截止(OFF)时的低漏电流的TFT，使用第二薄膜晶体管10B。
本发明的实施方式并不限定于有源矩阵基板，能够应用于具有多个薄膜晶体管的各种装置。例如能够广泛地应用于电路基板、显示装置、电子设备等。由此，能够使用与被要求的特性相应的TFT，提高半导体装置的性能、可靠性，实现小型化。
本发明的实施方式的半导体装置的制造方法不限定于上述的实施方式中说明的方法。
例如，在使用第一薄膜晶体管10A形成CMOS电路的情况下，也可以在形成多个结晶硅半导体层13之后，在向结晶硅半导体层13注入杂质离子的工序中，利用光致抗蚀剂等掩模覆盖结晶硅半导体层13的一部分地注入第一导电型的杂质，利用掩模覆盖结晶硅半导体层13的另一部分地注入第二导电型的杂质。这样，能够通过将n型杂质和p型杂质分别注入各个结晶硅半导体层13，形成所期望的导电型的TFT。
非晶氧化物半导体膜(或非晶氧化物半导体层)的结晶化方法也不限定于上述那样的利用加热处理的方法。此外，在上述方法中，在同一加热工序中进行非晶氧化物半导体膜的结晶化和结晶硅半导体层13的氢终止，也可以在其它工序中进行这些处理。
此外，a-Si膜的结晶化方法也不限定于使用激光器的方法。例如也可以在a-Si膜中添加促进结晶化的催化剂金属(例如镍)，进行加热处理(例如550℃以上650℃以下)，使a-Si膜固相结晶。或者，也可以对这样固相结晶化后的膜进一步照射激光，提高结晶性。这样得到的结晶性高的膜能够具有比通常的多晶硅膜高的迁移率(例如通常的多晶硅膜的2倍左右的迁移率)。因此，如果对第一薄膜晶体管10A的有源层使用利用上述方法提高了结晶性的膜，则能够更加有效地缩小驱动电路的面积。
工业上的可利用性
本发明的实施方式能够广泛地应用于具有多个薄膜晶体管的装置和电子设备。例如，能够应用于：有源矩阵基板等电路基板；液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置；放射线检测器、图像传感装置等摄像装置；图像输入装置和指纹读取装置等电子装置等。
附图标记的说明
10A 第一薄膜晶体管
10B 第二薄膜晶体管
11 基板
12 基底膜
13 结晶硅半导体层
13c 有源区域
13d 漏极区域
13s 源极区域
14 第一绝缘层
15A 栅极电极
15B 栅极电极
16 第二绝缘层
16a 氢供应性的层
16b 氧供应性的层
17 结晶氧化物半导体层
17c 有源区域
17d 漏极接触区域
17s 源极接触区域
18dA 漏极电极
18dB 漏极电极
18sA 源极电极
18sB 源极电极
19 钝化膜
20 平坦化膜
21 共用电极
22 第三绝缘层
23 像素电极
25 开口
40 栅极驱动器电路
50 驱动器IC
60 SSD电路
70 检查电路
100 半导体装置
101 驱动电路形成区域
102 显示区域
104 准分子激光
108 杂质
200、300 有源矩阵基板

Claims (19)

1.一种半导体装置，其特征在于，包括：
基板；
第一薄膜晶体管，该第一薄膜晶体管由所述基板支承，具有主要包含结晶硅的第一有源区域；
第二薄膜晶体管，该第二薄膜晶体管由所述基板支承，具有第二有源区域，该第二有源区域主要包含具有结晶部分的氧化物半导体；和
绝缘层，该绝缘层设置于与包含所述第一有源区域的层和包含所述第二有源区域的层不同的层且介于这些层之间，
在从所述基板的法线方向看时，所述绝缘层与所述第一有源区域和所述第二有源区域这两者重叠，
所述绝缘层具有叠层结构，该叠层结构包括能够供给氢的氢供应性的层和比所述氢供应性的层更靠所述第二有源区域侧的能够供给氧的氧供应性的层，
覆盖所述第一薄膜晶体管的栅极电极和所述第一有源区域的第一层间绝缘膜与所述第二薄膜晶体管的栅极绝缘膜形成在所述绝缘层内，覆盖所述第一薄膜晶体管的所述栅极电极和所述第一有源区域的所述第一层间绝缘膜与所述第二薄膜晶体管的所述栅极绝缘膜分别包括所述氢供应性的层和所述氧供应性的层这两者。
2.如权利要求1所述的半导体装置，其特征在于：
所述绝缘层的所述氢供应性的层主要包含氮化硅，所述氧供应性的层主要包含氧化硅。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述第一薄膜晶体管的所述栅极电极与所述第二薄膜晶体管的栅极电极在同一层内形成。
4.如权利要求1或2所述的半导体装置，其特征在于：
所述第一薄膜晶体管的源极电极和漏极电极与所述第二薄膜晶体管的源极电极和漏极电极在同一层内形成。
5.如权利要求1或2所述的半导体装置，其特征在于：
所述第一薄膜晶体管具有顶栅结构，所述第二薄膜晶体管具有底栅结构。
6.如权利要求1或2所述的半导体装置，其特征在于：
还包括：具有多个像素的显示区域；和设置在所述显示区域以外的区域且具有驱动电路的驱动电路形成区域，
所述第一薄膜晶体管在所述驱动电路形成区域构成所述驱动电路，
所述第二薄膜晶体管配置在所述显示区域的各像素。
7.如权利要求6所述的半导体装置，其特征在于：
所述驱动电路包括源极切换电路。
8.如权利要求1或2所述的半导体装置，其特征在于：
所述氧化物半导体包含In-Ga-Zn-O类半导体。
9.如权利要求1或2所述的半导体装置，其特征在于：
所述结晶硅为多晶硅。
10.一种半导体装置的制造方法，该半导体装置包括第一薄膜晶体管和第二薄膜晶体管，该半导体装置的制造方法的特征在于，包括：
工序(A)，在具有绝缘表面的基板上形成结晶硅层，该结晶硅层包含成为所述第一薄膜晶体管的有源区域的部分；
工序(B)，在结晶硅层之上形成第一绝缘层；
工序(C)，在所述第一绝缘层上形成所述第一薄膜晶体管和第二薄膜晶体管的栅极电极；
工序(D)，形成覆盖所述第一薄膜晶体管和第二薄膜晶体管的所述栅极电极的第二绝缘层；
工序(E)，在所述第二绝缘层上形成非晶氧化物半导体层，该非晶氧化物半导体层包含成为所述第二薄膜晶体管的有源区域的部分；
工序(F)，通过加热处理，从所述第二绝缘层向所述结晶硅层供给氢而进行所述结晶硅层的氢化，并且使所述非晶氧化物半导体层结晶化，得到具有结晶部分的氧化物半导体层；和
工序(G)，形成与所述结晶硅层连接的、所述第一薄膜晶体管的源极电极和漏极电极，以及与具有所述结晶部分的氧化物半导体层连接的、所述第二薄膜晶体管的源极电极和漏极电极，
在所述工序(D)中，作为所述第二绝缘层，形成叠层膜，该叠层膜包含能够供给氢的氢供应性的层和配置在所述氢供应性的层之上的能够供给氧的氧供应性的层。
11.如权利要求10所述的半导体装置的制造方法，其特征在于：
所述氢供应性的层是主要包含氮化硅的层，所述氧供应性的层是主要包含氧化硅的层。
12.如权利要求10或11所述的半导体装置的制造方法，其特征在于：
所述第一绝缘层包含所述第一薄膜晶体管的栅极绝缘膜，
所述第二绝缘层包含覆盖所述第一薄膜晶体管的层间绝缘膜和所述第二薄膜晶体管的栅极绝缘膜。
13.如权利要求10或11所述的半导体装置的制造方法，其特征在于：
所述工序(A)包括形成非晶硅膜的工序和通过激光照射使所述非晶硅膜结晶化的工序。
14.如权利要求10或11所述的半导体装置的制造方法，其特征在于：
所述工序(A)包括：形成非晶硅膜的工序；在所述非晶硅膜的至少一部分添加金属催化剂的工序；和通过进行添加有所述金属催化剂的非晶硅膜的加热处理而使所述非晶硅膜的至少一部分结晶化的工序。
15.如权利要求10或11所述的半导体装置的制造方法，其特征在于：
在所述工序(G)之后还包括：
形成第三绝缘层的工序(H)；
在所述第三绝缘层之上形成有机类的平坦化膜的工序(I)；和
在所述平坦化膜之上形成像素电极的工序(J)，
所述像素电极在设置于所述第三绝缘层和所述平坦化膜的开口内与所述第二薄膜晶体管的源极电极或漏极电极连接。
16.如权利要求15所述的半导体装置的制造方法，其特征在于：
还包括在一次光刻工序中在所述第三绝缘层和所述平坦化膜形成所述开口的工序。
17.如权利要求15所述的半导体装置的制造方法，其特征在于：
在所述工序(I)与所述工序(J)之间还包括：
形成共用电极的工序；和
在所述共用电极之上形成第四绝缘膜的工序。
18.如权利要求15所述的半导体装置的制造方法，其特征在于：
在所述工序(I)之后还包括：
形成第四绝缘膜的工序；和
在所述第四绝缘膜之上形成共用电极的工序。
19.如权利要求10或11所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体层包含In-Ga-Zn-O类半导体。
CN201480055288.0A 2013-10-09 2014-08-15 半导体装置及其制造方法 Active CN105612608B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013212000 2013-10-09
JP2013-212000 2013-10-09
PCT/JP2014/071475 WO2015052991A1 (ja) 2013-10-09 2014-08-15 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN105612608A CN105612608A (zh) 2016-05-25
CN105612608B true CN105612608B (zh) 2019-12-20

Family

ID=52812811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480055288.0A Active CN105612608B (zh) 2013-10-09 2014-08-15 半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US9985055B2 (zh)
JP (1) JP6101357B2 (zh)
CN (1) CN105612608B (zh)
TW (3) TW201707216A (zh)
WO (1) WO2015052991A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102326170B1 (ko) 2015-04-20 2021-11-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US9911756B2 (en) * 2015-08-31 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and electronic device surrounded by layer having assigned band gap to prevent electrostatic discharge damage
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
KR102465559B1 (ko) * 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102485374B1 (ko) * 2015-12-31 2023-01-04 엘지디스플레이 주식회사 디스플레이 장치
US10651209B2 (en) * 2016-01-27 2020-05-12 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2017158843A1 (ja) * 2016-03-18 2017-09-21 堺ディスプレイプロダクト株式会社 表示パネル及び表示パネルの製造方法
US10192898B2 (en) * 2016-04-08 2019-01-29 Innolux Corporation Display device including hybrid types of transistors
JP6668160B2 (ja) * 2016-05-06 2020-03-18 株式会社ジャパンディスプレイ 表示装置の製造方法
JP6725317B2 (ja) * 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
JP6740015B2 (ja) 2016-06-10 2020-08-12 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US20190243194A1 (en) * 2016-09-02 2019-08-08 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
JP2018074076A (ja) * 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
TWI651848B (zh) * 2016-12-13 2019-02-21 友達光電股份有限公司 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體
US20200124891A1 (en) * 2017-01-16 2020-04-23 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display panel, and method for manufacturing liquid crystal display panel
CN110192239A (zh) * 2017-01-24 2019-08-30 株式会社半导体能源研究所 显示装置及电子设备
WO2018151085A1 (ja) * 2017-02-20 2018-08-23 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
WO2018180723A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2018180617A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
CN110476255B (zh) * 2017-03-29 2023-09-19 夏普株式会社 半导体装置以及半导体装置的制造方法
CN106952928B (zh) * 2017-03-30 2018-10-23 深圳市华星光电技术有限公司 一种tft背板的制作方法及tft背板
KR102348657B1 (ko) * 2017-05-12 2022-01-10 엘지디스플레이 주식회사 전계 발광 표시 장치
CN107123654A (zh) * 2017-05-26 2017-09-01 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
JP2019053105A (ja) * 2017-09-13 2019-04-04 シャープ株式会社 表示パネル用基板の製造方法
CN107689345B (zh) * 2017-10-09 2020-04-28 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法
CN108281382B (zh) * 2018-01-22 2021-01-15 京东方科技集团股份有限公司 一种显示基板的制作方法及显示基板
CN115202115A (zh) * 2018-02-01 2022-10-18 株式会社半导体能源研究所 显示装置
CN111886681B (zh) * 2018-03-29 2024-01-16 夏普株式会社 显示装置以及显示装置的制造方法
CN108598087B (zh) * 2018-04-26 2021-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、电子装置
DE102019004521A1 (de) * 2018-07-02 2020-01-02 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und verfahren zur herstellung eines aktivmatrixsubstrats
US10818697B2 (en) * 2018-08-06 2020-10-27 Sharp Kabushiki Kaisha Semiconductor device, display device, and method of producing semiconductor device
JP2020027862A (ja) * 2018-08-10 2020-02-20 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6799123B2 (ja) * 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR20200052782A (ko) 2018-11-07 2020-05-15 엘지디스플레이 주식회사 표시 장치
CN109671748B (zh) * 2018-12-12 2020-06-16 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN110137182A (zh) * 2019-04-04 2019-08-16 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
JP7313308B2 (ja) * 2019-04-25 2023-07-24 芝浦メカトロニクス株式会社 成膜装置及び成膜方法
CN110649044B (zh) * 2019-09-30 2022-02-25 厦门天马微电子有限公司 阵列基板及其制作方法、显示面板和显示装置
JP7305510B2 (ja) 2019-10-11 2023-07-10 株式会社ジャパンディスプレイ 表示装置及び半導体装置
TWI717972B (zh) * 2020-01-14 2021-02-01 友達光電股份有限公司 主動陣列基板及其製造方法
JP2021192406A (ja) * 2020-06-05 2021-12-16 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2022067648A1 (zh) * 2020-09-30 2022-04-07 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
JP2022180090A (ja) 2021-05-24 2022-12-06 株式会社ジャパンディスプレイ 表示装置
WO2023286168A1 (ja) * 2021-07-13 2023-01-19 シャープディスプレイテクノロジー株式会社 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694006A (zh) * 2011-03-25 2012-09-26 株式会社半导体能源研究所 半导体装置及制造半导体装置的方法
CN102822981A (zh) * 2010-04-07 2012-12-12 夏普株式会社 电路基板、显示装置和电路基板的制造方法
WO2012176422A1 (ja) * 2011-06-24 2012-12-27 シャープ株式会社 表示装置及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423575A (en) * 1987-07-17 1989-01-26 Sharp Kk Thin film transistor
JP2771812B2 (ja) * 1988-02-05 1998-07-02 ソニー株式会社 半導体装置の製造方法
JPH05299653A (ja) * 1991-04-05 1993-11-12 Fuji Xerox Co Ltd 半導体装置及びその製造方法
JP4115158B2 (ja) 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
FR2890236B1 (fr) * 2005-08-30 2007-11-30 Commissariat Energie Atomique Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
SG10201406934WA (en) * 2009-10-29 2014-11-27 Semiconductor Energy Lab Semiconductor device
CN102741913A (zh) * 2010-02-08 2012-10-17 夏普株式会社 显示装置
WO2011104938A1 (ja) * 2010-02-23 2011-09-01 シャープ株式会社 回路基板の製造方法、回路基板及び表示装置
CN102844873B (zh) 2010-03-31 2015-06-17 株式会社半导体能源研究所 半导体显示装置
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8823092B2 (en) * 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20200052993A (ko) 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
KR101951296B1 (ko) * 2011-12-06 2019-04-26 엘지디스플레이 주식회사 산화물 반도체층을 갖는 박막트랜지스터 및 이를 구비한 어레이 기판
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822981A (zh) * 2010-04-07 2012-12-12 夏普株式会社 电路基板、显示装置和电路基板的制造方法
CN102694006A (zh) * 2011-03-25 2012-09-26 株式会社半导体能源研究所 半导体装置及制造半导体装置的方法
WO2012176422A1 (ja) * 2011-06-24 2012-12-27 シャープ株式会社 表示装置及びその製造方法

Also Published As

Publication number Publication date
WO2015052991A1 (ja) 2015-04-16
US20160247831A1 (en) 2016-08-25
US10134785B2 (en) 2018-11-20
JPWO2015052991A1 (ja) 2017-03-09
TW201705494A (zh) 2017-02-01
TW201523889A (zh) 2015-06-16
US9985055B2 (en) 2018-05-29
TW201707216A (zh) 2017-02-16
TWI619258B (zh) 2018-03-21
US20170033133A1 (en) 2017-02-02
TWI624952B (zh) 2018-05-21
JP6101357B2 (ja) 2017-03-22
CN105612608A (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
CN105612608B (zh) 半导体装置及其制造方法
JP5997756B2 (ja) 半導体装置
CN108140675B (zh) 半导体装置及其制造方法
KR102295450B1 (ko) 표시 장치
TWI623101B (zh) 半導體裝置及其製造方法
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
JP5824536B2 (ja) 半導体装置およびその製造方法
TWI543371B (zh) 半導體裝置及其製造方法
CN104508808A (zh) 半导体装置及其制造方法
US20170184893A1 (en) Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus
JP5824535B2 (ja) 半導体装置およびその製造方法
US10991725B2 (en) Active matrix substrate and method for producing same
CN110730984A (zh) 有源矩阵基板和显示装置
CN113903753A (zh) 有源矩阵基板及其制造方法
CN115734672A (zh) 有源矩阵基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant