CN104078424B - 低温多晶硅tft阵列基板及其制备方法、显示装置 - Google Patents

低温多晶硅tft阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN104078424B
CN104078424B CN201410305758.6A CN201410305758A CN104078424B CN 104078424 B CN104078424 B CN 104078424B CN 201410305758 A CN201410305758 A CN 201410305758A CN 104078424 B CN104078424 B CN 104078424B
Authority
CN
China
Prior art keywords
layer
polysilicon
film
photoresist
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410305758.6A
Other languages
English (en)
Other versions
CN104078424A (zh
Inventor
龙春平
梁逸南
刘政
王祖强
田雪雁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410305758.6A priority Critical patent/CN104078424B/zh
Priority to US14/769,891 priority patent/US9947697B2/en
Priority to EP14882781.9A priority patent/EP2985784B1/en
Priority to PCT/CN2014/087893 priority patent/WO2016000336A1/zh
Publication of CN104078424A publication Critical patent/CN104078424A/zh
Application granted granted Critical
Publication of CN104078424B publication Critical patent/CN104078424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明公开了一种低温多晶硅TFT阵列基板及其制备方法、显示装置，该制备方法包括：利用台阶式光刻胶工艺，通过一次光刻工艺在基板上同时形成多晶硅有源层和多晶硅存储电容下极板；在多晶硅有源层和多晶硅存储电容下极板上形成栅绝缘层；在栅绝缘层上形成金属层，刻蚀该金属层形成栅极及与栅极相连的栅线，源电极、漏电极及与源漏电极相连的数据线；依次形成钝化层、光刻胶层和像素电极层，对所述钝化层、光刻胶层和像素电极层进行构图工艺处理，通过一次光刻工艺形成层间绝缘层过孔和像素电极的图案；在像素电极上形成像素定义层。利用本发明，减少了低温多晶硅薄膜场效应晶体管阵列基板的光刻工艺次数，提升了工艺良率和降低了工艺成本。

Description

低温多晶硅TFT阵列基板及其制备方法、显示装置
技术领域
本发明涉及有源矩阵有机发光二极管显示器制备技术领域，尤其是一种低温多晶硅薄膜场效应晶体管(Thin Film Transistor，TFT)阵列基板及其制备方法、具有该低温多晶硅薄膜场效应晶体管阵列基板的显示装置。
背景技术
相对于液晶显示器，有机发光二极管显示器具有反应速度快、重量轻、可弯曲和广视角等优点。而有源矩阵有机发光二极管(Active Matrix Organic Light EmittingDiode，AMOLED)更具有驱动电流小和功耗低的优势，适合于高解析度显示器。有源矩阵有机发光二极管架构可使用非晶硅、多晶硅、氧化物半导体或有机薄膜晶体管驱动，由于非晶硅或有机薄膜晶体管的载流子迁移率与驱动电流小，驱动高亮度有机发光二极管所需的电压较高且器件也较大。然而低温多晶硅具有高达100cm2/V-s的迁移率，其高电流特性正好符合有机发光二极管严格的要求，低操作电压与高密度的驱动架构使得有机发光二极管寿命较长。有别于传统液晶显示器电压驱动的方式，有机发光二极管驱动所需为特殊电流驱动架构，还有为了克服灰阶与面板均匀性所涉及的补偿电路，往往在同一像素中需要2～6个薄膜晶体管，而低温多晶硅高密度的布局特点，使得高亮度与高画质的有机发光二极管面板更容易实现。目前成功商业化生产的AMOLED绝大部分是使用低温多晶硅薄膜场效应晶体管阵列基板。
图1是现有的低温多晶硅薄膜场效应晶体管阵列基板的示意图。在传统的低温多晶硅薄膜场效应晶体管阵列基板制备工艺中，一般需要8～9道掩膜工序，导致制备工艺比较复杂。以下参照图2A～图2G，对图1所示的现有低温多晶硅薄膜场效应晶体管阵列基板制备工艺进行说明。
如图2A所示，通过等离子体增强化学气相沉积(PECVD)，在整个绝缘基板1上依次沉积氮化硅(SiN)薄膜和二氧化硅(SiO2)薄膜，形成氮化硅和二氧化硅构成的缓冲层2。接着利用PECVD或者其它化学或物理气相沉积方法在缓冲层2上形成非晶硅(a-Si)薄膜。通过激光退火(ELA)或者固相结晶(SPC)方法，使得a-Si结晶成为多晶硅薄膜。然后采用传统掩膜工艺在多晶硅薄膜上形成光刻胶层的图案，以光刻胶层为刻蚀阻挡层，通过等离子体刻蚀没有被光刻胶层保护的多晶硅薄膜，形成多晶硅有源层4和多晶硅存储电容3。利用离子注入工艺对多晶硅有源层4中的晶体管沟道进行低浓度离子掺杂，在多晶硅有源层4中形成薄膜晶体管要求的导电沟道。
如图2B所示，通过掩膜工艺在多晶硅有源层4上形成光阻材料组成的光刻胶5，以保护多晶硅有源层4不被离子注入。对没有光刻胶层保护的多晶硅存储电容3进行高浓度离子注入工艺，将多晶硅存储电容3转化为低电阻的掺杂多晶硅薄膜。在图2C～图2G的后续工艺过程中，由于只在多晶硅存储电容3上形成栅极绝缘层和栅极金属薄膜构成的电容第二极板，因此在图2C～图2G中不再显示多晶硅存储电容3后续仅有的一次光刻工艺，即形成电容第二极板的光刻工艺。
如图2C所示，通过光刻胶剥离工艺去除多晶硅有源层4上的光刻胶5，使用PECVD沉积SiO2薄膜或SiO2与SiN的复合薄膜，在多晶硅存储电容3、多晶硅有源层4以及整个缓冲层2上形成栅极绝缘层6。通过磁控溅射等物理气相沉积方法在栅极绝缘层6上沉积一种或者多种低电阻的金属材料薄膜，利用光刻工艺形成栅极7。使用栅极7作为离子注入阻挡层，对多晶硅有源层4进行离子掺杂，在未被栅极阻挡的多晶硅有源层区域形成低阻抗的源漏电极接触区。
如图2D所示，在包含栅极7的整个表面，使用PECVD依次沉积SiO2薄膜和SiN薄膜形成层间绝缘层8，通过掩膜和刻蚀工艺刻蚀层间绝缘层8形成源漏电极接触孔15和16。
如图2E所示，使用磁控溅射在层间绝缘层8及源漏电极接触孔15和16之上沉积一种或多种低电阻的金属薄膜，通过掩膜和刻蚀工艺形成源电极9和漏电极10，源电极9和漏电极10通过接触孔15、16与多晶硅有源层4形成欧姆接触。使用快速热退火或热处理炉退火，激活多晶硅有源层4中掺杂的离子，在栅极7之下的多晶硅有源层4中形成有效的导电沟道。
如图2F所示，使用PECVD在包含源电极9和漏电极10的整个表面沉积一层SiN薄膜，通过掩膜和刻蚀工艺形成包含过孔17的钝化层11。使用快速热退火或热处理炉退火进行氢化工艺，修复多晶硅有源层4内部和界面的缺陷。通过多一次的掩膜工艺，在SiN钝化层11之上形成具有相同过孔的有机平坦化层18，填充器件表面的低凹形成平坦表面。
如图2G所示，使用磁控溅射在有机平坦化层18和过孔17之上沉积一层透明导电薄膜，通过光刻工艺刻蚀该透明导电薄膜在过孔17及部分有机平坦化层18之上形成像素区域的像素电极12，然后在有机平坦化层18及像素电极12上涂覆一层类似有机平坦化层18的光敏有机材料，通过最后一道掩膜工艺暴露出像素电极12的部分区域，形成图1中所示的像素定义层13，像素定义层13覆盖有机平坦化层18及剩余的像素电极12区域。
综上所述，至少需要8～9道光刻工艺形成图1所示的低温多晶硅薄膜场效应晶体管阵列基板，包括多晶硅有源层、存储电容掺杂、栅极、层间绝缘层接触孔、源漏电极、钝化层过孔、平坦化层、像素电极和像素定义层，导致较长的工艺时间和较低的工艺良率，使得制备工艺复杂，制备成本较高。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种低温多晶硅薄膜场效应晶体管阵列基板及其制备方法，以减少低温多晶硅薄膜场效应晶体管阵列基板的光刻工艺次数，从而达到提升工艺良率和降低工艺成本的目的。
本发明的主要目的还在于提供一种包括该低温多晶硅薄膜场效应晶体管阵列基板的显示装置。
(二)技术方案
根据本发明的一个方面，本发明提供了一种制备低温多晶硅薄膜场效应晶体管阵列基板的方法，包括：步骤10：利用台阶式光刻胶工艺，通过一次光刻工艺在基板上同时形成多晶硅有源层和多晶硅存储电容下极板；步骤20：在所述多晶硅有源层和多晶硅存储电容下极板上形成栅绝缘层；步骤30：在所述栅绝缘层上形成金属层，刻蚀该金属层形成栅极及与栅极相连的栅线，源电极、漏电极及与源漏电极相连的数据线；步骤40：在所述刻蚀后的金属层上依次形成钝化层、光刻胶层和像素电极层，利用台阶式掩膜工艺和剥离技术，对所述钝化层、光刻胶层和像素电极层进行构图工艺处理，通过一次光刻工艺形成层间绝缘层过孔和像素电极的图案；步骤50：在所述像素电极上形成像素定义层，完成低温多晶硅薄膜场效应晶体管阵列基板的制备。
优选地，所述步骤10包括：清洗基板，在基板表面依次沉积一层SiN薄膜和一层SiO2薄膜，该SiN薄膜和SiO2薄膜构成缓冲层；在缓冲层上沉积一层非晶硅薄膜，对该非晶硅薄膜进行脱氢工艺处理，并对非晶硅薄膜进行结晶工艺，形成多晶硅薄膜；清洗多晶硅薄膜，采用半透式掩膜版在多晶硅薄膜表面形成两种不同厚度的第一光刻胶5a和第二光刻胶5b，且第一光刻胶5a的厚度大于第二光刻胶5b的厚度；对多晶硅薄膜进行刻蚀，形成用于构成多晶硅有源层的薄膜和用于构成多晶硅存储电容下极板的薄膜，接着去除第二光刻胶5b，保留第一光刻胶5a作为离子注入阻挡层，对用于构成多晶硅存储电容下极板的薄膜进行离子掺杂，然后去除第一光刻胶5a，在基板上同时形成多晶硅有源层和多晶硅存储电容下极板。
优选地，所述构成缓冲层的SiN薄膜的厚度为50nm～100nm，SiO2薄膜的厚度为100nm～400nm；所述在缓冲层上沉积的非晶硅薄膜厚度为40nm～100nm；所述对该非晶硅薄膜进行脱氢工艺处理采用热处理炉实现，用以防止结晶过程中的氢爆；所述对非晶硅薄膜进行结晶工艺采用激光退火结晶、金属诱导结晶或固相结晶方法实现；所述采用半透式掩膜版在多晶硅薄膜表面形成两种不同厚度的第一光刻胶5a和第二光刻胶5b，其中半透式掩膜版是半色调或灰色调掩膜版，第一光刻胶5a的厚度在1微米～3微米之间，覆盖在多晶硅薄膜用于形成多晶硅有源层的区域，第二光刻胶5b的厚度在0.5微米～1微米之间，覆盖在多晶硅薄膜用于形成多晶硅存储电容下极板的区域；所述对多晶硅薄膜进行刻蚀，采用等离子体或电感耦合等离子方法实现；所述去除第二光刻胶5b，保留第一光刻胶5a作为离子注入阻挡层采用等离子体灰化工艺实现；所述对用于构成多晶硅存储电容下极板的薄膜进行离子掺杂，采用离子注入或离子云注入的方法实现，掺杂离子为PH3/H2或B2H6/H2，离子注入剂量在1014ions/cm2～1016ions/cm2之间，注入能量在10KeV～100KeV之间。
优选地，步骤20中所述在所述多晶硅有源层和多晶硅存储电容下极板上形成栅绝缘层采用PECVD方法实现，该栅绝缘层由SiO2薄膜和SiN薄膜构成，且SiN薄膜形成在SiO2薄膜之上，SiO2薄膜的厚度为30nm～100nm，SiN薄膜的厚度为20nm～100nm。所述在多晶硅存储电容下极板之上沉积的栅极绝缘层用以构成多晶硅存储电容的绝缘介质。
优选地，步骤30中所述在所述栅绝缘层上形成金属层，是采用磁控溅射方法在栅极绝缘层上沉积一层厚度为200nm～500nm的金属薄膜，然后通过光刻和刻蚀工艺去除栅极、栅线、源漏电极和数据线以外区域的金属薄膜，形成栅极及与栅极相连的栅线，源电极、漏电极及与源漏电极相连的数据线，以及同时形成多晶硅存储电容上极板。
优选地，所述金属薄膜是采用由金属材料Al、Cu、Mo、Ti或AlNd形成的单层金属薄膜，或者是采用多层金属薄膜Mo/Al/Mo或Ti/Al/Ti；所述与源漏电极相连的数据线由连续线状的金属薄膜构成，而所述栅线由不连续线状的金属薄膜构成，且所述栅线在与所述数据线的交叉处断开；所述刻蚀该金属层是采用湿法腐蚀或干法腐蚀工艺实现；所述多晶硅存储电容下极板、多晶硅存储电容下极板上形成的栅绝缘层和多晶硅存储电容下极板构成多晶硅存储电容。
优选地，所述步骤40包括：采用PECVD在栅极、源电极、漏电极以及金属栅线和数据线上沉积一层介质薄膜形成钝化层，然后进行快速热退火或热处理炉退火工艺，利用钝化层和栅极绝缘层中的SiN薄膜，实现多晶硅有源层内部以及多晶硅薄膜与SiO2薄膜界面的氢化，钝化体缺陷和界面缺陷；采用半透式掩膜版在钝化层表面形成两种不同厚度的第三光刻胶5c和第四光刻胶5d，第三光刻胶5c的厚度大于第四光刻胶5d的厚度；采用等离子体或电感耦合等离子方法对钝化层及钝化层下的栅极绝缘层进行刻蚀，形成钝化层过孔；去除第四光刻胶5d，而保留第三光刻胶5c作为剥离层；在钝化层过孔、第三光刻胶5c、钝化层、源电极、漏电极以及整个基板表面沉积一层透明导电薄膜；以及采用剥离工艺同时去除第三光刻胶5c及其上沉积的透明导电薄膜，而保留钝化层过孔以及源电极、漏电极和像素区域钝化层薄膜之上的透明导电薄膜，形成源电极和像素电极。
优选地，所述钝化层是厚度在200nm～500nm之间含氢的SiN薄膜；所述半透式掩膜版是半色调或灰色调掩膜版；所述第三光刻胶5c的厚度在1微米～3微米之间，覆盖栅极及其相连的栅线、源电极及其相连的数据线，以及除钝化层过孔和第四光刻胶5d以外的所有区域；所述第四光刻胶5d的厚度在0.5微米～1微米之间，覆盖漏电极以及相邻的像素区域；当该低温多晶硅薄膜场效应晶体管阵列采用底发射AMOLED时，所述在钝化层过孔、第三光刻胶5c、钝化层、源电极、漏电极以及整个基板表面沉积的透明导电薄膜是氧化物透明导电薄膜，至少包括氧化铟锡、氧化铟锌或氧化锡铝，厚度为20nm～100nm；当该低温多晶硅薄膜场效应晶体管阵列采用顶发射AMOLED时，所述在钝化层过孔、第三光刻胶5c、钝化层、源电极、漏电极以及整个基板表面沉积的透明导电薄膜是复合薄膜，至少包括ITO/Ag/ITO和IZO/Ag，其中ITO厚度为10nm～50nm，Ag金属薄膜厚度为20nm～100nm。
优选地，在进行所述钝化层过孔工艺、导电薄膜沉积和剥离工艺的同时，在断续栅线搭桥处形成连接断续栅线的导电薄膜，完成整个阵列数据线的制作；所述栅线处的钝化层过孔工艺与所述源漏电极处钝化层过孔工艺同时进行，栅线连接导电薄膜的沉积和剥离工艺与所述像素电极沉积、剥离工艺也是同时进行的。
优选地，步骤50中所述在像素电极上形成的像素定义层采用的材料是亚克力材料，厚度是1微米～4微米。步骤50中所述在像素电极上形成像素定义层后，进一步对低温多晶硅薄膜场效应晶体管阵列基板采用快速热退火或热处理炉，以稳定低温多晶硅薄膜晶体管特性。
根据本发明的另一个方面，本发明还提供了一种利用上述方法制备的低温多晶硅薄膜场效应晶体管阵列基板。
优选地，在该低温多晶硅薄膜场效应晶体管阵列基板中，栅极、源电极和漏电极是采用同一层金属制备的。
优选地，在该低温多晶硅薄膜场效应晶体管阵列基板中，用于沉积像素电极的同一层透明导电薄膜通过过孔将各条栅线连接起来。
优选地，在该低温多晶硅薄膜场效应晶体管阵列基板中，用于沉积像素电极的同一层透明导电薄膜还将漏电极与有源层连接起来。
根据本发明的再一个方面，本发明还提供了一种显示装置，该显示装置包括上述的低温多晶硅薄膜场效应晶体管阵列基板。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，通过改进低温多晶硅薄膜场效应晶体管阵列基板的结构，并采用半透式掩膜版掩膜工艺、薄膜剥离工艺以及栅极(栅线)和源漏电极(数据线)同层沉积三种工艺方法，使得制备低温多晶硅薄膜场效应晶体管阵列基板的光刻工艺次数下降到4次，减少了低温多晶硅薄膜场效应晶体管阵列基板的光刻工艺次数，从而达到提升工艺良率和降低工艺成本的目的。
2、本发明提供的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，采用台阶式光刻胶工艺和剥离技术，减少了低温多晶硅薄膜场效应晶体管阵列基板制备工艺过程中的曝光次数，从而降低了工序复杂度，在缩短制备工艺时间的同时降低工艺成本。
附图说明
图1是现有的低温多晶硅薄膜场效应晶体管阵列基板的示意图。
图2A～图2G是制备图1所示低温多晶硅薄膜场效应晶体管阵列基板的工艺流程图。
图3是本发明提供的制备低温多晶硅薄膜场效应晶体管阵列基板的方法流程图。
图4A～图4H是依照本发明实施例的制备低温多晶硅薄膜场效应晶体管阵列基板的工艺流程图。
图5是依照图4A～图4H制备的低温多晶硅薄膜场效应晶体管阵列基板的示意图。
附图标记：1、基板；2、缓冲层；3、多晶硅存储电容；4、多晶硅有源层；5、光刻胶；5a、5c、全厚度光刻胶；5b、5d、半厚度光刻胶；6、栅极绝缘层；7、栅极；7a、栅线；8、层间绝缘层；9、源电极；9a、源接触电极；9b、数据线10、漏电极；11、钝化层；12、像素电极；12a、残留像素电极薄膜；13、像素定义层；14、栅线线连接导电薄膜；15、源电极接触孔；16、漏电极接触孔；17、过孔；18、有机平坦化层；19、多晶硅薄膜；20、钝化层过孔。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
根据本发明的一个方面，为了减少制备低温多晶硅薄膜场效应晶体管阵列基板工艺的光刻次数，本发明提供了一种制备低温多晶硅薄膜场效应晶体管阵列基板的方法，该方法采用了三种工艺技术，即：半透式掩膜版掩膜工艺、薄膜剥离工艺以及栅极(栅线)和源漏电极(数据线)同层沉积，使得制备低温多晶硅薄膜场效应晶体管阵列基板的光刻工艺次数下降到4次。其中，在多晶硅薄膜光刻工艺中，采用半透式掩膜版掩膜工艺，形成两种不同厚度的光刻胶薄膜，首先进行多晶硅刻蚀形成多晶硅有源层和多晶硅存储电容；然后去除较薄的光刻胶薄膜，而保留较厚的光刻胶薄膜作为多晶硅有源层的离子注入阻挡层，进行离子注入形成多晶硅存储电容，将原有技术的多晶硅刻蚀和存储电容掺杂两道光刻工艺合二为一。在栅极绝缘薄膜之上沉积一层金属薄膜，通过一次光刻工艺同时形成栅极/栅线、和源漏电极/数据线，将现有技术的栅极和源漏电极两道光刻工艺减少到一次。在钝化层过孔光刻工艺中，使用半透式掩膜版掩膜工艺，形成两种不同厚度的光刻胶薄膜，首先进行刻蚀形成钝化层过孔；然后去除像素区域较薄的光刻胶薄膜，沉积一层透明导电薄膜，使用薄膜剥离工艺去除较厚的光刻胶薄膜及其之上的透明导电薄膜，形成像素电极，将原有技术的钝化层过孔和像素电极两道光刻工艺合二为一。最后一道光刻工艺形成像素定义层，制备完成的低温多晶硅薄膜场效应晶体管阵列基板可以用于AMOLED的制作。
如图3所示，图3是本发明提供的制备低温多晶硅薄膜场效应晶体管阵列基板的方法流程图，该方法包括以下步骤：
步骤10：利用台阶式光刻胶工艺，通过一次光刻工艺在基板上同时形成多晶硅有源层和多晶硅存储电容下极板；
步骤20：在所述多晶硅有源层和多晶硅存储电容下极板上形成栅绝缘层；
步骤30：在所述栅绝缘层上形成金属层，刻蚀该金属层形成栅极及与栅极相连的栅线，源电极、漏电极及与源漏电极相连的数据线；
步骤40：在所述刻蚀后的金属层上依次形成钝化层、光刻胶层和像素电极层，利用台阶式掩膜工艺和剥离技术，对所述钝化层、光刻胶层和像素电极层进行构图工艺处理，通过一次光刻工艺形成层间绝缘层过孔和像素电极的图案；
步骤50：在所述像素电极上形成像素定义层，完成低温多晶硅薄膜场效应晶体管阵列基板的制备。
基于图3所示的制备低温多晶硅薄膜场效应晶体管阵列基板的方法流程图，以下参照图4A～图4H详细说明依照本发明实施例的低温多晶硅薄膜场效应晶体管阵列基板制备工艺。
如图4A所示，对基板1进行初始清洗以清除基板1表面的杂质粒子，然后采用PECVD在基板表面依次沉积一层SiN薄膜和一层SiO2薄膜，该SiN薄膜和SiO2薄膜构成缓冲层2，其中SiN薄膜的厚度为50nm～100nm，SiO2薄膜的厚度为100nm～400nm。SiN薄膜具有很强的扩散阻挡特性，可以抑制金属离子对缓冲层2上多晶硅薄膜的影响。SiO2薄膜与多晶硅薄膜之间具有优良的界面，可以防止SiN薄膜缺陷对多晶硅薄膜质量的损害。接着采用PECVD在缓冲层2上连续沉积一层厚度在40nm～100nm的非晶硅(a-Si)薄膜，采用热处理炉对该a-Si薄膜进行脱氢工艺处理，以防止结晶过程中的氢爆。然后采用激光退火结晶、金属诱导结晶或固相结晶等方法对a-Si薄膜进行结晶工艺，形成如图4A所示的多晶硅薄膜19。接着，采用稀释的氢氟酸对多晶硅薄膜19进行清洗，降低多晶硅薄膜19的表面粗糙度。采用一种半透式掩膜版在多晶硅薄膜19表面形成两种不同厚度的第一光刻胶5a和第二光刻胶5b，半透式掩膜版可以是半色调(Half-tone mask)或者灰色调掩膜版(Gray-tone mask)，第一光刻胶5a的厚度在1微米～3微米之间，覆盖在多晶硅薄膜19用于形成多晶硅有源层4的区域，第二光刻胶5b的厚度在0.5微米～1微米之间，覆盖在多晶硅薄膜19用于形成多晶硅存储电容下极板3的区域。
如图4B所示，采用等离子体或者电感耦合等离子方法对多晶硅薄膜19进行刻蚀，形成用于构成多晶硅有源层4的薄膜和用于构成多晶硅存储电容下极板3的薄膜。然后采用等离子体灰化工艺去除第二光刻胶5b，保留第一光刻胶5a作为离子注入阻挡层，采用离子注入或者离子云注入的方法，对用于构成多晶硅存储电容下极板3的薄膜进行离子掺杂，掺杂离子一般为PH3/H2或者B2H6/H2，离子注入剂量在1014ions/cm2～1016ions/cm2之间，注入能量在10KeV～100KeV之间。
完成离子注入后，如图4C所示，采用等离子体刻蚀机或者剥离机去除残留的第一光刻胶5a，形成多晶硅有源层4和多晶硅存储电容下极板3。然后，对多晶硅有源层4采用快速热退火工艺，激活掺杂离子，增强多晶硅有源层4的导电特性。
如图4D所示，采用PECVD在多晶硅有源层4、多晶硅存储电容下极板3及暴露的缓冲层2之上沉积介质薄膜形成栅极绝缘层6，该栅极绝缘层6由SiO2薄膜和SiN薄膜构成，且SiN薄膜形成在SiO2薄膜之上，SiO2薄膜的厚度为30nm～100nm，SiN薄膜的厚度为20nm～100nm；其中，在多晶硅存储电容下极板3之上沉积的栅极绝缘层6构成多晶硅存储电容的绝缘介质；接着采用磁控溅射在栅极绝缘层6上沉积一层厚度为200nm～500nm的金属薄膜，该金属薄膜可以是Al、Cu、Mo、Ti或AlNd单层金属材料，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。然后通过光刻工艺和刻蚀去除栅极、栅线、源漏电极和数据线以外区域的金属薄膜，形成栅极7及其相连的栅线，源电极9、漏电极10及其相连的数据线，以及多晶硅存储电容上极板，该多晶硅存储电容上极板、多晶硅存储电容的绝缘介质和多晶硅存储电容下极板3构成多晶硅存储电容。其中数据线由连续线状的金属薄膜构成，而栅线有不连续线状的金属薄膜构成，在与数据线的交叉处断开。金属刻蚀工艺可以是湿法腐蚀，或者干法腐蚀如电感耦合等离子体刻蚀。
如图4E所示，采用PECVD在栅极7、源电极9、漏电极10以及金属栅线和数据线上沉积一层介质薄膜形成钝化层11，该钝化层11一般是厚度在200nm～500nm之间含氢的SiN薄膜。而后进行快速热退火或者热处理炉退火工艺，利用钝化层11和栅极绝缘层6中的SiN薄膜，实现多晶硅有源层4内部以及多晶硅薄膜与SiO2薄膜界面的氢化，钝化体缺陷和界面缺陷，提高了多晶硅薄膜的晶体管特性。采用一种半透式掩膜版在钝化层表面形成两种不同厚度的第三光刻胶5c和第四光刻胶5d，半透式掩膜版可以是半色调(Half-tone mask)或者灰色调掩膜版(Gray-tone mask)，第三光刻胶5c的厚度在1微米～3微米之间，覆盖栅极7及其相连的栅线、源电极10及其相连的数据线，以及除钝化层过孔20和第四光刻胶5d以外的所有区域，第四光刻胶5d的厚度在0.5微米～1微米之间，覆盖漏电极10以及相邻的像素区域。采用等离子体或者电感耦合等离子方法进行SiN薄膜的刻蚀，形成钝化层过孔20。通过等离子体灰化工艺去除较薄的第四光刻胶5d，而保留第三光刻胶5c作为剥离层。
如图4F所示，采用磁控溅射在钝化层过孔20、第三光刻胶5c、钝化层11、源电极9、漏电极10以及整个基板表面沉积一层透明导电薄膜12a。低温多晶硅薄膜场效应晶体管阵列采用底发射AMOLED时，该透明导电薄膜12a一般是是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锡铝(ZTO)等氧化物透明导电薄膜，厚度为20nm～100nm。低温多晶硅薄膜场效应晶体管阵列采用顶发射AMOLED时，该透明导电薄膜12a一般是ITO/Ag/ITO、IZO/Ag等复合薄膜，ITO厚度为10nm～50nm，Ag金属薄膜厚度为20nm～100nm。
把沉积完透明导电薄膜12a的基板放入剥离机台中，采用光刻胶剥离液去除图4F所示残留的第三光刻胶5c，通过剥离工艺同时去除第三光刻胶5c上沉积的透明导电薄膜12a，而保留钝化层过孔20以及源电极9、漏电极10和像素区域钝化层薄膜之上的透明导电薄膜12a，形成如图4G所示的源电极9a和像素电极12。
进行上述钝化层过孔工艺、导电薄膜溅射和剥离工艺的同时，在如图4H所示的断续栅线搭桥处，形成连接断续栅线7a的导电薄膜14，完成整个阵列数据线的制作。栅线7a处的钝化层过孔工艺与图4G所示的源漏电极处钝化层过孔工艺同时进行，栅线连接导电薄膜14的沉积和剥离工艺与图4G所示的像素电极12沉积、剥离工艺也是同时完成的。
最后在阵列基板上进行像素定义层的掩膜工艺，形成如图5所示的像素定义层13，完成低温多晶硅薄膜场效应晶体管阵列基板的制备。像素定义层可以采用和平坦化层相同的材料，如亚克力(Acrylic)等，厚度是1微米～4微米。采用快速热退火或热处理炉，对于完成的阵列基板进行最后的退火处理，以稳定低温多晶硅薄膜晶体管特性。
根据本发明的另一个方面，本发明还提供了一种利用图4A～图4H所示方法制备的低温多晶硅薄膜场效应晶体管阵列基板，其中图5示出了依照图4A～图4H制备的低温多晶硅薄膜场效应晶体管阵列基板的示意图。在该低温多晶硅薄膜场效应晶体管阵列基板中，栅极、源电极和漏电极是采用同一层金属制备的，用于沉积像素电极的同一层透明导电薄膜通过过孔将各条栅线连接起来，用于沉积像素电极的同一层透明导电薄膜还将漏电极与有源层连接起来。
在上述实施例制备的低温多晶硅薄膜场效应晶体管阵列基板中，栅极(栅线)和源漏电极(数据线)由同一层金属薄膜形成，而没有层间绝缘层隔离开来，其优势是降低了栅极和源漏电极之间的寄生电容。使用与像素电极相同的透明导电薄膜，形成和多晶硅薄膜接触的源电极和漏电极，透明导电薄膜和低电阻的金属薄膜相连接，降低电极和导线阻抗，同时透明导电薄膜连接了断续的栅线金属薄膜。只使用SiN薄膜或者只使用有机平坦化薄膜作为钝化层，或者使用有机平坦化薄膜作为像素定义层，简化阵列结构和制备工艺。
另外，依照本发明实施例制备的低温多晶硅薄膜场效应晶体管阵列基板可以用于低温多晶硅有源矩阵有机发光二极管(LTPS-AMOLED)的制备。
根据本发明的再一个方面，本发明还提供了一种包括前述实施例制备的低温多晶硅薄膜场效应晶体管阵列基板的显示装置。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在该显示装置中，栅极、源电极和漏电极是采用同一层金属制备的，栅极、源电极和漏电极没有层间绝缘层隔离开来，其优势是降低了栅极和源漏电极之间的寄生电容。而用于沉积像素电极的同一层透明导电薄膜通过过孔将各条栅线连接起来，用于沉积像素电极的同一层透明导电薄膜还将漏电极与有源层连接起来，降低了电极和导线阻抗，同时透明导电薄膜连接了断续的栅线金属薄膜，简化阵列结构和制备工艺。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (17)

1.一种制备低温多晶硅薄膜场效应晶体管阵列基板的方法，其特征在于，包括：
步骤10：利用台阶式光刻胶工艺，通过一次光刻工艺在基板上同时形成多晶硅有源层和多晶硅存储电容下极板；
步骤20：在所述多晶硅有源层和多晶硅存储电容下极板上形成栅绝缘层；
步骤30：在所述栅绝缘层上形成金属层，刻蚀该金属层形成栅极及与栅极相连的栅线，源电极、漏电极及与源漏电极相连的数据线，以及多晶硅存储电容上极板；
步骤40：在所述刻蚀后的金属层上形成钝化层、光刻胶层和像素电极层，利用台阶式掩膜工艺和剥离技术，对所述钝化层、光刻胶层和像素电极层进行构图工艺处理，通过一次光刻工艺形成钝化层过孔和像素电极的图案，其中钝化层过孔用以实现有源层与源电极的连接以及漏电极与像素电极的连接；
步骤50：在所述像素电极上形成像素定义层，完成低温多晶硅薄膜场效应晶体管阵列基板的制备。
2.根据权利要求1所述的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，其特征在于，所述步骤10包括：
清洗基板，在基板表面依次沉积一层SiN薄膜和一层SiO2薄膜，该SiN薄膜和SiO2薄膜构成缓冲层；
在缓冲层上沉积一层非晶硅薄膜，对该非晶硅薄膜进行脱氢工艺处理，并对非晶硅薄膜进行结晶工艺，形成多晶硅薄膜；
清洗多晶硅薄膜，采用半透式掩膜版在多晶硅薄膜表面形成两种不同厚度的第一光刻胶(5a)和第二光刻胶(5b)，且第一光刻胶(5a)的厚度大于第二光刻胶(5b)的厚度；
对多晶硅薄膜进行刻蚀，形成用于构成多晶硅有源层的薄膜和用于构成多晶硅存储电容下极板的薄膜，接着去除第二光刻胶(5b)，保留第一光刻胶(5a)作为离子注入阻挡层，对用于构成多晶硅存储电容下极板的薄膜进行离子掺杂，然后去除第一光刻胶(5a)，在基板上同时形成多晶硅有源层和多晶硅存储电容下极板。
3.根据权利要求2所述的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，其特征在于，
所述构成缓冲层的SiN薄膜的厚度为50nm～100nm，SiO2薄膜的厚度为100nm～400nm；
所述在缓冲层上沉积的非晶硅薄膜厚度为40nm～100nm；所述对该非晶硅薄膜进行脱氢工艺处理采用热处理炉实现，用以防止结晶过程中的氢爆；所述对非晶硅薄膜进行结晶工艺采用激光退火结晶、金属诱导结晶或固相结晶方法实现；
所述采用半透式掩膜版在多晶硅薄膜表面形成两种不同厚度的第一光刻胶(5a)和第二光刻胶(5b)，其中半透式掩膜版是半色调或灰色调掩膜版，第一光刻胶(5a)的厚度在1微米～3微米之间，覆盖在多晶硅薄膜用于形成多晶硅有源层的区域，第二光刻胶(5b)的厚度在0.5微米～1微米之间，覆盖在多晶硅薄膜用于形成多晶硅存储电容下极板的区域；
所述对多晶硅薄膜进行刻蚀，采用等离子体或电感耦合等离子方法实现；所述去除第二光刻胶(5b)，保留第一光刻胶(5a)作为离子注入阻挡层采用等离子体灰化工艺实现；所述对用于构成多晶硅存储电容下极板的薄膜进行离子掺杂，采用离子注入或离子云注入的方法实现，掺杂离子为PH3/H2或B2H6/H2，离子注入剂量在1014ions/cm2～1016ions/cm2之间，注入能量在10KeV～100KeV之间。
4.根据权利要求1所述的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，其特征在于，步骤20中所述在所述多晶硅有源层和多晶硅存储电容下极板上形成栅绝缘层采用PECVD方法实现，该栅绝缘层由SiO2薄膜和SiN薄膜构成，且SiN薄膜形成在SiO2薄膜之上，SiO2薄膜的厚度为30nm～100nm，SiN薄膜的厚度为20nm～100nm。
5.根据权利要求4所述的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，其特征在于，所述在多晶硅存储电容下极板之上沉积的栅极绝缘层用以构成多晶硅存储电容的绝缘介质。
6.根据权利要求1所述的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，其特征在于，步骤30中所述在所述栅绝缘层上形成金属层，是采用磁控溅射方法在栅极绝缘层上沉积一层厚度为200nm～500nm的金属薄膜，然后通过光刻和刻蚀工艺去除栅极、栅线、源漏电极和数据线以外区域的金属薄膜，形成栅极及与栅极相连的栅线，源电极、漏电极及与源漏电极相连的数据线，以及同时形成多晶硅存储电容上极板。
7.根据权利要求6所述的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，其特征在于，
所述金属薄膜是采用由金属材料Al、Cu、Mo、Ti或AlNd形成的单层金属薄膜，或者是采用多层金属薄膜Mo/Al/Mo或Ti/Al/Ti；
所述与源漏电极相连的数据线由连续线状的金属薄膜构成，而所述栅线由不连续线状的金属薄膜构成，且所述栅线在与所述数据线的交叉处断开；
所述刻蚀该金属层是采用湿法腐蚀或干法腐蚀工艺实现；
所述多晶硅存储电容下极板、多晶硅存储电容下极板上形成的栅绝缘层和多晶硅存储电容下极板构成多晶硅存储电容。
8.根据权利要求1所述的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，其特征在于，所述步骤40包括：
采用PECVD在栅极、源电极、漏电极以及金属栅线和数据线上沉积一层介质薄膜形成钝化层，然后进行快速热退火或热处理炉退火工艺，利用钝化层和栅极绝缘层中的SiN薄膜，实现多晶硅有源层内部以及多晶硅薄膜与SiO2薄膜界面的氢化，钝化体缺陷和界面缺陷；
采用半透式掩膜版在钝化层表面形成两种不同厚度的第三光刻胶(5c)和第四光刻胶(5d)，第三光刻胶(5c)的厚度大于第四光刻胶(5d)的厚度；
采用等离子体或电感耦合等离子方法对钝化层及钝化层下的栅极绝缘层进行刻蚀，形成钝化层过孔；
去除第四光刻胶(5d)，而保留第三光刻胶(5c)作为剥离层；
在钝化层过孔、第三光刻胶(5c)、钝化层、源电极、漏电极以及整个基板表面沉积一层透明导电薄膜；以及
采用剥离工艺同时去除第三光刻胶(5c)及其上沉积的透明导电薄膜，而保留钝化层过孔以及源电极、漏电极和像素区域钝化层薄膜之上的透明导电薄膜，形成源电极和像素电极。
9.根据权利要求8所述的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，其特征在于，
所述钝化层是厚度在200nm～500nm之间含氢的SiN薄膜；
所述半透式掩膜版是半色调或灰色调掩膜版；
所述第三光刻胶(5c)的厚度在1微米～3微米之间，覆盖栅极及其相连的栅线、源电极及其相连的数据线，以及除钝化层过孔和第四光刻胶(5d)以外的所有区域；所述第四光刻胶(5d)的厚度在0.5微米～1微米之间，覆盖漏电极以及相邻的像素区域；
当该低温多晶硅薄膜场效应晶体管阵列采用底发射AMOLED时，所述在钝化层过孔、第三光刻胶(5c)、钝化层、源电极、漏电极以及整个基板表面沉积的透明导电薄膜是氧化物透明导电薄膜，至少包括氧化铟锡、氧化铟锌或氧化锡铝，厚度为20nm～100nm；
当该低温多晶硅薄膜场效应晶体管阵列采用顶发射AMOLED时，所述在钝化层过孔、第三光刻胶(5c)、钝化层、源电极、漏电极以及整个基板表面沉积的透明导电薄膜是复合薄膜，至少包括ITO/Ag/ITO和IZO/Ag，其中ITO厚度为10nm～50nm，Ag金属薄膜厚度为20nm～100nm。
10.根据权利要求8所述的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，其特征在于，
在进行所述钝化层过孔工艺、导电薄膜沉积和剥离工艺的同时，在断续栅线搭桥处形成连接断续栅线的导电薄膜，完成整个阵列数据线的制作；
所述栅线处的钝化层过孔工艺与所述源漏电极处钝化层过孔工艺同时进行，栅线连接导电薄膜的沉积和剥离工艺与所述像素电极沉积、剥离工艺也是同时进行的。
11.根据权利要求1所述的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，其特征在于，步骤50中所述在像素电极上形成的像素定义层采用的材料是亚克力材料，厚度是1微米～4微米。
12.根据权利要求1所述的制备低温多晶硅薄膜场效应晶体管阵列基板的方法，其特征在于，步骤50中所述在像素电极上形成像素定义层后，进一步对低温多晶硅薄膜场效应晶体管阵列基板采用快速热退火或热处理炉，以稳定低温多晶硅薄膜晶体管特性。
13.一种低温多晶硅薄膜场效应晶体管阵列基板，其特征在于，利用权利要求1至12中任一项所述方法制备。
14.根据权利要求13所述的低温多晶硅薄膜场效应晶体管阵列基板，其特征在于，栅极、源电极和漏电极是采用同一层金属制备的。
15.根据权利要求13所述的低温多晶硅薄膜场效应晶体管阵列基板，其特征在于，透明导电薄膜通过过孔将各条栅线连接，该透明导电薄膜是用于沉积像素电极的同一层透明导电薄膜。
16.根据权利要求15所述的低温多晶硅薄膜场效应晶体管阵列基板，其特征在于，用于沉积像素电极的同一层透明导电薄膜还将漏电极与有源层连接起来。
17.一种显示装置，其特征在于，该显示装置包括如权利要求13-16中任一项所述的低温多晶硅薄膜场效应晶体管阵列基板。
CN201410305758.6A 2014-06-30 2014-06-30 低温多晶硅tft阵列基板及其制备方法、显示装置 Active CN104078424B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410305758.6A CN104078424B (zh) 2014-06-30 2014-06-30 低温多晶硅tft阵列基板及其制备方法、显示装置
US14/769,891 US9947697B2 (en) 2014-06-30 2014-09-30 Low temperature polycrystalline silicon TFT array substrate and method of producing the same, display apparatus
EP14882781.9A EP2985784B1 (en) 2014-06-30 2014-09-30 Low-temperature poly-silicon tft array substrate, manufacturing method therefor, and display apparatus
PCT/CN2014/087893 WO2016000336A1 (zh) 2014-06-30 2014-09-30 低温多晶硅tft阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410305758.6A CN104078424B (zh) 2014-06-30 2014-06-30 低温多晶硅tft阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN104078424A CN104078424A (zh) 2014-10-01
CN104078424B true CN104078424B (zh) 2017-02-15

Family

ID=51599609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410305758.6A Active CN104078424B (zh) 2014-06-30 2014-06-30 低温多晶硅tft阵列基板及其制备方法、显示装置

Country Status (4)

Country Link
US (1) US9947697B2 (zh)
EP (1) EP2985784B1 (zh)
CN (1) CN104078424B (zh)
WO (1) WO2016000336A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253159B (zh) * 2014-08-19 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104409415B (zh) * 2014-12-03 2017-03-15 重庆京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN105097669B (zh) * 2015-07-13 2019-05-03 深圳市华星光电技术有限公司 一种显示面板及其制造方法
US10535566B2 (en) 2016-04-28 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN106298459B (zh) * 2016-10-10 2020-06-16 武汉新芯集成电路制造有限公司 阶梯膜层的形成方法
CN108064418A (zh) * 2016-12-27 2018-05-22 深圳市柔宇科技有限公司 阵列基板及阵列基板的制备方法
CN107068613A (zh) * 2016-12-30 2017-08-18 深圳市华星光电技术有限公司 Oled显示装置的阵列基板及其制作方法
CN106847866B (zh) * 2017-01-25 2019-11-15 昆山国显光电有限公司 低温多晶硅基板及其制造方法及amoled显示器
CN107275390A (zh) * 2017-06-30 2017-10-20 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN109410757A (zh) 2017-08-15 2019-03-01 元太科技工业股份有限公司 挠性显示装置及其边框元件
CN107658344A (zh) * 2017-08-31 2018-02-02 天津大学 一种基于锗纳米膜的柔性透明型双底栅晶体管及制造方法
CN107611171A (zh) * 2017-09-16 2018-01-19 天津大学 一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
CN108288455A (zh) * 2018-03-05 2018-07-17 昆山国显光电有限公司 有机发光显示面板和显示装置
CN109059436B (zh) * 2018-06-14 2021-01-26 京东方科技集团股份有限公司 干燥箱及其控制方法、有机电致发光器件的制备方法
CN111146239A (zh) * 2018-11-05 2020-05-12 广东聚华印刷显示技术有限公司 阵列基板的制备方法、阵列基板和显示装置
KR20200052782A (ko) * 2018-11-07 2020-05-15 엘지디스플레이 주식회사 표시 장치
CN111756877A (zh) * 2019-03-27 2020-10-09 陕西坤同半导体科技有限公司 一种显示屏及其形成方法
CN110098236A (zh) * 2019-05-14 2019-08-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112736087B (zh) * 2019-10-10 2024-03-05 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
KR20210064559A (ko) * 2019-11-26 2021-06-03 엘지디스플레이 주식회사 발광 표시 장치
CN113140637A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制造方法
CN112086576B (zh) * 2020-09-07 2022-09-09 武汉华星光电半导体显示技术有限公司 一种显示面板及制程方法
CN112635534A (zh) * 2020-12-23 2021-04-09 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置和显示面板的制作方法
CN113451207A (zh) * 2021-06-29 2021-09-28 京东方科技集团股份有限公司 一种阵列基板、制备方法以及显示装置
WO2023167810A1 (en) * 2022-03-04 2023-09-07 Applied Materials, Inc. Silicon-containing layers with reduced hydrogen content and processes of making them

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083261A (zh) * 2006-06-02 2007-12-05 三星Sdi株式会社 有机发光显示器以及制造方法
CN102683338A (zh) * 2011-09-13 2012-09-19 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板及其制造方法
CN103107095A (zh) * 2013-01-25 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3507771B2 (ja) * 2000-07-03 2004-03-15 鹿児島日本電気株式会社 パターン形成方法及び薄膜トランジスタの製造方法
TWI234030B (en) 2002-09-03 2005-06-11 Toppoly Optoelectronics Corp Liquid crystal display device integrated with driving circuit and method for fabrication the same
TWI305681B (en) 2002-11-22 2009-01-21 Toppoly Optoelectronics Corp Method for fabricating thin film transistor array and driving circuits
TW594999B (en) * 2002-11-22 2004-06-21 Toppoly Optoelectronics Corp Structure of thin film transistor array and driving circuits
TW588463B (en) 2003-04-04 2004-05-21 Au Optronics Corp A method for forming a low temperature polysilicon complementary metal oxide semiconductor thin film transistor
KR100611151B1 (ko) 2003-11-27 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
JP4211644B2 (ja) * 2004-03-15 2009-01-21 セイコーエプソン株式会社 電気光学装置の製造方法
US20070254415A1 (en) 2006-04-27 2007-11-01 Oh Hyun U Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same
KR100846974B1 (ko) * 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
KR100847661B1 (ko) 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
KR101597312B1 (ko) * 2009-11-16 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102646632B (zh) * 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
KR101988925B1 (ko) 2012-12-10 2019-06-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN104022076B (zh) 2014-05-27 2017-01-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083261A (zh) * 2006-06-02 2007-12-05 三星Sdi株式会社 有机发光显示器以及制造方法
CN102683338A (zh) * 2011-09-13 2012-09-19 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板及其制造方法
CN103107095A (zh) * 2013-01-25 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Also Published As

Publication number Publication date
WO2016000336A1 (zh) 2016-01-07
US20160268319A1 (en) 2016-09-15
CN104078424A (zh) 2014-10-01
EP2985784A1 (en) 2016-02-17
EP2985784B1 (en) 2022-05-25
US9947697B2 (en) 2018-04-17
EP2985784A4 (en) 2017-03-08

Similar Documents

Publication Publication Date Title
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104282769B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN104022077B (zh) 阵列基板及其制作方法、显示装置
CN104022076B (zh) 阵列基板及其制作方法、显示装置
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN104362125B (zh) 阵列基板及其制作方法、显示装置
CN103489920B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN103745955B (zh) 显示装置、阵列基板及其制造方法
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN103208506A (zh) 阵列基板、显示装置及制作方法
WO2013170605A1 (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN101908537A (zh) 用于显示设备的阵列基板及其制造方法
JP2013232619A (ja) 表示装置、アレイ基板、薄膜トランジスタ及びその製造方法
CN106128963A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN106206620B (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN104091810A (zh) 阵列基板及其制作方法、显示装置
WO2015196633A1 (zh) 一种阵列基板的制造方法、阵列基板及显示装置
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN102024842A (zh) 显示器及其制造方法
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN105047607A (zh) 氧化物半导体tft基板的制作方法及其结构
CN105633100B (zh) 薄膜晶体管阵列面板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant