CN106847837A - 一种互补型薄膜晶体管及其制作方法和阵列基板 - Google Patents

一种互补型薄膜晶体管及其制作方法和阵列基板 Download PDF

Info

Publication number
CN106847837A
CN106847837A CN201710281639.5A CN201710281639A CN106847837A CN 106847837 A CN106847837 A CN 106847837A CN 201710281639 A CN201710281639 A CN 201710281639A CN 106847837 A CN106847837 A CN 106847837A
Authority
CN
China
Prior art keywords
layer
active layer
ohmic contact
semiconductor layer
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710281639.5A
Other languages
English (en)
Other versions
CN106847837B (zh
Inventor
何晓龙
李东升
班圣光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710281639.5A priority Critical patent/CN106847837B/zh
Publication of CN106847837A publication Critical patent/CN106847837A/zh
Priority to US15/834,198 priority patent/US20180315781A1/en
Application granted granted Critical
Publication of CN106847837B publication Critical patent/CN106847837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种互补型薄膜晶体管及其制作方法和阵列基板，属于半导体领域。该制作方法包括在有源层图形上形成第一半导体层，对第一半导体层进行图形化处理以形成第一欧姆接触层；在有源层图形上形成第二半导体层，对第二半导体层进行图形化处理以形成第二欧姆接触层，通过在制作互补型薄膜晶体管的过程中，在有源层图形上形成第一半导体层，对第一半导体层进行图形化处理，形成第一欧姆接触层，在有源层图形上形成第二半导体层，对第二半导体层进行图形化处理，形成第二欧姆接触层，由于第一半导体层和第二半导体层中的一个为n型半导体层，另一个为p型半导体层,因此不需要进行掺杂，可以降低CMOS型TFT的制作成本。

Description

一种互补型薄膜晶体管及其制作方法和阵列基板
技术领域
本发明涉及半导体领域，特别涉及一种互补型薄膜晶体管及其制作方法和阵列基板。
背景技术
无论是液晶显示器还是有机发光二极管显示器，通常都是采用TFT(英文：ThinFilm Transistor，中文：薄膜晶体管)制作驱动电路，在显示器中，像素单元中的每个子像素单元都会对应设置至少一个TFT，通过TFT的通断来控制子像素单元的点亮和熄灭，例如在有机发光二极管显示器中，每个像素单元通常包括三个子像素单元，每个子像素单元设有一个有机发光二极管，而每一个有机发光二极管则会对应设置至少一个TFT，TFT导通时，与之对应的有机发光二极管就会点亮，反之则会熄灭。
目前为了降低显示器的功耗，通常都采用CMOS(英文：Complementary MetalOxide Semiconductor，中文：互补金属氧化物半导体)型TFT，即互补型薄膜晶体管来驱动有机发光二极管发光。一个CMOS型TFT由一个P型金属氧化物薄膜晶体管和一个N型金属氧化物薄膜晶体管构成。
在现有的CMOS型TFT的制作过程中，通常先沉积一层非掺杂的有源层，然后对非掺杂的有源层的一部分区域进行掺杂，从而形成欧姆接触层，由于P型金属氧化物薄膜晶体管中需要设置P型欧姆接触层，N型金属氧化物薄膜晶体管中需要设置N型欧姆接触层，两种欧姆接触层的掺杂元素不同，因此需要分别设置掩膜进行掺杂，例如先在N型金属氧化物薄膜晶体管上方设置掩膜，对P型金属氧化物薄膜晶体管处的欧姆接触层进行掺杂以形成P型欧姆接触层，之后再在P型金属氧化物薄膜晶体管上方设置掩膜，对N型金属氧化物薄膜晶体管处的欧姆接触层进行掺杂以形成N型欧姆接触层，制作过程中需要进行两次掺杂，由于掺杂工艺要求高，且掺杂设备复杂，价格昂贵，这会增加CMOS型TFT的制作成本。
发明内容
为了解决现有CMOS型TFT制作成本高的问题，本发明实施例提供了一种互补型薄膜晶体管及其制作方法和阵列基板。所述技术方案如下：
一方面，本发明实施例提供了一种互补型薄膜晶体管的制作方法，所述制作方法包括：
在有源层图形上形成第一半导体层，并对所述第一半导体层进行图形化处理以在第一有源层上形成第一欧姆接触层，所述有源层图形包括同层设置且相互间隔的第一有源层和第二有源层；
在所述有源层图形上形成第二半导体层，并对所述第二半导体层进行图形化处理以在所述第二有源层上形成第二欧姆接触层；
其中，所述第一半导体层和所述第二半导体层中的一个为n型半导体层，另一个为p型半导体层。
优选地，所述在有源层图形上形成第一半导体层和所述在所述有源层图形上形成第二半导体层之前，所述制作方法还包括：
在衬底基板上形成栅极层图形，所述栅极层图形包括间隔设置的第一栅极和第二栅极；
在所述栅极层图形上形成栅极绝缘层；
在所述栅极绝缘层上形成所述有源层图形，所述第一有源层位于所述第一栅极上，所述第二有源层位于所述第二栅极上。
优选地，所述在所述栅极绝缘层上形成所述有源层图形之后，所述制作方法还包括：
在所述有源层图形上形成阻挡层图形，所述阻挡层图形包括第一阻挡层和第二阻挡层，所述第一阻挡层位于所述第一有源层上，且所述第一阻挡层在所述衬底基板上的正投影位于所述第一有源层在所述衬底基板上的正投影内，所述第二阻挡层位于所述第二有源层上，且所述第二阻挡层在所述衬底基板上的正投影位于所述第二有源层在所述衬底基板上的正投影内。
可选地，所述第一阻挡层的厚度为1000埃～2000埃，所述第二阻挡层的厚度为1000埃～2000埃。
优选地，所述方法还包括：
在所述第一欧姆接触层和所述第二欧姆接触层上形成源漏极图形，所述源漏极图形包括第一源极、第一漏极、第二源极和第二漏极，所述第一源极和所述第一漏极与所述第一欧姆接触层连接，所述第二源极和所述第二漏极与所述第二欧姆接触层连接。
可选地，所述在所述第一欧姆接触层和所述第二欧姆接触层上形成源漏极图形，包括：
在所述第一欧姆接触层和所述第二欧姆接触层上形成源漏极金属层；
图形化处理所述源漏极金属层、所述第一欧姆接触层和所述第二欧姆接触层，以形成所述第一源极、所述第一漏极、所述第二源极和所述第二漏极，且使所述第一欧姆接触层分成间隔的第一子层和第二子层，使所述第二欧姆接触层分成间隔的第一子层和第二子层，所述第一源极位于所述第一欧姆接触层的第一子层上，所述第一漏极位于所述第一欧姆接触层的第二子层上，所述第二源极位于所述第二欧姆接触层的第一子层上，所述第二漏极位于所述第二欧姆接触层的第二子层上。
可选地，所述制备方法还包括：
在所述第一欧姆接触层、所述第二欧姆接触层和所述有源层图形上形成绝缘层；
在所述绝缘层上形成栅极层图形和源漏极图形，所述栅极层图形包括间隔的第一栅极和第二栅极，所述源漏极图形包括第一源极、第一漏极、第二源极和第二漏极，所述第一源极和所述第一漏极与所述第一欧姆接触层连接，所述第二源极和所述第二漏极与所述第二欧姆接触层连接。
可选地，所述第一有源层和所述第二有源层分别采用以下材料中的任意一种制成：
非晶硅、多晶硅。
可选地，在衬底基板上形成有源层图形之后，所述制备方法还包括：
对所述第一有源层退火，以使所述第一有源层的部分转化为多晶硅，所述第一欧姆接触层与所述第一有源层未退火的部分连接；
对所述第二有源层退火，以使所述第二有源层的部分转化为多晶硅，所述第二欧姆接触层与所述第二有源层未退火的部分连接，
其中，所述第一有源层和所述第二有源层由非晶硅制成。
可选地，采用准分子激光对所述第一有源层或所述第二有源层进行退火。
可选地，所述在有源层图形上形成第一半导体层包括：
当所述第一半导体层为n型半导体层时，采用SiH4、PH3和H2在所述有源层图形上沉积第一半导体材料以形成所述第一半导体层，或者当所述第一半导体层为p型半导体层时，采用SiH4、B2H6和H2在所述有源层图形上沉积第一半导体材料以形成所述第一半导体层，
所述在有源层图形上形成第二半导体层包括：
当所述第二半导体层为n型半导体层时，采用SiH4、PH3和H2在所述有源层图形上沉积第二半导体材料以形成所述第二半导体层，或者当所述第二半导体层为p型半导体层时，采用SiH4、B2H6和H2在所述有源层图形上沉积第二半导体材料以形成所述第二半导体层。
另一方面，本发明实施例还提供了一种互补型薄膜晶体管，所述互补型薄膜晶体管包括有源层图形、第一欧姆接触层和第二欧姆接触层，所述有源层图形包括同层设置且相互间隔的第一有源层和第二有源层，所述第一欧姆接触层设置在所述第一有源层上，所述第二欧姆接触层设置在所述第二有源层。
另一方面，本发明实施例还提供了一种阵列基板，所述阵列基板包括前述的互补型薄膜晶体管。
本发明实施例提供的技术方案带来的有益效果是：通过在制作互补型薄膜晶体管的过程中，在有源层图形上形成第一半导体层，并对第一半导体层进行图形化处理，以形成第一欧姆接触层，并在有源层图形上形成第二半导体层，并对第二半导体层进行图形化处理，以形成第二欧姆接触层，由于第一半导体层和第二半导体层中的一个为n型半导体层，另一个为p型半导体层,因此不需要进行掺杂，从而可以降低CMOS型TFT的制作成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种互补型薄膜晶体管的制作方法的流程图；
图2是本发明实施例提供的另一种互补型薄膜晶体管的制作方法的流程图；
图3～图13是本发明实施例提供的一种互补型薄膜晶体管的制作过程示意图；
图14是本发明实施例提供的另一种互补型薄膜晶体管的制作方法的流程图；
图15～图17是本发明实施例提供的一种互补型薄膜晶体管的制作过程示意图；
图18是本发明实施例提供的另一种互补型薄膜晶体管的制作方法的流程图；
图19～图22是本发明实施例提供的一种互补型薄膜晶体管的制作过程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种互补型薄膜晶体管的制作方法的流程图。如图1所示，该制作方法包括：
S11：在有源层图形上形成第一半导体层，并对第一半导体层进行图形化处理以在第一有源层上形成第一欧姆接触层，有源层图形包括同层设置且相互间隔的第一有源层和第二有源层。
S12：在有源层图形上形成第二半导体层，并对第二半导体层进行图形化处理以在第二有源层上形成第二欧姆接触层；
其中，第一半导体层和第二半导体层中的一个为n型半导体层，另一个为p型半导体层。
本发明实施例通过在制作互补型薄膜晶体管的过程中，在有源层图形上形成第一半导体层，并对第一半导体层进行图形化处理，以形成第一欧姆接触层，并在有源层图形上形成第二半导体层，并对第二半导体层进行图形化处理，以形成第二欧姆接触层，由于第一半导体层和第二半导体层中的一个为n型半导体层，另一个为p型半导体层,因此不需要进行掺杂，从而可以降低CMOS型TFT的制作成本。
图2是本发明实施例提供的另一种互补型薄膜晶体管的制作方法的流程图。该制作方法适用于制作底栅型的互补型薄膜晶体管。以下结合图3～图13对底栅型的互补型薄膜晶体管的制作方法进行具体说明。如图2所示，该制作方法包括：
S201：提供一衬底基板。
衬底基板可以为透明基板，例如玻璃基板、硅基板和塑料基板等。步骤S201中可以对衬底基板进行洗净处理。
S202：在衬底基板上形成栅极层图形。
如图3所示，栅极层图形包括间隔设置的第一栅极21a和第二栅极21b。
具体地，步骤S202可以包括：
在衬底基板上形成栅极金属层；
通过构图工艺形成栅极层图形。
实现时，可以通过溅射的方式在衬底基板上形成栅极金属层。栅极金属层可以采用Al(铝)、Cu(铜)、Mo(钼)、Cr(铬)、Ti(钛)等金属制成，也可以采用上述金属形成的合金制成。
S203:在栅极层图形上形成栅极绝缘层。
图4为形成栅极绝缘层22后的结构示意图。如图4所示，可以采用沉积的方式在衬底基板20、第一栅极21a和第二栅极21b上形成一层绝缘材料以形成栅极绝缘层22。
可选地，该绝缘材料可以为氮化硅或氮氧化硅。
S204：在栅极绝缘层上形成有源层图形。
图5为形成有源层图形后的结构示意图。如图5所示，有源层图形可以包括同层设置且相互间隔的第一有源层23a和第二有源层23b，第一有源层23a位于第一栅极21a上，第二有源层23b位于第二栅极21b上。
具体地，步骤S204可以包括：
在栅极绝缘层上沉积一层有源层材料，并通过构图工艺形成第一有源层23a和第二有源层23b。
可选地，第一有源层23a的厚度可以为400埃～600埃，第二有源层23b的厚度可以为400埃～600埃。第一有源层23a和第二有源层23b的厚度可以相等也可以不等，第一有源层23a和第二有源层23b的厚度可以根据具体的需要进行设置。
实现时，第一有源层23a和第二有源层23b可以分别采用以下材料中的任意一种制成：非晶硅、多晶硅。不同的有源层材料对于互补型薄膜晶体管的性质有不同的影响，第一有源层23a和第二有源层23b的材料可以根据具体的需要进行选择，本实施例中，有源层材料为非晶硅。
在本实施例中，第一有源层23a和第二有源层23b的材料相同，在其他实施例中，第一有源层23a与第二有源层23b的材料也可以不相同。
优选地，当第一有源层23a和第二有源层23b由非晶硅制成，相应地，步骤S24还可以包括：
对第一有源层退火，以使第一有源层的部分转化为多晶硅，第一欧姆接触层与第一有源层未退火的部分连接。
对第二有源层退火，以使第二有源层的部分转化为多晶硅，第二欧姆接触层与第二有源层未退火的部分连接。
第一有源层23a和第二有源层23b退火后的结构可以参照图6所示。第一有源层23a上的退火区域231位于第一栅极21a的正上方，第二有源层23b上的退火区域231位于第二栅极21b的正上方。
非晶硅中电子迁移率很低，通常都在0.5cm2V-1S-1以内，这使得薄膜晶体管的反应速度很慢，而多晶硅中电子迁移率则可以达到200cm2V-1S-1，通过退火将非晶硅转化为多晶硅能够极大的提高薄膜晶体管的反应速度。
优选地，可以采用准分子激光对第一有源层或第二有源层进行退火。采用准分子激光可以形成低温多晶硅，在进行准分子激光退火时，温度在500～600℃，相比传统退火工艺的1000℃低很多，从而可以选用耐热性较低的衬底基板进行制作，有利于降低制作成本。
S205：在有源层图形上形成阻挡层图形。
图7为形成阻挡层图形后的结构示意图。如图7所示，阻挡层图形可以包括第一阻挡层24a和第二阻挡层24b，第一阻挡层24a位于第一有源层23a上，且第一阻挡层24a在衬底基板20上的正投影位于第一有源层23a在衬底基板20上的正投影内，第二阻挡层24b位于第二有源层23b上，且第二阻挡层24b在衬底基板20上的正投影位于第二有源层23b在衬底基板20上的正投影内。通过设置第一阻挡层24a和第二阻挡层24b可以对第一有源层23a和第二有源层23b提供保护，避免在后续工艺过程中第一有源层23a或第二有源层23b受损。
进一步地，第一有源层23a的退火区域位于第一阻挡层24a在第一有源层23a上的正投影内，第二有源层23b的退火区域位于第二阻挡层24b在第二有源层23b上的正投影内。
实现时，步骤S205可以包括：
在有源层图形上沉积一层阻挡层材料。
通过构图工艺形成第一阻挡层24a和第二阻挡层24b。
可选地，第一阻挡层24a和第二阻挡层24b可以分别采用以下材料中的任意一种制成：SiNx、SiOx。
可选地，第一阻挡层24a的厚度可以为1000埃～2000埃，第二阻挡层24b的厚度可以为1000埃～2000埃，若第一阻挡层24a和第二阻挡层24b过薄，则无法有效保护第一有源层24a和第二有源层24b，若第一阻挡层24a和第二阻挡层24b过厚，则会导致互补型薄膜晶体管的厚度过大。
第一阻挡层24a在第一有源层23a与第二有源层23b排布的方向(即图7中双向箭头的方向)上的宽度可以为2μm～10μm，第二阻挡层24b在第一有源层23a与第二有源层23b排布的方向上的宽度可以为2μm～10μm，第一阻挡层24a和第二阻挡层24b在第一有源层23a与第二有源层23b排布的方向上的宽度可以根据互补型薄膜晶体管中第一有源层23a和第二有源层23b在第一有源层23a与第二有源层23b排布的方向上的宽度进行设置。
S206：在有源层图形上沉积第一半导体材料以形成第一半导体层。
图8为形成第一半导体层后的结构示意图。第一半导体层25可以是n型半导体层。
其中，沉积的方法包括但不限于等离子体增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition，PECVD)。
在沉积n型半导体材料时，可以向反应腔内通入SiH4、PH3和H2，其中SiH4的流量可以为50～200sccm，PH3的流量可以为10～40sccm，H2的流量可以为200～1000sccm，沉积温度可以为350℃～410℃。
S207：图形化处理第一半导体层以形成第一欧姆接触层。
如图9所示，第一欧姆接触层251包括间隔设置的第一子层251a和第二子层251b，其中第一子层251a和第二子层251b均设置在第一有源层23a上，且在平行于衬底基板20的方向上，第一阻挡层24a位于第一子层251a和第二子层251b之间，第一子层251a的一部分和第二子层251b的一部分均搭接在第一阻挡层24a上，第一子层251a的另一部分和第二子层251b的另一部分均搭接在第一有源层23a上。
实现时，第一欧姆接触层251的第一子层251a与第一有源层23a上的退火区域的正对面积大于或等于零，第一欧姆接触层251的第二子层251b与第一有源层23a上的退火区域的正对面积大于或等于零。从而使得在第一栅极21a上施加电压时，第一欧姆接触层251的第一子层251a和第二子层251b可以导通。
可选地，第一欧姆接触层251的厚度可以为500埃～1000埃。
S208：在有源层图形上沉积第二半导体材料以形成第二半导体层。
图10为形成第二半导体层后的结构示意图。实现时，第二半导体层26可以是p型半导体层。
其中，沉积的方法包括但不限于PECVD。
在沉积p型半导体材料时，可以向反应腔内通入SiH4、B2H6和H2，其中SiH4的流量可以为50～200sccm，B2H6的流量可以为20～60sccm，H2的流量可以为200～1000sccm，沉积温度可以为270℃～320℃。
S209：图形化处理第二半导体层以形成第二欧姆接触层。
如图11所示，第二欧姆接触层261包括间隔设置的第一子层261a和第二子层261b，其中第一子层261a和第二子层261b均设置在第二有源层23b上，且在平行于衬底基板20的方向上，第二阻挡层24b位于第一子层261a和第二子层261b之间，第一子层261a的一部分和第二子层261b的一部分均搭接在第二阻挡层24b上，第一子层261a的另一部分和第二子层261b的另一部分均搭接在第二有源层23b上。
实现时，第二欧姆接触层261的第一子层261a与第二有源层23b上的退火区域的正对面积大于或等于零，第二欧姆接触层261的第二子层261b与第二有源层23b上的退火区域的正对面积大于或等于零。从而使得在第二栅极21b上施加电压时，第二欧姆接触层261的第一子层261a和第二子层261b可以导通。
可选地，第二欧姆接触层261的厚度可以为500埃～1000埃。
通过沉积的方式直接形成第一半导体层和第二半导体层，无需进行掺杂，可以有利于降低生产难度，提高生产效率，同时还便于生产大尺寸的阵列基板，例如尺寸为G8的阵列基板。
需要说明的是，在执行上述步骤时，即可以先执行S206、S207，再执行S208、S209，也可以先执行S208、S209，再执行S206、S207，具体地，既可以先形成n型半导体层后形成p型半导体层，也可以先形成p型半导体层后形成n型半导体层，本发明并不以此为限。
S210：在第一欧姆接触层和第二欧姆接触层上形成源漏极图形。
具体地，源漏极图形包括第一源极、第一漏极、第二源极和第二漏极，第一源极和第一漏极与第一欧姆接触层连接，第二源极和第二漏极与第二欧姆接触层连接。通过制作第一源极、第一漏极、第二源极和第二漏极从而形成互补型薄膜晶体管的各个电极，以便于连接。
实现时，步骤S210可以包括：
在第一欧姆接触层和第二欧姆接触层上形成源漏极金属层。
图形化处理源漏极金属层以形成第一源极、第一漏极、第二源极和第二漏极。
需要说明的是，根据互补型薄膜晶体管的使用场景的不同，第一漏极与第二源极之间可以连接也可以不连接，或者第一源极与第二漏极之间可以连接也可以不连接。
在第一欧姆接触层和第二欧姆接触层上形成源漏极金属层后的结构可以参照图12，图形化处理后的结构可以参照图13。
源漏极金属层可以采用Al(铝)、Cu(铜)、Mo(钼)、Cr(铬)、Ti(钛)等金属制成，也可以采用上述金属形成的合金制成。源漏极金属层具体可以通过溅射等方式制成。
如图13所示，第一源极271和第一漏极272覆盖在第一欧姆接触层251上，第二源极273和第二漏极274覆盖在第二欧姆接触层261上，从而可以增大第一源极271和第一漏极272与第一欧姆接触层251的接触面积，有利于减小第一源极271和第一漏极272与第一欧姆接触层251的接触电阻，增大第二源极273和第二漏极274与第二欧姆接触层261的接触面积，有利于减小第二源极273和第二漏极274与第二欧姆接触层261的接触电阻。
需要说明的是，图13仅为举例，在其他实施例中，图13中第一源极271和第一漏极272、第二源极273和第二漏极274之间的相对位置可以互换，例如，271也可以为第一漏极，272也可以为第一源极。
图14是本发明实施例提供的另一种互补型薄膜晶体管的制作方法的流程图。该制作方法适用于制作底栅型的互补型薄膜晶体管，图14所示的制作方法与图13所示的制作方法的区别在于，在图14所示的制作方法中，在通过构图工艺制作源极和漏极的过程中，将第一欧姆接触层制作成独立的第一子层和第二子层，将第二欧姆接触层也制作成独立的第一子层和第二子层。以下结合图15～图17对该底栅型的互补型薄膜晶体管的制作方法进行具体说明。如图14所示，该制作方法包括：
S301：提供一衬底基板。
具体地，S301可以与S201相同，此处不再赘述。
S302：在衬底基板上形成栅极层图形。
具体地，S302可以与S202相同，此处不再赘述。
S303：在栅极层图形上形成栅极绝缘层。
具体地，S303可以与S203相同，此处不再赘述。
S304：在栅极绝缘层上形成有源层图形。
具体地，S304可以与S204相同，此处不再赘述。
S305：在有源层图形上形成阻挡层图形。
具体地，S305可以与S205相同，此处不再赘述。
S306：在有源层图形上沉积第一半导体材料以形成第一半导体层。
具体地，S306可以与S206相同，此处不再赘述。
S307：图形化处理第一半导体层以形成第一欧姆接触层。
如图15所示，第一欧姆接触层351覆盖在第一有源层23a和第一阻挡层24a上。图15所示的第一欧姆接触层351与图9所示的第一欧姆接触层251的不同之处在于，图15所示的第一欧姆接触层351为一个整体结构。
S308：在有源层图形上沉积第二半导体材料以形成第二半导体层。
具体地，S308可以与S208相同，此处不再赘述。
S309：图形化处理第二半导体层以形成第二欧姆接触层。
如图16所示，第二欧姆接触层361覆盖在第二有源层23b和第二阻挡层24b上。图16所示的第二欧姆接触层361与图11所示的第二欧姆接触层261的不同之处在于，图16所示的第二欧姆接触层361为一个整体结构。
S310：在第一欧姆接触层和第二欧姆接触层上形成源漏极图形。
实现时，S310可以包括：
在第一欧姆接触层和第二欧姆接触层上形成源漏极金属层。
图形化处理源漏极金属层、第一欧姆接触层和第二欧姆接触层。
如图17所示，通过图形化处理源漏极金属层、第一欧姆接触层351和第二欧姆接触层361，以形成第一源极271、第一漏极272、第二源极273和第二漏极274，且使第一欧姆接触层351分成间隔的第一子层和第二子层，第二欧姆接触层361也被分成间隔的第一子层和第二子层，第一源极271位于第一欧姆接触层351的第一子层上，第一漏极272位于第一欧姆接触层351的第二子层上，第二源极273位于第二欧姆接触层361的第一子层上，第二漏极274位于第二欧姆接触层361的第二子层上。
在本发明的一种实现方式中，可以通过一次图形化同时处理源漏极金属层、第一欧姆接触层和第二欧姆接触层。
在本发明的另一种实现方式中，也可以进行两次图形化处理。具体可以先对源漏极金属层进行一次图形化处理，以形成覆盖在第一欧姆接触层上的第一电极层和覆盖在第二欧姆接触层上的第二电极层，再对第一电极层和第一欧姆接触层、第二电极层和第二欧姆接触层进行图形化处理，以形成第一源极、第一漏极、第二源极和第二漏极，且使第一欧姆接触层分成间隔的第一子层和第二子层，第二欧姆接触层也被分成间隔的第一子层和第二子层。
图14～图17所示的制作方法通过图形化处理同时完成对第一欧姆接触层、第二欧姆接触层、第一源极、第一漏极、第二源极和第二漏极的制作，制作过程更加简单，有利于提高制作效率。
图18是本发明实施例提供的另一种互补型薄膜晶体管的制作方法的流程图。该制作方法适用于制作顶栅型的互补型薄膜晶体管。以下结合图19～图22对该顶栅型的互补型薄膜晶体管的制作方法进行具体说明。如图18所示，该制作方法包括：
S401：提供一衬底基板。
具体地，S401可以与S201相同，此处不再赘述。
S402：在衬底基板上形成有源层图形。
具体地，S402可以参照前述的步骤S204，此处不再赘述。
S403：在有源层图形上沉积第一半导体材料以形成第一半导体层。
具体地，S403可以参照前述的步骤S206，此处不再赘述。
S404：图形化处理第一半导体层以形成第一欧姆接触层。
具体地，S404可以参照前述的步骤S207，此处不再赘述。
S405：在有源层图形上沉积第二半导体材料以形成第二半导体层。
具体地，S405可以与S208相同，此处不再赘述。
S406：图形化处理第二半导体层以形成第二欧姆接触层。
具体地，S406可以与S209相同，此处不再赘述。
S407：在第一欧姆接触层、第二欧姆接触层和有源层图形上形成绝缘层。
图19为形成绝缘层后的结构示意图。实现时，可以采用沉积的方式在衬底基板40、第一欧姆接触层451、第二欧姆接触层452、第一有源层43a和第二有源层43b上形成一层绝缘材料以形成绝缘层42。
可选地，该绝缘材料可以为氮化硅或氮氧化硅。
S408：在绝缘层上形成栅极层图形。
如图20所示，栅极层图形包括间隔设置的第一栅极41a和第二栅极41b。
具体地，步骤S408可以包括：
在绝缘层上形成栅极金属层。
图形化处理栅极金属层，以形成间隔的第一栅极41a和第二栅极41b。
实现时，可以通过溅射的方式在绝缘层上形成栅极金属层。栅极金属层可以采用Al(铝)、Cu(铜)、Mo(钼)、Cr(铬)、Ti(钛)等金属制成，也可以采用上述金属形成的合金制成。
S409：在绝缘层和栅极层图形上形成介质层。
形成介质层后的结构可以参见图21。可选地，该介质层48可以为氮化硅层或氮氧化硅层。
实现时，可以采用沉积的方式形成介质层48。
S410：在介质层上形成源漏极图形。
具体地，步骤S410可以包括：
在介质层48和绝缘层42上形成过孔。
在介质层48上形成连接第一欧姆接触层451和第二欧姆接触层452的源漏极图形。
实现时，源漏极图形可以包括第一源极491、第一漏极492、第二源极493和第二漏极494，第一源极491和第一漏极492分别通过过孔与第一欧姆接触层451连接，第二源极493和第二漏极494分别通过过孔与第二欧姆接触层452连接。通过制作第一源极491、第一漏极492、第二源极493和第二漏极494从而形成互补型薄膜晶体管的各个电极，以便于连接。
优选地，在步骤S402之前，该制备方法还可以包括在衬底基板上形成遮光层图形。
具体地，如图22所示，遮光层图形可以包括第一遮光层51和第二遮光层52。第一遮光层51和第二遮光层52可以遮挡光线，避免光线从衬底基板40的背面进入到后续步骤形成的第一有源层43a和第二有源层43b中。
本发明实施例还提供了一种互补型薄膜晶体管。该互补型薄膜晶体管包括有源层图形、第一欧姆接触层和第二欧姆接触层，有源层图形包括同层设置且相互间隔的第一有源层和第二有源层，第一欧姆接触层设置在第一有源层上，第二欧姆接触层设置在第二有源层上。
在本发明的一种实现方式中，该互补型薄膜晶体管为底栅型互补型薄膜晶体管，其结构可以参见图13，该底栅型互补型薄膜晶体管还包括设置在衬底基板20上的第一栅极21a和第二栅极21b，层叠设置在第一栅极21a和第二栅极21b上的栅极绝缘层22，有源层图形设置在栅极绝缘层22上，其中第一有源层23a位于第一栅极21a的正上方，第二有源层23b位于第二栅极21b的正上方，第一欧姆接触层251上还设置有第一源极271和第一漏极272，第二欧姆接触层261上还设置有第二源极273和第二漏极274，该互补型薄膜晶体管可以采用图2～13或图14～17所示的方法制作。
在本发明的另一种实现方式中，该互补型薄膜晶体管为顶栅型互补型薄膜晶体管，其结构可以参见图22，该顶栅型互补型薄膜晶体管还包括同层间隔设置在衬底基板40上的第一遮光层51和第二遮光层52，第一遮光层51上层叠设置有第一有源层43a，第二遮光层52上层叠设置有第二有源层43b，第一欧姆接触层451、第一有源层43a、第二欧姆接触层452和第二有源层43b上还设置有绝缘层42，第一栅极41a和第二栅极41b均设置在绝缘层42上，且第一栅极41a位于第一有源层43a正上方，第二栅极41b位于第二有源层43b的正上方，第一栅极41a和第二栅极41b的表面还设置有介质层48，介质层48上还设置有第一源极491和第一漏极492，第二源极493和第二漏极494，且第一源极491和第一漏极492通过过孔与第一欧姆接触层451连接，第二源极493和第二漏极494通过过孔与第二欧姆接触层452连接，该互补型薄膜晶体管可以采用图18～22所示的方法制作。
本发明实施例通过在制作互补型薄膜晶体管的过程中，在有源层图形上形成第一半导体层，并对第一半导体层进行图形化处理，以形成第一欧姆接触层，并在有源层图形上形成第二半导体层，并对第二半导体层进行图形化处理，以形成第二欧姆接触层，由于第一半导体层和第二半导体层中的一个为n型半导体层，另一个为p型半导体层,因此不需要进行掺杂，从而可以降低CMOS型TFT的制作成本。
本发明实施例还提供了一种阵列基板，该阵列基板包括前述的互补型薄膜晶体管。
本发明实施例通过在制作互补型薄膜晶体管的过程中，在有源层图形上形成第一半导体层，并对第一半导体层进行图形化处理，以形成第一欧姆接触层，并在有源层图形上形成第二半导体层，并对第二半导体层进行图形化处理，以形成第二欧姆接触层，由于第一半导体层和第二半导体层中的一个为n型半导体层，另一个为p型半导体层,因此不需要进行掺杂，从而可以降低CMOS型TFT的制作成本。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种互补型薄膜晶体管的制作方法，其特征在于，所述制作方法包括：
在有源层图形上形成第一半导体层，并对所述第一半导体层进行图形化处理以在第一有源层上形成第一欧姆接触层，所述有源层图形包括同层设置且相互间隔的所述第一有源层和第二有源层；
在所述有源层图形上形成第二半导体层，并对所述第二半导体层进行图形化处理以在所述第二有源层上形成第二欧姆接触层；
其中，所述第一半导体层和所述第二半导体层中的一个为n型半导体层，另一个为p型半导体层。
2.根据权利要求1所述的互补型薄膜晶体管的制作方法，其特征在于，所述在有源层图形上形成第一半导体层和所述在所述有源层图形上形成第二半导体层之前，所述制作方法还包括：
在衬底基板上形成栅极层图形，所述栅极层图形包括间隔设置的第一栅极和第二栅极；
在所述栅极层图形上形成栅极绝缘层；
在所述栅极绝缘层上形成所述有源层图形，所述第一有源层位于所述第一栅极上，所述第二有源层位于所述第二栅极上。
3.根据权利要求2所述的互补型薄膜晶体管的制作方法，其特征在于，所述在所述栅极绝缘层上形成所述有源层图形之后，所述制作方法还包括：
在所述有源层图形上形成阻挡层图形，所述阻挡层图形包括第一阻挡层和第二阻挡层，所述第一阻挡层位于所述第一有源层上，且所述第一阻挡层在所述衬底基板上的正投影位于所述第一有源层在所述衬底基板上的正投影内，所述第二阻挡层位于所述第二有源层上，且所述第二阻挡层在所述衬底基板上的正投影位于所述第二有源层在所述衬底基板上的正投影内。
4.根据权利要求3所述的互补型薄膜晶体管的制作方法，其特征在于，所述第一阻挡层的厚度为1000埃～2000埃，所述第二阻挡层的厚度为1000埃～2000埃。
5.根据权利要求1所述的互补型薄膜晶体管的制作方法，其特征在于，所述方法还包括：
在所述第一欧姆接触层和所述第二欧姆接触层上形成源漏极图形，所述源漏极图形包括第一源极、第一漏极、第二源极和第二漏极，所述第一源极和所述第一漏极与所述第一欧姆接触层连接，所述第二源极和所述第二漏极与所述第二欧姆接触层连接。
6.根据权利要求5所述的互补型薄膜晶体管的制作方法，其特征在于，所述在所述第一欧姆接触层和所述第二欧姆接触层上形成源漏极图形，包括：
在所述第一欧姆接触层和所述第二欧姆接触层上形成源漏极金属层；
图形化处理所述源漏极金属层、所述第一欧姆接触层和所述第二欧姆接触层，以形成所述第一源极、所述第一漏极、所述第二源极和所述第二漏极，且使所述第一欧姆接触层分成间隔的第一子层和第二子层，使所述第二欧姆接触层分成间隔的第一子层和第二子层，所述第一源极位于所述第一欧姆接触层的第一子层上，所述第一漏极位于所述第一欧姆接触层的第二子层上，所述第二源极位于所述第二欧姆接触层的第一子层上，所述第二漏极位于所述第二欧姆接触层的第二子层上。
7.根据权利要求1所述的互补型薄膜晶体管的制作方法，其特征在于，所述制备方法还包括：
在所述第一欧姆接触层、所述第二欧姆接触层和所述有源层图形上形成绝缘层；
在所述绝缘层上形成栅极层图形和源漏极图形，所述栅极层图形包括间隔的第一栅极和第二栅极，所述源漏极图形包括第一源极、第一漏极、第二源极和第二漏极，所述第一源极和所述第一漏极与所述第一欧姆接触层连接，所述第二源极和所述第二漏极与所述第二欧姆接触层连接。
8.根据权利要求1～7任一项所述的互补型薄膜晶体管的制作方法，其特征在于，所述第一有源层和所述第二有源层分别采用以下材料中的任意一种制成：
非晶硅、多晶硅。
9.根据权利要求1～7任一项所述的互补型薄膜晶体管的制作方法，其特征在于，在衬底基板上形成有源层图形之后，所述制备方法还包括：
对所述第一有源层退火，以使所述第一有源层的部分转化为多晶硅，所述第一欧姆接触层与所述第一有源层未退火的部分连接；
对所述第二有源层退火，以使所述第二有源层的部分转化为多晶硅，所述第二欧姆接触层与所述第二有源层未退火的部分连接，
其中，所述第一有源层和所述第二有源层由非晶硅制成。
10.根据权利要求9所述的互补型薄膜晶体管的制作方法，其特征在于，采用准分子激光对所述第一有源层或所述第二有源层进行退火。
11.根据权利要求1～7任一项所述的互补型薄膜晶体管的制作方法，其特征在于，所述在有源层图形上形成第一半导体层包括：
当所述第一半导体层为n型半导体层时，采用SiH4、PH3和H2在所述有源层图形上沉积第一半导体材料以形成所述第一半导体层，或者当所述第一半导体层为p型半导体层时，采用SiH4、B2H6和H2在所述有源层图形上沉积第一半导体材料以形成所述第一半导体层，
所述在有源层图形上形成第二半导体层包括：
当所述第二半导体层为n型半导体层时，采用SiH4、PH3和H2在所述有源层图形上沉积第二半导体材料以形成所述第二半导体层，或者当所述第二半导体层为p型半导体层时，采用SiH4、B2H6和H2在所述有源层图形上沉积第二半导体材料以形成所述第二半导体层。
12.一种互补型薄膜晶体管，其特征在于，所述互补型薄膜晶体管包括有源层图形、第一欧姆接触层和第二欧姆接触层，所述有源层图形包括同层设置且相互间隔的第一有源层和第二有源层，所述第一欧姆接触层设置在所述第一有源层上，所述第二欧姆接触层设置在所述第二有源层上。
13.一种阵列基板，其特征在于，所述阵列基板包括权利要求12所述的互补型薄膜晶体管。
CN201710281639.5A 2017-04-26 2017-04-26 一种互补型薄膜晶体管及其制作方法和阵列基板 Active CN106847837B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710281639.5A CN106847837B (zh) 2017-04-26 2017-04-26 一种互补型薄膜晶体管及其制作方法和阵列基板
US15/834,198 US20180315781A1 (en) 2017-04-26 2017-12-07 Complementary thin film transistor and manufacturing method thereof, and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710281639.5A CN106847837B (zh) 2017-04-26 2017-04-26 一种互补型薄膜晶体管及其制作方法和阵列基板

Publications (2)

Publication Number Publication Date
CN106847837A true CN106847837A (zh) 2017-06-13
CN106847837B CN106847837B (zh) 2020-01-10

Family

ID=59142993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710281639.5A Active CN106847837B (zh) 2017-04-26 2017-04-26 一种互补型薄膜晶体管及其制作方法和阵列基板

Country Status (2)

Country Link
US (1) US20180315781A1 (zh)
CN (1) CN106847837B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863355A (zh) * 2017-10-26 2018-03-30 上海中航光电子有限公司 一种显示基板、显示装置和显示基板的制造方法
CN109148303A (zh) * 2018-07-23 2019-01-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
CN109390412A (zh) * 2018-10-24 2019-02-26 合肥鑫晟光电科技有限公司 晶体管及其制造方法、显示基板、显示装置
CN109742044A (zh) * 2019-01-11 2019-05-10 京东方科技集团股份有限公司 一种激光退火装置、阵列基板、显示装置及制作方法
WO2020177057A1 (zh) * 2019-03-04 2020-09-10 京东方科技集团股份有限公司 Cmos结构及cmos结构的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220231153A1 (en) * 2021-01-15 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS Fabrication Methods for Back-Gate Transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242718A1 (en) * 2004-04-29 2005-11-03 Lg.Philips Lcd Co. Ltd. Organic electroluminescent display device and method of fabricating the same
CN100517730C (zh) * 2003-07-16 2009-07-22 三星移动显示器株式会社 平板显示装置和互补金属氧化物半导体器件
US20090289258A1 (en) * 2008-05-26 2009-11-26 Eun-Hyun Kim Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
JP2010283233A (ja) * 2009-06-05 2010-12-16 Sharp Corp 半導体装置、この半導体装置の製造方法、前記半導体装置を備えた画素アレイ基板、前記半導体装置を備えたセンシング素子アレイ基板、表示パネル、インプットパネル、表示装置、携帯機器、ｘ線検査装置、及びレントゲン装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429120B1 (en) * 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US7195960B2 (en) * 1996-06-28 2007-03-27 Seiko Epson Corporation Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor
WO2006025473A1 (en) * 2004-08-31 2006-03-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5091449B2 (ja) * 2006-10-03 2012-12-05 株式会社日立製作所 単分子を利用した有機トランジスタ及びｆｅｔ
KR101373386B1 (ko) * 2006-12-27 2014-03-14 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP5111949B2 (ja) * 2007-06-18 2013-01-09 株式会社日立製作所 薄膜トランジスタの製造方法及び薄膜トランジスタ装置
US20090151623A1 (en) * 2007-12-12 2009-06-18 Atmel Corporation Formation and applications of high-quality epitaxial films
US20100295047A1 (en) * 2008-01-25 2010-11-25 Masao Moriguchi Semiconductor element and method for manufacturing the same
US20100012032A1 (en) * 2008-07-19 2010-01-21 Yung-Tin Chen Apparatus for high-rate chemical vapor deposition
US7960252B2 (en) * 2008-09-30 2011-06-14 Yung-Tin Chen Method for forming a semiconductor film including a film forming gas and decomposing gas while emitting a laser sheet
US20110031489A1 (en) * 2009-06-19 2011-02-10 The Regents Of The University Of Michigan COMPLEMENTARY THIN FILM ELECTRONICS BASED ON ZnO/ZnTe
US20110068342A1 (en) * 2009-09-18 2011-03-24 Themistokles Afentakis Laser Process for Minimizing Variations in Transistor Threshold Voltages
JP2012019146A (ja) * 2010-07-09 2012-01-26 Sony Corp 撮像装置、表示撮像装置および電子機器
KR101770969B1 (ko) * 2011-01-21 2017-08-25 삼성디스플레이 주식회사 터치 센싱 기판 및 이의 제조 방법
TWI422039B (zh) * 2011-05-11 2014-01-01 Au Optronics Corp 薄膜電晶體元件及其製作方法
EP2822042B1 (en) * 2012-03-02 2016-10-05 Panasonic Intellectual Property Management Co., Ltd. Photovoltaic device
CN103579115B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 互补式薄膜晶体管及其制备方法、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517730C (zh) * 2003-07-16 2009-07-22 三星移动显示器株式会社 平板显示装置和互补金属氧化物半导体器件
US20050242718A1 (en) * 2004-04-29 2005-11-03 Lg.Philips Lcd Co. Ltd. Organic electroluminescent display device and method of fabricating the same
US20090289258A1 (en) * 2008-05-26 2009-11-26 Eun-Hyun Kim Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
JP2010283233A (ja) * 2009-06-05 2010-12-16 Sharp Corp 半導体装置、この半導体装置の製造方法、前記半導体装置を備えた画素アレイ基板、前記半導体装置を備えたセンシング素子アレイ基板、表示パネル、インプットパネル、表示装置、携帯機器、ｘ線検査装置、及びレントゲン装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863355A (zh) * 2017-10-26 2018-03-30 上海中航光电子有限公司 一种显示基板、显示装置和显示基板的制造方法
CN109148303A (zh) * 2018-07-23 2019-01-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
WO2020019364A1 (zh) * 2018-07-23 2020-01-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
US11121228B2 (en) 2018-07-23 2021-09-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of thin film transistor
CN109390412A (zh) * 2018-10-24 2019-02-26 合肥鑫晟光电科技有限公司 晶体管及其制造方法、显示基板、显示装置
CN109742044A (zh) * 2019-01-11 2019-05-10 京东方科技集团股份有限公司 一种激光退火装置、阵列基板、显示装置及制作方法
WO2020177057A1 (zh) * 2019-03-04 2020-09-10 京东方科技集团股份有限公司 Cmos结构及cmos结构的制造方法
CN111971794A (zh) * 2019-03-04 2020-11-20 京东方科技集团股份有限公司 Cmos结构及cmos结构的制造方法
US11264384B2 (en) * 2019-03-04 2022-03-01 Boe Technology Group Co., Ltd. CMOS structure and method for manufacturing CMOS structure

Also Published As

Publication number Publication date
US20180315781A1 (en) 2018-11-01
CN106847837B (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN105390451B (zh) 低温多晶硅tft基板的制作方法
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN103314431B (zh) 制造氧化物薄膜晶体管的方法和包含该晶体管的装置
CN105489552B (zh) Ltps阵列基板的制作方法
CN104752343B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN102916009B (zh) 显示衬底、制造显示衬底的方法以及具有显示衬底的液晶显示装置
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN101267003B (zh) 薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
TWI405335B (zh) 半導體結構及其製造方法
CN106910748A (zh) 一种阵列基板、显示装置及其制作方法
KR20120084133A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN106876327A (zh) 一种阵列基板及其制备方法、显示装置
CN104362179B (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN102664194A (zh) 薄膜晶体管
CN105702623A (zh) Tft阵列基板的制作方法
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN102646676A (zh) 一种tft阵列基板
CN106206620A (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN104269413B (zh) 阵列基板及其制作方法、液晶显示装置
CN103745954B (zh) 显示装置、阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant