CN101267003B - 薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法 - Google Patents

薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法 Download PDF

Info

Publication number
CN101267003B
CN101267003B CN2008100853649A CN200810085364A CN101267003B CN 101267003 B CN101267003 B CN 101267003B CN 2008100853649 A CN2008100853649 A CN 2008100853649A CN 200810085364 A CN200810085364 A CN 200810085364A CN 101267003 B CN101267003 B CN 101267003B
Authority
CN
China
Prior art keywords
film
diaphragm
film transistor
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100853649A
Other languages
English (en)
Other versions
CN101267003A (zh
Inventor
永田一志
中川直纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101267003A publication Critical patent/CN101267003A/zh
Application granted granted Critical
Publication of CN101267003B publication Critical patent/CN101267003B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Abstract

提供TFT特性良好的薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法。本发明的薄膜晶体管(TFT108)具有：栅电极(2)；以覆盖栅电极(2)的方式形成的栅极绝缘膜(3)；隔着栅极绝缘膜(3)形成在栅电极(2)上并且具有沟道区域(4b)的半导体层(4)、(5)；与半导体层(4)、(5)连接的区域的至少一部分配置在与栅电极(2)重叠的位置上的源电极(6a)以及漏电极(6b)；第一上部绝缘膜(7)，以覆盖半导体层(4)、(5)、源电极(6a)以及漏电极(6b)的方式形成，与半导体层(4)、(5)的沟道区域(4b)直接接触，利用热处理释放水分；以覆盖第一上部绝缘膜(7)的方式抑制水分扩散的第二上部绝缘膜(8)。

Description

薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法
技术领域
本发明涉及薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法。
背景技术
薄膜晶体管(TFT：Thin Film Transistor)作为有源矩阵(activematrix)型液晶显示装置(AMLCD)的像素驱动用的晶体管被广泛地使用。特别地，使用非晶质(amorphous)的硅(Si)膜作为TFT半导体膜的非晶硅(a-Si)TFT的制造步骤数量少，容易进行玻璃(glass)衬底尺寸(size)的扩大，得到较高的生产率。由此，a-Si TFT占据现在的AMLCD用TFT的主流。并且，将a-Si TFT用于AMLCD驱动用的外围电路元件，由此，简化AMLCD的面板(panel)构件，并且，进行高可靠性的倾向较广。此外，在以往主要使用多晶硅(p-Si)TFT的有源矩阵有机EL显示装置(AMOLED)的像素驱动电路元件中，使用了a-SiTFT的a-SiTFT AMOLED的商品化不断发展。由此，能够以低价实现大面积的AMOLED。
为了使制造步骤进一步简化并提高生产率，对于a-Si TFT来说，反交错型沟道刻蚀(channel etching)(CE)结构成为主流。对于反交错(staggered)型来说，在绝缘性衬底上形成栅电极，以覆盖栅电极的方式，形成栅极绝缘膜。在栅电极上，隔着栅极绝缘膜，具有源极漏极区域和沟道区域的硅膜对置。此外，在硅膜中包含导电性杂质，该导电性杂质浓度在离栅电极较远的一侧最大。CE结构是如下结构：在制造步骤中，刻蚀(etching)除去形成在硅膜的背沟道(back channel)侧的导电性杂质层，由此，形成沟道区域。
对于该反交错CE结构的a-Si TFT来说，在作为AMLCD驱动用的外围电路元件或AMOLED的像素驱动电路元件来使用的情况下，存在很大的缺点。TFT的驱动性能较低，其作为电路元件使用时，导通(on)状态的漏极电流不充分。通常使TFT的沟道宽度较大来弥补该缺点，但是，这样的TFT的占有面积的扩大成为AMLCD或AMOLED的高清晰度的障碍。
反交错CE结构的a-Si TFT的导通电流较低的主要原因在于，其载流子(carrier)迁移率(μeff)较低。在反交错型a-Si TFT中，一般地，对于μeff来说，刻蚀停止部(etch-stopper)(ES)结构的a-Si TFT比CE结构的a-Si TFT大。但是，对于反交错ES结构的TFT来说，过多地需要ES用的照相制版，生产率较差。
如上所述，在反交错CE结构的TFT的制造步骤中，刻蚀除去形成在硅膜的背沟道侧的导电性杂质层，由此，形成沟道区域。由此，背沟道侧在表面露出，进一步地进行等离子体刻蚀或热处理。因此，在反交错CE结构的TFT中，在这些处理中，硅中的悬空键(dangling bond)增加，导致μeff恶化。所谓的悬空键，是由与键合无关的电子(不成对电子)占据的连接键(結合手)。由此，悬空键上的电子是不稳定的。在此，在专利文献1～专利文献3中，公开了如下技术：在p-Si TFT中，通过氢处理对在硅中产生的悬空键进行修复。此外，在专利文献4中，公开了如下技术：在LTPS-TFT(低温p-Si TFT)中，通过氢处理对在硅中所产生的悬空键进行修复。此外，专利文献1～4涉及平面(planer)型TFT。
在p-Si TFT的情况下，通常使用氧化硅膜作为绝缘膜。特别地，对于栅极绝缘膜来说，使用将氢浓度较高的TEOS(Tetra Ethyl OrthoSilicate：正硅酸乙酯)作为原料气体(gas)并以等离子体化学汽相沉积(CVD)所形成的氧化硅膜。由氮化硅膜等覆盖(cap)膜覆盖这些氧化硅膜上，并进行热处理，由此，使氢在覆盖膜下充分扩散，修复硅的悬空键。
另一方面，在非专利文献1～非专利文献3中，以水蒸汽气氛中的低温(300～350℃)退火对硅膜、氧化硅膜以及硅膜-氧化硅膜界面的悬空键进行改善。在非专利文献1中公开了如下内容：利用水蒸汽气氛中的低温(350℃)热处理，a-Si以及低温p-Si的暗导电率(Dark Conductivity)减小，光导电率(photoconductivity)上升。在非专利文献2中，公开了如下内容：利用高压水蒸汽退火和大气压水蒸汽退火，低温p-Si TFT的μeff上升，阈值电流减小。在非专利文献3中，公开了如下内容：利用高压水蒸汽退火，硅膜-氧化硅膜界面的陷阱(trap)能级密度被改善，Si-O键增加。此外，还公开了如下内容：由于水蒸汽气氛中的低温退火，作为陷阱能级的主要原因的悬空键密度减少，Si-O键增加。非专利文献1～非专利文献3教导了在现有技术所说明的硅膜、氧化硅膜以及硅膜-氧化硅膜界面的悬空键的改善中，不仅氢有贡献，水分也有贡献。
此外，对于氧化硅膜来说，不仅只稀释来自氮化膜的氢，而且在退火时释放水分。根据非专利文献4，在将TEOS作为原料气体的氧化硅膜的TDS(Thermal Desorption Mass Spectroscopy)测定中存在三阶段的水分释放温度。第一阶段是100～200℃，第二阶段是150～300℃，第一阶段是350～650℃。第一以及第二阶段的水分释放是由将TEOS作为原料气体的氧化硅膜中的吸附水导致的。并且，第三阶段的水分释放被称为由Si-OH导致的水分释放(非专利文献4)。
通常，在反交错CE结构a-Si TFT的制造步骤中，作为绝缘膜几乎全部使用氮化硅膜。在由等离子体CVD形成氮化硅膜的情况下，在等离子体CVD时产生氢等离子体，并引入氢。但是，以在等离子体CVD时所产生的氢量，不能够充分地修复硅的悬空键。
在现有的反交错CE结构TFT中，在硅界面具有氧化膜的例子较少。对于专利文献5的硅表面上的氧化膜来说，在反交错CE结构TFT的制造步骤中，是用作刻蚀除去导电性杂质层时的刻蚀的停止部(stopper)的氧等离子体氧化膜。以该氧等离子体氧化膜不能够充分地修复硅的悬空键。
专利文献6以及专利文献7涉及反交错型ES结构TFT。此处的氧化硅膜用于减少氮化硅膜和硅膜的界面的能级密度，不由氧化硅膜进行硅中的悬空键的修复。由此，μeff的改善效果较低。
专利文献1特开昭60-136259号公报
专利文献2特开昭61-46069号公报
专利文献3特开平7-78997号公报
专利文献4特开2004-363626号公报
专利文献5特开平8-172202号公报
专利文献6特开平9-298303号公报
专利文献7特开平11-330472号公报
非专利文献1  T.Samashima，M.satoh，K.sakamoto，A Hisamatsu，K.Ozaki，and K.Saitoh，Jph.J.Appl.Phys.，Vol.37(1998)pp.L112-L114
非专利文献2  T.Samashima，M.satoh，K.sakamoto，K.Ozaki，andK.Saitoh，Jph.J.Appl.Phys.，Vol.37(1998)pp.L1030-L1032
非专利文献3  K.sakamoto and T.Samashima，Jph.J.Appl.Phys.，Vol.39(2000)pp.2492-2496
非专利文献4N.Hirashita，S.Tokitoh，and H.Uchida，Jph.J.Appl.Phys.，Vol.32(1993)pp.1787-1793
发明内容
本发明是为了解决所述问题而进行的，其目的在于提供TFT特性良好的薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法。
本发明的薄膜晶体管具有：栅电极；以覆盖所述栅电极的方式形成的栅极绝缘膜；半导体层，隔着所述栅极绝缘膜形成在所述栅电极上，具有沟道区域；源电极以及漏电极，与所述半导体层连接的区域的至少一部分配置在与所述栅电极重叠的位置；第一保护膜，以覆盖所述半导体层、所述源电极以及所述漏电极的方式形成，与所述半导体层的所述沟道区域直接接触，利用热处理释放水分；第二保护膜，以覆盖所述第一保护膜的方式形成，抑制水分扩散。
本发明的薄膜晶体管的制造方法具有如下步骤：在衬底上形成栅电极；在所述栅电极上形成栅极绝缘膜；隔着所述栅极绝缘膜，在所述栅电极上形成具有沟道区域的半导体层；在所述半导体层上形成源电极以及漏电极；以覆盖所述半导体层、所述源电极以及所述漏电极并且与所述半导体层的所述沟道区域直接接触的方式，形成利用热处理释放水分的第一保护膜；以覆盖所述第一保护膜的方式，形成抑制水分扩散的第二保护膜；利用热处理，使被第二保护膜覆盖的所述第一保护膜中的水分扩散。
根据本发明，可提供TFT特性良好的薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法。
附图说明
图1是示出液晶显示装置的结构的截面示意图。
图2是示出TFT阵列衬底的结构的平面示意图。
图3是示出实施方式1的TFT的结构的截面示意图。
图4是示出实施方式1的一个像素中的TFT阵列衬底的结构的截面示意图。
图5是示出实施方式1的TFT的制造方法的截面示意图。
图6是示出实施方式2的TFT的结构的截面示意图。
图7是示出实施方式2的一个像素中的TFT阵列衬底的结构的截面示意图。
图8是示出实施方式3的TFT的结构的截面示意图。
图9是示出实施方式3的一个像素中的TFT阵列衬底的结构的截面示意图。
图10是示出实施方式3的TFT的制造方法的截面示意图。
图11是示出根据实施方式4的TFT的结构的截面示意图。
图12是示出根据实施方式4的一个像素中的TFT阵列衬底的结构的截面示意图。
具体实施方式
首先，使用图1说明显示装置。在显示装置中，使用下述的TFT阵列(array)衬底100。所谓的显示装置是例如液晶显示装置或EL显示装置等平面型显示装置(平板显示器(flat-panel display))。此外，在EL显示装置中，具有有机EL显示装置、无机EL显示装置。在此，作为一例，对透过型液晶显示装置进行说明。图1是示出液晶显示装置128的结构的截面示意图。
液晶显示装置128具有液晶显示面板120、背光单元(backlight unit)121、驱动电路(未图示)等。液晶显示面板120在外周缘使用密封(seal)剂123贴合TFT阵列衬底100和与TFT阵列衬底100对置设置的对置衬底122，在其间形成液晶层124，并进行密封。TFT阵列衬底100具有薄膜晶体管(TFT：Thin Film Transistor)108，作为开关(switching)元件。并且，在由密封剂123包围的区域，按每一个像素配置像素电极9。背光单元121配置在液晶显示面板120的观察侧的相反侧，由液晶显示面板120的背面侧照射光。并且，在TFT阵列衬底100的端部，设置驱动电路(未图示)。由此，提供来自外部的各种信号。根据这些信号，控制TFT108的导通、截止，TFT108为导通状态时，对像素电极9施加显示电压。
对置衬底122具有滤色片(color filter)层125以及对置电极126。滤色片层125例如具有黑矩阵(black matrix)(BM)层和红(R)绿(G)蓝(B)的着色层。对置电极126配置在对置衬底122的液晶层124侧，提供用于对液晶层124提供信号电位的公共电位。并且，例如，在用于IPS方式的液晶显示装置中的情况下，对置电极126配置在TFT阵列衬底100侧。并且，在对置衬底122和对置电极126之间，在与像素电极9以及TFT108对置的区域上，形成滤色片层125，使用该滤色片层125进行彩色显示。
此外，在TFT阵列衬底100以及对置衬底122的液晶层124侧的表面，形成用于对液晶进行取向的液晶取向膜(未图示)。并且，在TFT阵列衬底100和对置衬底122的外侧，分别粘贴偏光板127，形成液晶显示面板120。液晶显示装置128以如上方式构成。此外，所述结构是一个例子，也可以是其以外的结构。
利用像素电极9和对置电极126之间的电场来驱动液晶。即，衬底间的液晶的取向方向改变。由此，通过液晶层124的光的偏振状态改变。即，对于通过偏光板127而成为直线偏振光的光来说，偏振状态由于液晶层124而改变。具体地说，来自背光单元121的光以及从外部入射的外部光由于偏光板127而成为直线偏振光。并且，该直线偏振光通过液晶层124，由此，偏振状态改变。
因此，根据偏振状态，通过对置衬底122侧的偏光板127的光量改变。即，在从背光板121透过液晶显示面板120的透过光中的通过观察侧的偏光板127的光的光量改变。液晶的取向方向根据所施加的显示电压而改变。因此，对显示电压进行控制，由此，可以改变通过观察侧的偏光板127的光量。即，按照每个像素改变显示电压，由此，能够显示所希望的图像。
接下来，使用图2对在所述液晶显示装置128中使用的TFT阵列衬底100进行说明。图2是示出TFT阵列衬底100的结构的平面示意图。在TFT阵列衬底100中，如上所述，使用TFT108作为开关元件。
在TFT阵列衬底100上，设置显示区域101和框架区域102，该框架区域102以包围显示区域101的方式设置。在该显示区域101中，形成多个栅极信号线(扫描信号布线)109和多个源极信号线(显示信号布线)110。多个栅极信号线109平行地设置。同样地，多个源极信号线110平行地设置。栅极信号线109和源极信号线110以彼此交叉的方式形成。栅极信号线109和源极信号线110正交。并且，由邻接的栅极信号线109和源极信号线110包围的区域成为像素105。因此，在TFT阵列衬底100上，像素105配置成矩阵(matrix)状。
并且，在TFT阵列衬底100的框架区域102上，设置扫描信号驱动电路103和显示信号驱动电路104。栅极信号线109从显示区域101延伸设置到框架区域102。并且，栅极信号线109在TFT阵列衬底100的端部连接到扫描信号驱动电路103。源极信号线110也同样地从显示区域101延伸设置到框架区域102。并且，源极信号线110在TFT阵列衬底100的端部与扫描信号驱动电路104连接。在扫描信号驱动电路103附近，连接外部布线106。此外，在显示信号驱动电路104附近，连接外部布线107。外部布线106、107例如是FPC(Flexible Printed Circuit：软性印制电路)等布线衬底。
通过外部布线106、107将来自外部的各种信号提供给扫描信号驱动电路103以及显示信号驱动电路104。扫描信号驱动电路103基于来自外部的控制信号，将栅极信号(扫描信号)提供到栅极信号线109。根据该栅极信号，依次选择栅极信号线109。显示信号驱动电路104基于来自外部的控制信号或显示数据(data)将显示信号(显示电压)提供给源极信号线110。由此，可以将与显示数据对应的显示电压提供给各像素105。并且，不限于扫描信号驱动电路103和显示信号驱动电路104配置在TFT阵列衬底100上的结构。例如，也可以通过TCP(TapeCarrier Package：带载封装)来连接驱动电路。
在像素内，至少形成一个TFT108。TFT108配置在源极信号线110和栅极信号线109的交叉点附近。例如，该TFT108将显示电压提供给像素电极9。作为开关元件的TFT108的栅电极连接到栅极信号线109，根据从栅极端子输入的信号来控制TFT108的导通和截止。TFT108的源电极连接到源极信号线110。在栅电极上施加电压时，从源极信号线110流过电流。由此，从源极信号线110将显示电压施加到与TFT108的漏电极连接的像素电极9上。并且，在像素电极9和对置电极126之间，产生与显示电压相对应的电场。
实施方式1
使用图3以及图4说明本实施方式的TFT。图3是示出TFT108的结构的截面示意图。图4是示出一个像素中的TFT阵列衬底100的结构的截面示意图。并且，在图中，相同的序号表示同一层。下面，作为TFT108的一个例子，对反交错结构的沟道刻蚀(CE)型TFT进行说明。
在绝缘性衬底1上，形成栅电极2。作为绝缘性衬底1，可使用玻璃或石英衬底等透明绝缘性衬底。并且，以覆盖栅电极2的方式，形成栅极绝缘膜3。并且，隔着栅极绝缘膜3在栅电极2上形成半导体膜4。即，半导体膜4形成在栅极绝缘膜3上，隔着栅极绝缘膜3与栅电极2重叠。此外，在半导体膜4上的两端，分别形成进行导电性杂质掺杂(doping)后的导电性杂质半导体膜5。这样，在本实施方式中，半导体层具有半导体膜4以及导电性杂质半导体膜5。并且，与导电性杂质半导体膜5对应的半导体膜4的区域成为源极、漏极区域。具体地说，与图3中左侧的导电性杂质半导体膜5对应的半导体膜4的区域成为源极区域4a。并且，与图3中右侧的导电性杂质半导体膜5对应的半导体膜4的区域成为漏极区域4c。即，在半导体膜4的两端，形成源极、漏极区域。并且，被半导体膜4的源极、漏极区域夹持的区域是沟道区域4b。此外，在沟道区域4b上，未形成导电性杂质导体膜5。
并且，在导电性杂质导体膜5上形成源电极6a、漏电极6b。具体地说，在源区域4a侧的导电性杂质导体膜5上形成源电极6a。并且，在漏极区域4c侧的导电性杂质导体膜5上形成漏电极6b。此外，源电极6a以及漏电极6b朝向沟道区域4b的外侧，宽度形成得比导电性杂质导体膜5宽。即，在沟道区域4b上，与导电性杂质导体膜5相同地，也没有形成源电极6a以及漏电极6b。此外，源电极6a以及漏电极6b隔着栅极绝缘膜3等形成在栅电极2上。即，源电极6a以及漏电极6b，隔着栅极绝缘膜3等至少与一部分的栅电极2重叠。换句话说，在源电极6a以及漏电极6b中，与半导体层连接的区域的至少一部分配置在与栅电极2重叠的位置。在此，在源电极6a以及漏电极6b中，与导电性杂质导体膜5接触的区域的至少一部分配置在与栅电极2重叠的位置。并且，在专利文献1～4中所示的平面型的情况下，在半导体层上形成上部绝缘膜，通过形成在上部绝缘膜中的接触孔，连接源电极以及漏电极和半导体层。并且，源电极以及漏电极与半导体层连接的部分即接触孔的部分以不一定与栅电极重叠的方式配置。这是为了防止接触孔的开口穿过半导体层时与栅电极连接。TFT108由栅电极2、半导体膜4、导电性杂质导体膜5、源电极6a、漏电极6b等构成。
并且，以覆盖沟道区域4b、源电极6a和漏电极6b的方式依次形成第一上部绝缘膜7和第二上部绝缘膜8。如上所述，在沟道区域4b上，没有形成导电性杂质导体膜5、源电极6a和漏电极6b。因此，第一上部绝缘膜7与半导体膜4的沟道区域4b直接接触。并且，第一上部绝缘膜7和第二上部绝缘膜8也接触。在此，作为第一保护膜的第一上部绝缘膜7是利用热处理释放水分的膜。优选利用将TEOS(Tetra EthylOrtho Silicate)作为原料气体的等离子体化学汽相沉积法(CVD)，形成第一上部绝缘膜7。此外，为了缓和沟道区域4b的表面凹凸，优选第一上部绝缘膜7包含有机SOG材料、有机SOD材料、无机SOG材料以及无机SOD材料的至少一种。并且，作为第二保护膜的第二上部绝缘膜8是作为抑制水分扩散的膜的覆盖膜。作为第一上部绝缘膜7，可使用包括氧化硅膜的膜，作为第二上部绝缘膜8，可使用包括氮化硅膜的膜。并且，如图4所示，在漏电极6b上的第一上部绝缘膜7以及第二上部绝缘膜8上，形成接触孔10。对于像素电极9来说，在一个像素中，形成在除了TFT108之外的大致整个表面上。并且，利用接触孔10，像素电极9与漏电极6b导通。
TFT108以及TFT阵列衬底100以如上所述的方式构成。在本实施方式中，与沟道区域4b接触地依次形成第一上部绝缘膜7和第二上部绝缘膜8。第一上部绝缘膜7是利用热处理释放水分的膜。并且，第二上部绝缘膜8是作为抑制水分扩散的膜的覆盖膜。由此，通过实施热处理，从而水分向半导体膜4的硅中扩散，硅中的悬空键被修复。此时，由覆盖膜覆盖第一上部绝缘膜7，所以，第一上部绝缘膜7中所包含的水分不在第二上部绝缘膜8上扩散，而在第二上部绝缘膜8下充分地扩散。即，能够效率良好地使水分扩散到半导体膜4的硅中。并且，可实现载流子迁移率(μeff)较大并且导通电流较大的电特性。即，可得到驱动可靠性较高、TFT特性良好的TFT108。由此，使用本实施方式的TFT108的液晶显示装置等显示装置的显示特性良好。
接下来，使用图5说明本实施方式的TFT108的制造方法。图5是示出TFT108的制造方法的截面示意图。
首先，在绝缘性衬底1上，以溅射(sputter)等形成金属薄膜。金属薄膜是例如Cr、Al、Ti或者以这些为主要成分的合金、或这些金属的层叠膜。之后，利用旋涂(spin coating)，在金属薄膜上涂敷作为感光性树脂的抗蚀剂(resist)。并且，从光掩模(photomask)上对所涂敷的抗蚀剂进行曝光，使抗蚀剂感光。接下来，对感光后的抗蚀剂进行显影，对抗蚀剂进行构图(patterning)。将这样的步骤称为照相制版步骤(光刻工艺(photolithography process))。之后，从抗蚀剂图形(pattern)上刻蚀金属薄膜，除去抗蚀剂图形。之后，将这一系列步骤即照相制版步骤和刻蚀步骤合称为光刻蚀。通过光刻蚀，将金属薄膜图形形成为预订的形状，形成栅电极2、栅极信号线等。
接下来，在栅电极2以及绝缘性衬底1上，以等离子体CVD等各种CVD法，形成栅极绝缘膜3。此外，为了提高栅极耐压，需要使栅极绝缘膜3的膜厚较厚。但是，使栅极绝缘膜3的膜厚度变厚时，栅极电容降低，TFT的导通电流下降。因此，对于栅极绝缘膜3来说，使膜厚度变厚，栅极耐压变高，介电常数变高，需要抑制栅极电容的降低。优选栅极绝缘膜3以与TFT108的驱动动条件匹配的最佳的膜厚来使用氮化硅膜。通过以上步骤，如图5(a)所示，成为在绝缘性衬底1上形成有栅电极2、栅极绝缘膜3的结构。
在栅极绝缘膜3上，以等离子体CVD等各种CVD法，依次形成半导体膜4、导电性杂质半导体膜5。在此，半导体膜4是未添加杂质的纯半导体，即，本征半导体。作为半导体膜4，使用a-Si(非晶硅(amorphoussilicon))。作为导电性杂质半导体膜5，使用作为n型半导体的在a-Si中掺杂微量P(磷(Phosphorus))等的n+a-Si(n+非晶硅)膜等。优选半导体膜4以及导电性杂质半导体膜5在同一室(chamber)内形成。当然，在所述步骤中形成的栅极绝缘膜3也可以在同一室内形成。由此，半导体膜4和导电性杂质半导体膜5之间即两种硅层间的电连接电阻减小。将该半导体膜4以及导电性杂质半导体膜5光刻蚀成预定的形状，具体地说，在栅电极2上将半导体膜4以及导电性杂质半导体膜5形成为岛状。
接下来，在导电性杂质半导体膜5上，以溅射等形成金属薄膜。金属薄膜是例如Al、Mo、Cr、或以这些为主要成分的合金、或这些金属的层叠膜。并且，将所形成的金属薄膜光刻蚀成预定的形状。此时，除去栅电极2上的中央部的金属薄膜。即，在导电性杂质半导体膜5的两端形成金属薄膜。在两端所形成的金属薄膜中的一个成为源电极6a，另一个成为漏电极6b。并且，将源电极6a以及漏电极6b的图形作为掩模(mask)，对导电性杂质半导体膜5进行刻蚀。通过该工艺(process)，除去导电性杂质半导体膜5的中央部，半导体膜4露出。在半导体膜4中，该导电性杂质半导体膜5被除去的区域是沟道区域4b。并且，与源电极6a对应的半导体膜4的区域成为源极区域4a、与漏电极6b对应的半导体膜4的区域成为漏极区域4c。即，在沟道区域4b的两侧形成源极区域4a、漏极区域4c。通过以上步骤，在衬底上形成图5(b)示出的结构。
之后，以覆盖栅极绝缘膜3、沟道区域4b、源电极6a以及漏电极6b的方式，以等离子体CVD等各种CVD法形成第一上部绝缘膜7。第一上部绝缘膜7成为利用之后进行的热处理释放水分的膜。作为第一上部绝缘膜7，优选由将氢浓度较高的TEOS(Tetra Ethyl Ortho Silicate)作为原料气体的等离子体CVD形成。并且，利用TEOS和氧(O2)的反应所形成的氧化硅膜在台阶覆盖(step coverage)上优良，所以，适于第一上部绝缘膜7。在此，所谓的台阶覆盖是台阶差部分的覆盖状态。此外，为了使由于沟道区域4b的形成而产生的、由源电极6a和导电性杂质半导体膜5以及漏电极6b和导电性杂质半导体膜5构成的表面凹凸缓和，优选在该CVD-TEOS氧化膜(第一上部绝缘膜7)上或沟道区域4b上直接涂布(coating)无机SOG(或SOD)材料或有机SOG(或SOD)材料。即，优选第一上部绝缘膜7包括有机SOG材料、有机SOD材料、无机SOG材料以及无机SOD材料中的至少一种。由此，可抑制之后在第一上部绝缘膜7上所形成的第二上部绝缘膜8形成时的裂缝(crack)的产生。并且，抑制热处理(氢化处理或氧化处理)时的氢或氧的逃选，提高TFT特性的均匀性。
作为无机SOG(或SOD)材料，优选是氢倍半硅氧烷(HydrogenSilsesquioxane)(HSQ)类。作为该HSQ类，例举为FOx-12～15(道康宁(Dow Corning)公司制)、OCDT-12、OCDT-32(东京应化工业会社制)。作为有机SOG(或SOD)材料，优选是甲基倍半硅氧烷(methyl silsesquioxane)(MSQ)类。作为该MSQ系，例举为OCDT-9、OCDT-39(东京应化工业会社制)和HSG-R7、HSG-RZ25(日立化成工业会社制)。
接下来，以等离子体CVD等各种CVD法，以覆盖第一上部绝缘膜7的方式，形成第二上部绝缘膜8。第二上部绝缘膜8成为可抑制水分扩散的膜。作为第二上部绝缘膜8，优选是能够由等离子体CVD形成的氮化硅膜。在此，说明等离子体CVD。在离子体CVD中，产生包括原料分子的气体的等离子体，由在该等离子体中加速的电子使原料分子离解。这样，在等离子体中，将原料分子离解，促进化学反应(基(radical)反应)，能够在比减压CVD低的温度(250～400℃)下成膜。由此，适于上部绝缘膜这样的保护(钝化(passivation))膜形成。此外，在离子体CVD中，能够在300℃以下的低温下形成膜，所以，能够在形成Al膜后形成保护膜。在减压CVD中，氮化硅膜在约650～800℃下形成、氧化硅膜在约650～750℃的温度下形成，与此相对，在等离子体CVD中，能够在约250～400℃下形成。在等离子体CVD中，使用高频(RF)放电。此外，在等离子体CVD中所使用的压力是约30～500Pa的气体压力，作为压力控制用的压力计，一般使用Baratron测量器。
此外，如在非专利文献4中所述，将TEOS作为材料的氧化硅膜(TEOS氧化膜)释放水分。为了抑制该水分释放到第二上部绝缘膜8上，优选第二上部绝缘膜8在350℃以下致密地形成。并且，如上所述，根据等离子体CVD，因为能够在比减压CVD低的温度下形成，所以，是适合的。此外，由等离子体CVD形成的氮化膜在膜质的紧密性、针对Na离子(ion)等碱性离子(alkali ion)的阻碍(block)性、机械强度、台阶覆盖方面是优良的，所以，适于作为第二上部绝缘膜8。在形成第二上部绝缘膜8之后，将第二上部绝缘膜8作为覆盖膜进行热处理。通过该热处理，从第一上部绝缘膜7释放水分，该水分扩散到半导体膜4中，使半导体膜4内以及界面的硅中的悬空键减少。该热处理可以在200～600℃下进行，但是，特别地，考虑到非专利文献4中所记载的TEOS氧化膜的水分释放温度，优选在200～350℃下进行。在200℃以下，水分的扩散不充分，另一方面是因为非晶硅的Si-H键在高温下容易切断。此外，在第一上部绝缘膜7中包含HSQ类或MSQ类的情况下，需要注意热分解，特别地，在HSQ类的情况下的热处理温度优选为400℃以下。与此相对，如专利文献4所示，在LTPS-TFT的情况下，与本实施方式的a-Si TFT相比较，需要对结晶化的硅进行高温的热处理。通过所述步骤，如图5(c)所示，在衬底上制造TFT108。
在该热处理之后，在预定部分，利用光刻蚀在第二上部绝缘膜8以及其下层的第一上部绝缘膜7上，对接触孔10进行开口。由此，除去在漏电极6b上所形成的第二上部绝缘膜8以及第一上部绝缘膜7的一部分，漏电极6b露出。并且，由溅射等形成导电材料，光刻蚀成预定的形状。由此，对于像素电极9来说，在一个像素中，形成在除了TFT108之外的大致整个面上。并且，像素电极9也填充到接触孔10中，与漏电极6b导通。即，像素电极9通过接触孔10与漏电极6b电连接。通过以上步骤，如图5(d)所示，制造TFT阵列衬底100。
在所述的TFT阵列衬底100、以及形成有对置电极126、滤色片层125等的对置衬底122的表面上涂敷聚酰亚胺(polyimide)等取向膜。并且，在施加取向处理之后，在两个衬底100、122上涂敷密封剂123，使其贴合。接下来，在空单元(cell)内注入液晶，在形成液晶层124之后，利用密封材料密封液晶单元。并且，在液晶单元上贴合偏光板127等，形成液晶显示面板120。在液晶显示面板120上安装驱动电路，配置背光单元121，由此，制造液晶显示装置128。
如上所述，根据所制造的TFT108、液晶显示装置128，以覆盖沟道区域4b的方式依次形成第一上部绝缘膜7、第二上部绝缘膜8。第一上部绝缘膜7是利用热处理释放水分的膜。并且，第二上部绝缘膜8是作为抑制水分扩散的膜的覆盖膜。在形成第一上部绝缘膜7以及第二上部绝缘膜8成膜之后实施热处理，由此，水分扩散到半导体膜4的硅中，硅中的悬空键被修复。并且，可实现载流子迁移率(μeff)较大、导通电流较大的电特性。即，可得到驱动可靠性较高、TFT特性良好的TFT108。由此，根据本实施方式的显示装置的制造方法，显示特性变得良好。
一般地，对于存在于硅中的Si-H键来说，在a-Si中存在很多。对于该Si-H键来说，氢(H)由于热处理等而容易离解，硅中的悬空键增加。即，将本发明应用于a-Si TFT中的情况最有效。因此，在本实施方式中，对在半导体膜4中使用a-Si的a-Si TFT进行了说明，但是不限于此。例如，也可以是多晶硅(p-Si)TFT、微晶硅TFT以及并用这些的TFT(a-Si和微晶硅并用TFT等)。此外，可以是刻蚀停止部(ES)型TFT，也可以是CE型TFT。这是因为，CE型TFT与ES型TFT不同，不需要在半导体膜的沟道区域上形成刻蚀停止部(etching stopper)，能够在沟道区域上直接形成作为第一保护膜的第一上部绝缘膜。由此，如ES型TFT那样，刻蚀停止部没有成为障碍，在CE型TFT的情况下，水分可以充分地到达半导体膜。并且，用于使水分扩散的热处理为比较低的温度，热处理时间也能够成为短时间。此外，与ES型TFT不同，由于CE型TFT不需要形成刻蚀停止部，所以，不需要成为刻蚀停止部的绝缘材料的膜形成、用于形成刻蚀停止部的照相制版步骤、刻蚀等步骤，得到可降低成本(cost)的效果。
实施方式2
使用图6以及图7说明本实施方式的TFT108。图6是示出TFT108的结构的截面示意图。图7是示出一个像素中的TFT阵列衬底100的结构的截面示意图。并且，在图中相同的序号表示同一层。在本实施方式中，除了半导体膜4以及导电性杂质半导体膜5的形状以外，与实施方式1相同。
在本实施方式中，在源电极6a以及漏电极6b的下部整个区域，形成导电性杂质半导体膜5。并且，形成在导电性杂质半导体膜5的下层的半导体膜4也形成在源电极6a以及漏电极6b的下部整个区域、以及源电极6a以及漏电极6b之间。这是由半导体膜4、导电性杂质半导体膜5、源电极6a以及漏电极6b的形状加工的顺序引起的。
如上所述，在实施方式1中，在半导体膜4以及导电性杂质半导体膜5的图形形成之后，对源电极6a以及漏电极6b进行图形形成。与此相对，在本实施方式中，在源电极6a以及漏电极6b的图形形成之后，对半导体膜4以及导电性杂质半导体膜5进行图形形成。此外，在利用光刻蚀进行构图时，使用多灰度掩模，由此，对抗蚀剂进行曝光的转印步骤减少，生产率提高。在多灰度掩模中，存在灰色调掩模(graytonemask)、半色调掩模(halftone mask)。在灰色调掩模中，形成曝光机的分辨率以下的狭缝(slit)，该狭缝部遮挡光的一部分，成为中间曝光。另一方面，半色调掩模利用半黎明膜，进行中间曝光。由此，可利用任意一种掩模，实现曝光部分、中间曝光部分、未曝光部分这三个曝光等级。并且，从掩模上对抗蚀剂进行曝光，进行感光。之后，对感光的抗蚀剂进行显影，由此，能够形成两种厚度的抗蚀剂图形。对于此处的抗蚀剂图形来说，沟道区域4b上的抗蚀剂图形的膜厚变薄。并且，从该抗蚀剂图形上进行刻蚀，由此，能够对半导体膜4、导电性杂质半导体膜5、源电极6a以及漏电极6b进行图形形成。并且，除了这些步骤以外的步骤与实施方式1相同。在本实施方式中，也能够得到与实施方式1相同的效果。
实施方式3
使用图8以及图9对本实施方式的TFT108进行说明。图8是示出TFT108的结构的截面示意图。图9是示出一个像素中的TFT阵列衬底100的结构的截面示意图。并且，在图中相同的序号表示同一层。在本实施方式中，除了第二上部绝缘膜8以及像素电极9以外，与实施方式1相同。
在本实施方式中，使用导电膜11代替第二上部绝缘膜8。即，在第一上部绝缘膜7上形成作为第二保护膜的导电膜11。此外，在漏电极6b上的第一上部绝缘膜7中形成接触孔10。由此，漏电极6b和导电膜11连接，取得导通。此外，如图9所示，在液晶显示装置128等显示装置中所使用的TFT阵列衬底100的情况下，导电膜11可用作像素电极9。导电膜11是能够抑制水分扩散的膜。
接下来，使用图10对TFT阵列衬底100的制造方法进行说明。图10是示出TFT阵列衬底100的制造方法的截面示意图。
首先，如图10(a)所示，在绝缘性衬底1上形成栅电极2、栅极绝缘膜3。并且，如图10(b)所示，形成半导体膜4、导电性杂质半导体膜5、源电极6a以及漏电极6b。接下来，以覆盖这些的方式形成第一上部绝缘膜7。由此，如图10(c)所示，在衬底上形成TFT108。并且，至此的步骤与实施方式1相同地进行。接下来，在预定的部分上，在第一上部绝缘膜7中利用光刻蚀对接触孔10进行开口。由此，形成在漏电极6b上的第一上部绝缘膜7的一部分被除去，漏电极6b露出。并且，在第一上部绝缘膜7上以溅射等形成导电膜11，利用光刻蚀加工成预定形状。在此，在一个像素中，在包括TFT108的大致整个表面上形成导电膜11。并且，导电膜11也填充到接触孔10中，与漏电极6b导通。即，导电膜11通过接触孔10与漏电极6b电连接。导电膜11成为能够抑制水分扩散的膜。作为导电膜11，优选由包含Al、Ti、Ta、W、Mo、TiN、TaN、MoN、ZrN、VN、HfN、NbN、TiZrN、ZrVN、ITO、IZO、ITZO、ZnO中的至少一种的膜形成。如图1所示，在液晶显示装置128是透过型的情况下，需要导电膜11是透明电极，作为此时的导电膜11，优选为ITO、IZO、ITZO、ZnO。此外，在液晶显示装置128是反射型的情况下，优选是至少使反射率较高的Al为表面的单层膜或者多层膜。并且，将导电膜11作为覆盖膜实施热处理。并且，此处的热处理与实施方式1中的第二上部绝缘膜8相同地进行。通过以上步骤，如图10(d)所示，制造TFT阵列衬底100。使用该TFT阵列衬底100，与实施方式1相同地，制造液晶显示装置128。
根据本实施方式的TFT108、液晶显示装置128，可使用导电膜11作为第二上部绝缘膜8以及像素电极9。由此，制造工艺合理化并简化，生产率提高。本实施方式也可得到与实施方式1相同的效果。
实施方式4
使用图11以及图12说明本实施方式的TFT。图11是示出TFT108的结构的截面示意图。图12是示出一个像素中的TFT阵列衬底100的结构的截面示意图。并且，在图中相同的序号表示同一层。在本实施方式中，除了半导体膜4以及导电性杂质半导体膜5的形状以外，与实施方式3相同。
在源电极6a以及漏电极6b的下部整个区域形成导电性杂质半导体膜5。并且，在导电性杂质半导体膜5的下层所形成的半导体膜4也形成在源电极6a以及漏电极6b的下部整个区域、以及源电极6a和漏电极6b之间。这是由半导体膜4以及导电性杂质半导体膜5的形状加工的顺序引起的。
如上所述，在实施方式3中，在半导体膜4以及导电性杂质半导体膜5的图形形成之后，对源电极6a以及漏电极6b进行图形形成。与此相对，在本实施方式中，在源电极6a以及漏电极6b的图形形成之后，对半导体膜4以及导电性杂质半导体膜5进行图形形成。此外，在利用光刻蚀进行的图形形成时，使用多灰度掩模，由此，对抗蚀剂进行曝光的转印步骤减少，生产率提高。并且，半导体膜4、导电性杂质半导体膜5、源电极6a以及漏电极6b的形成与实施方式2相同。并且，除了这些步骤以外的步骤与实施方式3相同。在本实施方式中，也可以得到与实施方式2和实施方式3相同的效果。

Claims (13)

1.一种薄膜晶体管，其特征在于，具有：
栅电极；
栅极绝缘膜，以覆盖所述栅电极的方式形成；
半导体层，隔着所述栅极绝缘膜形成在所述栅电极上，并具有沟道区域；
源电极以及漏电极，与所述半导体层连接的区域的至少一部分配置在与所述栅电极重叠的位置；
第一保护膜，以覆盖所述半导体层、所述源电极以及所述漏电极的方式形成，并包含有机SOG材料、有机SOD材料、无机SOG材料、无机SOD材料以及氧化硅中的至少一种，所述有机SOG材料、所述有机SOD材料、所述无机SOG材料、所述无机SOD材料以及所述氧化硅中的任一层与所述半导体层的所述沟道区域直接接触，利用热处理释放水分；以及
第二保护膜，以覆盖所述第一保护膜的方式形成，抑制水分扩散。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第二保护膜由包含氮化硅膜的膜形成。
3.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第二保护膜是导电膜，所述导电膜由包含Al、Ti、Ta、W、Mo、TiN、TaN、MoN、ZrN、VN、HfN、NbN、TiZrN、ZrVN、ITO、IZO、ITZO、ZnO中的至少一种的膜形成。
4.一种显示装置，其特征在于，
具有权利要求1所述的薄膜晶体管。
5.一种显示装置，具有权利要求3所述的薄膜晶体管，其中
所述薄膜晶体管在所述漏电极上还具有形成在所述第一保护膜中的接触孔，
所述导电膜利用所述接触孔与所述漏电极连接。
6.一种薄膜晶体管的制造方法，其特征在于，具有：
在衬底上形成栅电极的工序；
在所述栅电极上形成栅极绝缘膜的工序；
隔着所述栅极绝缘膜，在所述栅电极上形成具有沟道区域的半导体层的工序；
在所述半导体层上形成源电极以及漏电极的工序；
将利用热处理释放水分并包含有机SOG材料、有机SOD材料、无机SOG材料、无机SOD材料以及氧化硅中的至少一种的第一保护膜，以覆盖所述半导体层、所述源电极以及所述漏电极并且所述有机SOG材料、所述有机SOD材料、所述无机SOG材料、所述无机SOD材料以及所述氧化硅中的任一层与所述半导体层的所述沟道区域直接接触的方式形成的工序；
以覆盖所述第一保护膜的方式，形成抑制水分扩散的第二保护膜的工序；以及
利用热处理，使被所述第二保护膜覆盖的所述第一保护膜中的水分扩散的工序。
7.根据权利要求6所述的薄膜晶体管的制造方法，其特征在于，
在所述热处理的工序中，在200～350℃的温度下进行热处理。
8.根据权利要求6或7所述的薄膜晶体管的制造方法，其特征在于，
利用将TEOS作为原料气体的等离子体化学汽相沉积法，形成所述第一保护膜。
9.根据权利要求6或7所述的薄膜晶体管的制造方法，其特征在于，
所述第二保护膜在350℃以下形成。
10.根据权利要求6或7所述的薄膜晶体管的制造方法，其特征在于，
所述第二保护膜由包含氮化硅膜的膜形成。
11.根据权利要求6或7所述的薄膜晶体管的制造方法，其特征在于，
所述第二保护膜是导电膜，所述导电膜由包含Al、Ti、Ta、WMo、TiN、TaN、MoN、ZrN、VN、HfN、NbN、TiZrN、ZrVN、ITO、IZO、ITZO、ZnO中的至少一种的膜形成。
12.一种显示装置的制造方法，其特征在于，
具有权利要求6或7所述的薄膜晶体管的制造方法。
13.一种显示装置的制造方法，具有权利要求11所述的薄膜晶体管的制造方法，其中，
在形成所述第一保护膜的工序之后，还具有在所述漏电极上在所述第一保护膜中形成接触孔的工序，
所述导电膜利用所述接触孔与所述漏电极连接。
CN2008100853649A 2007-03-15 2008-03-14 薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法 Expired - Fee Related CN101267003B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-066718 2007-03-15
JP2007066718A JP5172178B2 (ja) 2007-03-15 2007-03-15 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法

Publications (2)

Publication Number Publication Date
CN101267003A CN101267003A (zh) 2008-09-17
CN101267003B true CN101267003B (zh) 2012-07-11

Family

ID=39761745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100853649A Expired - Fee Related CN101267003B (zh) 2007-03-15 2008-03-14 薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法

Country Status (5)

Country Link
US (1) US7847295B2 (zh)
JP (1) JP5172178B2 (zh)
KR (1) KR100927383B1 (zh)
CN (1) CN101267003B (zh)
TW (1) TWI376808B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101634411B1 (ko) * 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5711463B2 (ja) * 2009-01-16 2015-04-30 株式会社半導体エネルギー研究所 薄膜トランジスタ
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
EP2495780B1 (en) * 2009-10-29 2016-12-14 Dainichiseika Color & Chemicals Mfg. Co., Ltd. Organic semiconductor material, organic semiconductor thin film, and organic thin film transistor
TW201212237A (en) * 2010-09-03 2012-03-16 Au Optronics Corp Thin film transistor and fabricating method thereof
TWI446545B (zh) * 2011-08-30 2014-07-21 Au Optronics Corp 顯示面板之薄膜電晶體及其製作方法
CN103117226B (zh) * 2013-02-04 2015-07-01 青岛大学 一种合金氧化物薄膜晶体管的制备方法
KR101499076B1 (ko) * 2013-08-06 2015-03-06 (주) 파루 이중막을 구비한 박막 트랜지스터 및 그 제조방법
KR102304103B1 (ko) * 2015-04-02 2021-09-23 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 그 제조 방법
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162892A (en) 1983-12-24 1992-11-10 Sony Corporation Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer
JPS60136259A (ja) 1983-12-24 1985-07-19 Sony Corp 電界効果型トランジスタの製造方法
JPH0656856B2 (ja) 1984-08-10 1994-07-27 ソニー株式会社 半導体装置の製造方法
JPH05343534A (ja) 1992-06-10 1993-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置および半導体装置の層間膜形成方法
US6150692A (en) 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
JP3287107B2 (ja) 1993-07-13 2002-05-27 ソニー株式会社 表示素子用基板の製造方法
JPH0851156A (ja) 1994-05-31 1996-02-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH08172202A (ja) 1994-12-20 1996-07-02 Sharp Corp 薄膜トランジスタおよびその製造方法
JPH09298303A (ja) 1996-05-07 1997-11-18 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP2915397B1 (ja) 1998-05-01 1999-07-05 インターナショナル・ビジネス・マシーンズ・コーポレイション バックチャネル効果を防止する薄膜トランジスタおよびその製造方法
US6891236B1 (en) 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4101511B2 (ja) 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TW583492B (en) 2003-04-17 2004-04-11 Hannstar Display Corp Manufacturing method for LCD panel with high aspect ratio
KR101166358B1 (ko) * 2003-10-28 2012-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 형성 방법, 박막 트랜지스터 제조 방법, 및 액적 토출방법
JP4337555B2 (ja) * 2004-01-15 2009-09-30 セイコーエプソン株式会社 半導体装置の製造方法
US7221039B2 (en) 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2004363626A (ja) 2004-08-11 2004-12-24 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JP4801406B2 (ja) * 2004-09-30 2011-10-26 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2006332107A (ja) * 2005-05-23 2006-12-07 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびに画像表示装置
US7554261B2 (en) * 2006-05-05 2009-06-30 Eastman Kodak Company Electrical connection in OLED devices

Also Published As

Publication number Publication date
US20080224147A1 (en) 2008-09-18
TW200837962A (en) 2008-09-16
JP2008227368A (ja) 2008-09-25
US7847295B2 (en) 2010-12-07
KR100927383B1 (ko) 2009-11-19
JP5172178B2 (ja) 2013-03-27
KR20080084629A (ko) 2008-09-19
CN101267003A (zh) 2008-09-17
TWI376808B (en) 2012-11-11

Similar Documents

Publication Publication Date Title
CN101267003B (zh) 薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法
CN107507841B (zh) 阵列基板及其制作方法、显示装置
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
CN105489552B (zh) Ltps阵列基板的制作方法
CN102540603B (zh) 液晶显示装置
US8957418B2 (en) Semiconductor device and display apparatus
CN207216226U (zh) 显示装置
CN100517734C (zh) Tft阵列衬底的制造方法
CN100529931C (zh) 液晶显示器件的制造方法
CN103941505B (zh) 一种阵列基板及其制备方法和显示装置
US10181479B2 (en) Array substrate and manufacturing method thereof
JP2010041058A (ja) 薄膜トランジスタ基板とその製造方法
CN105470197A (zh) 低温多晶硅阵列基板的制作方法
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN105470195A (zh) Tft基板的制作方法
TW201721863A (zh) 顯示裝置
CN101740524B (zh) 薄膜晶体管阵列基板的制造方法
GB2546667A (en) Manufacturing method and device for thin flim transistor substrate
JP2006209130A (ja) 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法
TW200410175A (en) Substrate device, its manufacturing method, electrooptical apparatus, and electronic machine
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
TWI540645B (zh) 畫素結構與其製造方法
KR100539583B1 (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
KR20080048726A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN100456440C (zh) 高压水气退火的多晶硅薄膜晶体管组件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120711

Termination date: 20180314