JP5711463B2

JP5711463B2 - 薄膜トランジスタ

Info

Publication number: JP5711463B2
Application number: JP2010004588A
Authority: JP
Inventors: 山崎　舜平; 舜平山崎; 宮入　秀和; 秀和宮入; 安弘神保; 絵里香加藤; 貴志島津
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2009-01-16
Filing date: 2010-01-13
Publication date: 2015-04-30
Anticipated expiration: 2030-01-13
Also published as: JP2010186993A

Description

本発明は、薄膜トランジスタに関する。または、当該薄膜トランジスタを用いた表示装置などの半導体装置及び電子機器に関する。

近年、絶縁性表面を有する基板（例えば、ガラス基板）上の半導体薄膜（厚さ数ｎｍ〜数百ｎｍ程度）によって構成された、薄膜トランジスタ（以下、ＴＦＴという。）が注目されている。ＴＦＴは、ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）及び電気光学装置のような電子デバイスに広く応用されている。特に、液晶表示装置に代表される、表示装置のスイッチング素子として開発が急がれている。液晶表示装置などの表示装置では、スイッチング素子として、主に非晶質半導体膜または多結晶半導体膜を用いたＴＦＴが用いられている。

非晶質半導体膜を用いたＴＦＴは、電界効果移動度が低い。つまり、電流駆動能力が低い。一方で、多結晶半導体膜を用いたＴＦＴは、非晶質半導体膜を用いたＴＦＴに比べて電界効果移動度が２桁以上高く、液晶表示装置の画素部とその周辺の駆動回路を同一基板上に形成できる。しかしながら、多結晶半導体膜を用いたＴＦＴは、非晶質半導体膜を用いたＴＦＴに比べて、半導体膜の結晶化及び不純物元素の導入（ドーピング）などにより工程が複雑化する。そのため、歩留まりが低く、コストが高く、面内ばらつきが大きいという問題がある。多結晶半導体膜の形成方法としては、例えば、パルス発振のエキシマレーザビームの形状を光学系により線状に加工し、非晶質半導体膜に対して線状のレーザビームを走査させつつ照射して結晶化する技術が広く知られている。

非晶質半導体膜を用いたＴＦＴにおいて電界効果移動度が低い要因の一は、非晶質半導体膜中に多数含まれるダングリングボンドにある。ダングリングボンドにより欠陥準位が形成され、この欠陥準位にキャリアがトラップされるため、電流が流れにくく、十分なオン電流を得ることが困難である。

そこで、このような非晶質半導体膜のキャリア移動度を高め、十分なオン電流を得るために様々な技術開発がなされている（例えば、特許文献１を参照）。

ところで、表示装置のスイッチング素子としては、非晶質半導体膜を用いたＴＦＴまたは多結晶半導体膜を用いたＴＦＴの他に、結晶性半導体膜として微結晶半導体膜を用いたＴＦＴが知られている（例えば、特許文献２を参照）。微結晶半導体膜は直接堆積法による形成が可能であり、基板面内における膜質のばらつきが小さいというメリットがある。特に、コスト面で、多結晶半導体膜に対して優位性がある。

特開２００８−２２７３６８号公報特開２００１−２９２２７６号公報

本発明の一態様は、電界効果移動度が高く、オン電流が十分に大きいＴＦＴを提供することを課題の一とする。

本発明の一態様は、チャネル形成領域に結晶性半導体膜を適用したＴＦＴであって、ダングリングボンドを終端させることが可能な絶縁膜によって該結晶性半導体膜を挟持したＴＦＴである。ここで、ダングリングボンドを終端させることが可能な絶縁膜は、水酸基（以下、ＯＨ基ともいう。）を含む絶縁膜であればよい。

本発明の一態様は、オン電流の経路となる半導体層が、該半導体層中のダングリングボンドを終端可能な成分を含む絶縁膜によって挟持されていることを特徴とするＴＦＴである。

本発明の一態様は、ゲート電極と、該ゲート電極を覆って設けられたゲート絶縁層と、該ゲート絶縁層上に設けられた半導体層と、該半導体層上に不純物半導体層を介して設けられたソース電極及びドレイン電極と、少なくとも前記半導体層を覆って設けられた保護層と、を有し、前記半導体層は、前記ゲート絶縁層に接する結晶性半導体層と、前記結晶性半導体層よりもキャリア移動度が小さく前記不純物半導体層に接するバッファ層と、を有し、前記ゲート絶縁層と前記保護層は、前記半導体層のダングリングボンドを終端可能な成分を含む絶縁膜により形成されていることを特徴とするＴＦＴである。

本発明の一態様は、ゲート電極と、該ゲート電極を覆って設けられたゲート絶縁層と、該ゲート絶縁層上に設けられた半導体層と、該半導体層上に不純物半導体層を介して設けられたソース電極及びドレイン電極と、少なくとも前記半導体層を覆って設けられた保護層と、を有し、前記半導体層は、前記ゲート絶縁層に接し、且つ前記保護層と一部が接して設けられた結晶性半導体層と、前記結晶性半導体層よりもキャリア移動度が小さく前記不純物半導体層下にのみ接して設けられた一対のバッファ層と、を有し、前記ゲート絶縁層と前記保護層は、前記半導体層のダングリングボンドを終端可能な成分を含む絶縁膜により形成されていることを特徴とするＴＦＴである。該ＴＦＴにおいて、前記結晶性半導体層は、前記一対のバッファ層及び前記保護層に接する側の面が凹凸形状であってもよいし、前記結晶性半導体層は、前記一対のバッファ層及び前記保護層に接する側に頂点を有する錐形状の突起を複数有していてもよい。

上記構成のＴＦＴにおいて、前記半導体層のダングリングボンドを終端可能な前記成分として、例えば水酸基が挙げられる。

上記構成のＴＦＴにおいて、前記保護層上には結晶性半導体層のチャネル形成領域と対向して設けられた更なるゲート電極を有することが好ましい。

上記構成のＴＦＴにおいて、前記ダングリングボンドを終端可能な成分を含む絶縁膜として、例えば珪酸エチルを用いて形成された酸化シリコン膜が挙げられる。

上記構成のＴＦＴにおいて、前記ゲート絶縁層は、窒化シリコン膜と珪酸エチルを用いて形成された酸化シリコン膜との積層膜からなり、前記保護層は、珪酸エチルを用いて形成された酸化シリコン膜と窒化シリコン膜との積層膜からなることが好ましい。このような構成とすることで、珪酸エチルを用いて形成された酸化シリコン膜からダングリングボンドを終端する成分（例えばＯＨ基）が抜け出すことなく、前記半導体層を十分に終端することができる。

なお、「膜」とは、全面に形成されたパターン形成されていないものをいい、「層」とは、レジストマスクなどにより所望の形状に加工されたもの、または全面に形成された状態で加工されないものをいう。しかし、積層膜の各層については、膜と層を特に区別することなく用いることがある。

なお、「ゲート配線」とは、ＴＦＴのゲート電極に接続される配線をいう。ゲート配線は、ゲート電極層により形成される。なお、ゲート配線は走査線と呼ばれることがある。

なお、「ソース配線」とは、ＴＦＴのソース電極及びドレイン電極の一方に接続される配線をいう。ソース配線は、ソース電極及びドレイン電極層により形成される。なお、ソース配線は信号線と呼ばれることがある。

電界効果移動度が高く、オン電流が十分に大きいＴＦＴを得ることができる。

ＴＦＴの一例を説明する図。ＴＦＴの一例を説明する図。ＴＦＴの作製方法の一例を説明する図。ＴＦＴの作製方法の一例を説明する図。ＴＦＴの作製方法の一例を説明する図。ＴＦＴの作製方法の一例を説明する図。ＴＦＴの一例を説明する図。ＴＦＴの一例を説明する図。ＴＦＴの作製方法の一例を説明する図。ＴＦＴの作製方法の一例を説明する図。ＴＦＴの作製方法の一例を説明する図。ＴＦＴの作製方法の一例を説明する図。ＴＦＴの一例を説明する図。ＴＦＴの一例を説明する図。ＴＦＴの作製方法の一例を説明する図。ＴＦＴの一例を説明する図。ＴＦＴの一例を説明する図。ＴＦＴの作製方法の一例を説明する図。ＴＦＴの作製方法の一例を説明する図。ＴＦＴの作製方法の一例を説明する図。表示パネルまたは発光パネルの構成の一例を説明する図。液晶表示パネルの一例を説明する図。発光パネルの一例を説明する図。電子機器の一例を説明する図。実施例１を説明する図。実施例１を説明する図。実施例１を説明する図。実施例１を説明する図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。

（実施の形態１）
本実施の形態では、ＴＦＴ及びその作製方法の一例について図１乃至図６を参照して説明する。

図１に示すＴＦＴは、基板１００上にゲート電極層１０２を有し、ゲート電極層１０２を覆ってゲート絶縁層１０４を有し、ゲート絶縁層１０４に接して結晶性半導体層１０６を有し、結晶性半導体層１０６上にバッファ層１０８を有し、バッファ層１０８上に接して不純物半導体層１１０を有し、不純物半導体層１１０上に接してソース電極及びドレイン電極層１１２を有する。バッファ層１０８には一部がエッチングされたバックチャネル部が設けられており、該バックチャネル部に接し、且つ該ＴＦＴを覆って保護層１１４が設けられている。保護層１１４には開口部１１６が設けられており、開口部１１６を介してソース電極及びドレイン電極層１１２と保護層１１４上に設けられた画素電極層１１８が接続されている。

なお、結晶性半導体層１０６とバッファ層１０８は、互いに接して積層されている。例えば、結晶性半導体層１０６を微結晶半導体により形成し、バッファ層１０８を、後述する非晶質半導体を含む半導体により形成するとよい。ＴＦＴがオンすると結晶性半導体層１０６に流れる電流が支配的であり、ＴＦＴがオフするとバッファ層１０８に流れる電流が支配的である。そして、バッファ層１０８を後述する非晶質半導体を含む半導体により形成することで、オン電流の低下を防ぐこともできる。そのため、結晶性半導体層１０６を結晶性半導体により形成し、バッファ層１０８を後述する非晶質半導体を含む半導体により形成することで、オン電流が大きいＴＦＴを得ることができる。ただし、バッファ層１０８はこれに限定されず、例えば非晶質半導体により形成してもよい。

ここで、ＴＦＴを構成する層のそれぞれについて説明する。

基板１００は、基板１００上に形成される薄膜（結晶性半導体層１０６など）の形成工程に耐えうる程度の耐熱性及び耐薬品性などを有していればよく、特定の材料からなる基板に限定されるものではない。具体的には、ガラス基板、石英基板、ステンレス基板及びシリコン基板が挙げられる。なお、図１に示すＴＦＴを表示装置に適用する場合には、基板１００には透光性を有する基板を用いればよく、例えば、ガラス基板または石英基板を用いればよい。基板１００がマザーガラスの場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。

ゲート電極層１０２は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ若しくはＳｃなどの金属材料またはこれらを主成分とする合金材料により形成することができる。ゲート電極層１０２は、これらの材料により単層で形成しても良いし、これらを積層して形成してもよい。なお、ゲート電極層１０２は、ゲート配線も構成する。

ゲート絶縁層１０４は、ダングリングボンドを終端させることが可能な絶縁膜によって形成する。ダングリングボンドを終端させることが可能な絶縁膜として、例えば水酸基を含む酸化シリコン膜が挙げられる。なお、単層で形成しても良いし、これらを積層して形成してもよい。ゲート絶縁層１０４は、形成ガスに珪酸エチル（ＴＥＯＳ（化学式：Ｓｉ（ＯＣ_２Ｈ_５）_４））を用いて形成した酸化シリコンによって形成することが特に好ましい。より好ましくは窒化シリコン膜上に形成ガスに珪酸エチルを用いた酸化シリコン膜を形成する。

形成ガスに珪酸エチルを用いると、珪酸エチルと酸素が反応して酸化シリコン膜が形成される。このように形成された酸化シリコン膜は被覆性が高いため、膜の形成不良による歩留まりの低下などを防止することができる。なお、形成方法としてはＣＶＤ法を用いればよく、好ましくはプラズマＣＶＤ法を用いる。

なお、ゲート絶縁層１０４は単層で形成してもよいし、複数の絶縁層を積層した積層膜により形成してもよい。ゲート絶縁層１０４を積層膜により形成する場合には、少なくとも結晶性半導体層１０６に接する側にダングリングボンドを終端させることが可能な絶縁膜を設ければよい。この場合には、例えば、酸化窒化シリコンまたは窒化酸化シリコン上に、形成ガスに珪酸エチルを用いて形成した酸化シリコン膜を用いればよい。

珪酸エチルを用いて形成した酸化シリコンに代表される酸化シリコンによりゲート絶縁層１０４を形成することで、結晶性半導体層１０６の結晶性を向上させることができる。ゲート絶縁層１０４表面に存在する、シリコンの結晶成長を阻害する窒素の濃度を低減させることができるためである。これについては実施例１にて詳細に説明する。

なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：ＨｙｄｒｏｇｅｎＦｏｒｗａｒｄＳｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。一方で、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。

結晶性半導体層１０６は、上記説明したように結晶性半導体により形成するとよい。結晶性半導体には、多結晶半導体または微結晶半導体などを含むが、結晶化工程が不要で直接堆積法による形成が可能な微結晶半導体により形成することが好ましい。基板面内における膜質のばらつきが小さく、低コストで形成することができるからである。

バッファ層１０８は、非晶質半導体と微小半導体結晶粒を有し、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔｐｈｏｔｏｃｕｒｒｅｎｔｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体により形成することが好ましい。すなわち、従来の非晶質半導体と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテール（裾）の傾きが急峻である秩序性の高い半導体により形成することが好ましい。

ただし、バッファ層１０８は、上記の記載に限定されず、非晶質半導体により形成してもよい。バッファ層１０８は、少なくとも結晶性半導体層１０６よりもキャリア移動度の低い材料により設ければよい。バッファ層１０８を有することで、オフ電流を抑えることができる。

または、結晶性半導体層１０６として、上記した非晶質半導体と微小半導体結晶粒を有する半導体層を形成してもよい。この場合にはバッファ層１０８も上記した非晶質半導体と微小半導体結晶粒を有する半導体により形成してもよい。または、結晶性半導体層１０６として、上記した非晶質半導体と微小半導体結晶粒を有する半導体層を形成し、バッファ層１０８として非晶質半導体層を形成してもよい。

第１の不純物半導体層１１０は、半導体層とソース電極及びドレイン電極層１１２をオーミック接触させることを目的として設ける層であり、形成ガスに一導電型を付与する不純物元素を含ませることで形成することができる。導電型がｎ型のＴＦＴを形成する場合には、代表的には不純物元素としてリンを添加すれば良く、水素化シリコンにフォスフィン（化学式：ＰＨ_３）などのｎ型の導電型を付与する不純物元素を含む気体を加えて形成することができる。導電型がｐ型のＴＦＴを形成する場合には、代表的には不純物元素としてボロンを添加すれば良く、水素化シリコンにジボラン（化学式：Ｂ_２Ｈ_６）などのｐ型の導電型を付与する不純物元素を含む気体を加えればよい。第１の不純物半導体層１１０の結晶性は特に限定されず、結晶性半導体であってもよいし、非晶質半導体であってもよいが、結晶性半導体により設けることが好ましい。第１の不純物半導体層１１０を結晶性半導体層により設けることで、オン電流が大きくなるからである。なお、一導電型を付与する不純物元素は、概ね１×１０^１９ｃｍ^−３以上１×１０^２１ｃｍ^−３以下で含まれるように形成すればよい。

ソース電極及びドレイン電極層１１２は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ若しくはＳｃなどの金属材料またはこれらを主成分とする合金材料により形成することができる。ソース電極及びドレイン電極層１１２は、これらの材料により単層で形成しても良いし、これらを積層して形成してもよい。なお、ソース電極及びドレイン電極層１１２は、ソース配線も構成する。

保護層１１４は、ゲート絶縁層１０４と同様に形成することができる。すなわち、ゲート絶縁層１０４と保護層１１４を同様の材料により形成し、これらにより結晶性半導体層１０６とバッファ層１０８を挟持すればよい。

なお、保護層１１４は、ゲート絶縁層１０４と同様に単層で形成してもよいし、複数の絶縁層を積層した積層膜により形成してもよい。保護層１１４を積層膜により形成する場合には、少なくともバッファ層１０８などに接する側にダングリングボンドを終端させることが可能な絶縁膜を設ければよい。この場合には、例えば、形成ガスに珪酸エチルを用いて形成した酸化シリコン膜上に、酸化窒化シリコンまたは窒化酸化シリコンを形成すればよい。

画素電極層１１８は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはこれらの２種以上の共重合体などがあげられる。

画素電極層１１８は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物または酸化シリコンを添加したインジウム錫酸化物などを用いて形成してもよい。

図１に示すＴＦＴは、上記したようにダングリングボンドを終端させることが可能な絶縁膜により半導体層が挟持されている。そのため、チャネル形成領域のダングリングボンドは終端され、欠陥準位が低減されている。従って、図１に示すＴＦＴは、半導体層中のキャリア移動度が高く、電界効果移動度が高く、オン電流が大きいＴＦＴである。

なお、図１に示すＴＦＴでは、珪酸エチルにより形成した酸化シリコン膜をゲート絶縁膜と保護層の双方に適用している。そのため、チャネル形成領域である結晶性半導体層１０６のダングリングボンドを十分に終端することができ、チャネル形成領域を有する半導体層のキャリア移動度を十分に高くすることができる。更には、図１に示すＴＦＴはバッファ層１０８を有するため、そのオフ電流は十分に小さいものとなる。しかし、バッファ層１０８は、キャリア移動度の小さい半導体膜によって形成されるため、バッファ層１０８の移動度が結晶性半導体層１０６と比較して過度に低いと、オン電流を低下させる原因となるため好ましくない。しかし、図１に示すＴＦＴのように、珪酸エチルにより形成した酸化シリコン膜をバッファ層１０８にも接して形成することでバッファ層１０８中のダングリングボンドも終端することができ、バッファ層１０８によりオフ電流を抑えた場合であってもオン電流を十分に大きくすることができる。

なお、本実施の形態において開示するＴＦＴは、図１に示す形態に限定されない。より好ましくは、保護層１１４上のチャネル形成領域と重畳する領域に更なるゲート電極層を設ける。この、更なるゲート電極層によりＴＦＴのオン電流及びオフ電流を制御することができる。

図２は、図１に示すＴＦＴを覆う保護層１１４上のチャネル形成領域と重畳する領域に更なるゲート電極層１１８Ｂが設けられた形態を示す。更なるゲート電極層１１８Ｂは、画素電極層１１８Ａと同一の層である。このような構造とすることで閾値電圧の制御が可能となる。従って、オン電流が高くオフ電流が低い、高速動作が可能なＴＦＴとすることができる。

なお、図２に示すＴＦＴは、更なるゲート電極を画素電極層と同時に形成される導電層により設けるため、工程数を増加させることなく上記メリットを有するＴＦＴを作製することができる。

なお、保護層上のチャネル形成領域と重畳する領域に更なるゲート電極層を設ける場合のＴＦＴの形態については、図２に示すＴＦＴに限定されない。図２に示すＴＦＴでは、更なるゲート電極が画素電極層１１８により設けられているが、更なるゲート電極層として導電層を別途形成してもよい。なお、図２に示すＴＦＴでは、各画素においてゲート電極層と更なるゲート電極層がコンタクトしているが、ゲート電極層と更なるゲート電極層を各画素においてコンタクトさせずに独立に制御してもよい。この場合には、更なるゲート電極層を設けるために工程数が増加することになる。

次に、図１に示すＴＦＴの作製方法について説明する。

まず、基板１００上にゲート電極層１０２を形成する。基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度以上の耐熱性を有するプラスチック基板などを用いることができる。または、ステンレス合金などの金属基板の表面に絶縁層を設けた基板を用いても良い。すなわち、基板１００としては、絶縁性表面を有する基板を用いる。基板１００がマザーガラスの場合、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のどれを用いてもよい。

ゲート電極層１０２は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ若しくはＳｃなどの金属材料またはこれらを主成分とする合金材料を用いて形成することができる。なお、これらは単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ａｌ層上にＭｏ層またはＴｉ層が積層された二層の積層構造とすることが好ましい。電気的抵抗が低い層（例えば、Ａｌ層）上にバリア層として機能する金属層（例えば、Ｍｏ層またはＴｉ層）が積層して形成されることで、電気的抵抗を抑えて、且つ金属層から半導体層への金属元素の拡散を防止することができる。例えば、Ａｌ−Ｎｄ合金層上にＭｏ層を積層して形成すると、耐熱性に優れ、且つ電気的抵抗が低い導電層を形成することができる。または、三層以上の積層構造としてもよい。

ゲート電極層１０２は、スパッタリング法または真空蒸着法により基板１００上に導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法などによりマスクを形成し、該マスクを用いて導電膜をエッチングすることで形成することができる（図３（Ａ）を参照）。または、Ａｇ、Ａｕ若しくはＣｕなどの導電性ナノペーストをインクジェット法により基板上に吐出して焼成することで形成することもできる。なお、ゲート電極層１０２と基板１００との密着性を向上させ、ゲート電極層１０２を構成する材料の拡散を防ぐバリアメタルとして、上記の金属材料の窒化物層を、基板１００と、ゲート電極層１０２との間に設けてもよい。ここでは、基板１００上に導電膜を形成し、フォトマスクにより形成したレジストマスクを用いてエッチングすることで、ゲート電極層１０２を形成する。

なお、ゲート電極層１０２上には、後の工程でソース配線（信号線）を形成する導電層などを形成するので、段差の箇所における配線切れ防止のため側面をテーパー状に加工することが好ましい。この工程でゲート電極のみならずゲート配線（走査線）も同時に形成することができる。更には、画素部が有する容量線も同時に形成することができる。なお、走査線とは、画素を選択する配線をいう。

次に、ゲート電極層１０２を覆ってゲート絶縁層１０４を形成し、ゲート絶縁層１０４上に結晶性半導体層１０６となる結晶性半導体膜１５０、バッファ層１０８となるバッファ半導体膜１５２、及び不純物半導体層１１０となる不純物半導体膜１５４を順に積層して形成する（図３（Ｂ）を参照）。なお、少なくとも、ゲート絶縁層１０４、結晶性半導体膜１５０及びバッファ半導体膜１５２を連続して成膜することが好ましい。更に好ましくは、ゲート絶縁層１０４から不純物半導体膜１５４まで連続して成膜する。少なくとも、ゲート絶縁層１０４、結晶性半導体膜１５０及びバッファ半導体膜１５２を大気に触れさせることなく連続して成膜することで、大気成分や大気中に浮遊する不純物元素によりこれらの層が汚染されることなく、積層膜の各層の界面を形成することができる。そのため、ＴＦＴの電気的特性のばらつきを低減することができ、信頼性の高いＴＦＴを歩留まりよく作製することができる。

ゲート絶縁層１０４は、少なくとも結晶性半導体層１０６及びバッファ層１０８に接する側を、これらに含まれるダングリングボンドを終端させることができる絶縁膜によって形成する。特に好ましくは、形成ガスに珪酸エチルを用いた酸化シリコン層をＣＶＤ法（より好ましくはプラズマＣＶＤ法）により形成する。なお、ゲート絶縁層１０４は、単層で形成しても良いし、これらを積層して形成してもよい。ゲート絶縁層１０４は、５０ｎｍ以上、好ましくは５０ｎｍ以上４００ｎｍ以下、より好ましくは１５０ｎｍ以上３００ｎｍ以下となるように形成するとよい。

結晶性半導体膜１５０は、プラズマＣＶＤ法などを用いて微結晶シリコンによって形成することができ、２ｎｍ以上６０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下の厚さで形成するとよい。

なお、本実施の形態の結晶性半導体のキャリア移動度は、非晶質半導体のキャリア移動度の概ね２倍〜２０倍である。そのため、結晶性半導体により形成されるＴＦＴでは、非晶質半導体により形成されるＴＦＴと比較して、Ｉ−Ｖ曲線における立ち上がり部分の傾きが急峻となる。ここで、ゲート電圧とは、ソース電極の電位を基準としたゲート電極の電位との電位差をいい、ドレイン電流とは、ソース電極とドレイン電極の間に流れる電流をいう。従って、結晶性半導体をチャネル形成領域に用いたＴＦＴは、スイッチング素子としての応答性に優れ、高速動作が可能である。表示装置のスイッチング素子として、結晶性半導体層をチャネル形成領域に用いたＴＦＴを用いると、チャネル形成領域の面積、即ちＴＦＴの面積を縮小することができるため、開口率を向上させ、高精細化が可能である。更には、駆動回路の一部または全体を画素部と同じ基板上に一体形成し、システムオンパネルを実現することもできる。

なお、結晶性半導体層は、価電子制御を目的とした不純物元素を添加せずとも弱いｎ型の電気伝導性を示すことが多い。そのため、ＴＦＴのチャネル形成領域として機能する結晶性半導体層には、ｐ型を付与する不純物元素（例えば、ボロン）を成膜と同時に、または成膜後に添加して閾値電圧Ｖ_ｔｈを調整してもよい。ｐ型を付与する不純物元素として代表的にはボロンがあり、ジボランまたは３フッ化ボロン（化学式：ＢＦ_３）などの不純物元素を含む気体を１ｐｐｍ〜１０００ｐｐｍ、好ましくは１〜１００ｐｐｍの割合で水素化シリコンに含ませることで形成するとよい。そして、結晶性半導体層中のボロンの濃度を、例えば１×１０^１４〜６×１０^１６ｃｍ^−３とするとよい。

なお、結晶性半導体膜１５０の厚さは、例えば、結晶性半導体膜１５０の成膜工程における堆積性ガス（例えば、シラン（化学式：ＳｉＨ_４）ガス）の流量と成膜時間により調整することができる。具体的には、酸素または窒素に代表される結晶化を阻害する成分を低減させ、シランなどの堆積性ガスの流量に対する水素などの希釈ガスの流量を大きくすることで形成することができる。このとき、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよい。このように結晶性半導体膜１５０が形成される。

バッファ層１０８は、電界を緩和してオフ電流を低減する層として機能する。ここでは、バッファ層１０８を、従来の非晶質半導体と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテール（裾）の傾きが急峻である秩序性の高い半導体膜を加工して形成する場合について説明する。このような半導体膜は、上記した結晶性半導体膜１５０の形成ガス中に、好ましくは窒素を含むガスを混合させ、結晶性半導体膜１５０の成膜条件よりも堆積性ガス（例えば、シランガス）に対する水素の流量比を小さくし、プラズマＣＶＤ法を用いることで、バッファ半導体膜１５２における結晶成長が抑制されることで形成される。なお、バッファ半導体膜１５２には、好ましくは窒素が１×１０^２０ｃｍ^−３乃至１×１０^２１ｃｍ^−３で含まれる。ここで、窒素は、ＮＨ基またはＮＨ_２基の状態で存在することが好ましい。半導体原子のダングリングボンドが窒素、好ましくはＮＨ基で架橋され、若しくはＮＨ_２基で終端されてキャリアが流れやすくなるためである。特に、隣り合う二つのシリコン原子のダングリングボンドを窒素原子若しくはＮＨ基により架橋することでキャリア移動度が向上し、オン電流が増大する。なお、ＮＨ_２基は主に半導体内部のダングリングボンドの終端に寄与する。この結果、結晶粒界や欠陥に起因するトラップ準位密度を小さくし、障壁ポテンシャルを消失させ若しくは低減させることができる。そのため、キャリアが散乱、トラップ、若しくは再結合されにくくなることで、キャリア移動度が向上し、ＴＦＴは十分な電界効果移動度とオン電流を得ることができる。

更には、ダングリングボンドが、窒素原子若しくはＮＨ基によって架橋され、またはＮＨ_２基によって終端されることで、半導体のバンドギャップ中央付近に形成されるトラップ準位が消失し、若しくはその数が少なくなる。そのため、このトラップ準位に起因する間接トンネル電流（例えば、ＳｈｏｃｋｌｅｙＲｅａｄＨａｌｌ電流、ＴｒａｐＡｓｉｓｔｅｄＴｕｎｎｅｌｉｎｇ電流、ＰｏｏｌｅＦｒｅｎｋｅｌ電流）を抑えることができ、オフ電流をも低減することができる。

上記説明したバッファ層１０８を設けることで、オン／オフ比が高いＴＦＴを得ることができる。なお、このとき、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよく、結晶性半導体層１０６を形成する時よりも希釈ガスの流量比を小さくするとよい。

なお、バッファ半導体膜１５２の酸素濃度は低減させることが好ましい。バッファ半導体膜１５２の酸素濃度を低減することにより、結晶粒と非晶質半導体との界面や、結晶粒同士の界面における、キャリアの移動を阻害する結合を低減することができる。

不純物半導体層１１０は、不純物半導体膜１５４を形成し、これをエッチングして形成することができる。不純物半導体層１１０として導電型がｎ型のＴＦＴを形成する場合には、代表的には不純物元素としてリンを添加すればよく、例えば水素化シリコンにフォスフィンを含む気体を加えることで形成することができる。または、導電型がｐ型のＴＦＴを形成する場合には、代表的には不純物元素としてボロンを添加すれば良く、例えば水素化シリコンにジボランを含む気体を加えることで形成することができる。不純物半導体層１１０は、結晶性半導体または非晶質半導体のどちらで形成してもよいが、好ましくは結晶性半導体により形成する。不純物半導体層１１０はバッファ層１０８とソース電極及びドレイン電極層１１２とがオーミック接触可能な厚さとすればよく、概ね２ｎｍ以上６０ｎｍ以下の厚さで形成するとよい。不純物半導体層１１０を可能な範囲で薄くすると、スループットを向上させることができる。なお、不純物半導体層１１０を結晶性半導体により形成する場合には、酸素または窒素に代表される結晶化を阻害する成分を低減させ、シランなどの堆積性ガスの流量に対する水素などの希釈ガスの流量を小さくすることで形成することができる。このとき、不純物半導体層１１０を非晶質半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１倍以上１０倍以下、好ましくは１倍以上５倍以下とすればよいが、結晶性半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよい。このように形成することで、一導電型を付与する不純物元素を含む微結晶半導体層が形成される。

なお、上述したように、ゲート絶縁層１０４となる膜から不純物半導体膜１５４までは連続して成膜することが好ましい。マルチチャンバーのＣＶＤ装置を用いると、堆積する膜の種類毎に反応室を配することが可能であり、複数の異なる種類の膜を大気に触れさせることなく連続して成膜することができる。

図６は、複数の反応室を備えたマルチチャンバープラズマＣＶＤ装置の一例の上断面を示す模式図である。この装置は、共通室１９２、ロード／アンロード室１９０、第１の反応室１７０ａ、第２の反応室１７０ｂ、第３の反応室１７０ｃ及び第４の反応室１７０ｄを備えている。ロード／アンロード室１９０のカセットに基板１００が装填されると、共通室１９２の搬送機構１９６によって各反応室に基板１００が搬出入される。共通室１９２と各反応室及びロード／アンロード室との間にはゲートバルブ１９４が備えられ、各反応室で行われる処理が互いに干渉しないように構成されている。各反応室は成膜する薄膜の種類に応じて使い分けることができる。例えば、第１の反応室１７０ａでは絶縁膜を成膜し、第２の反応室１７０ｂ及び第４の反応室１７０ｄでは半導体膜を成膜し、第３の反応室１７０ｃでは一導電型を付与する不純物元素が添加された半導体膜を成膜する。それぞれの薄膜は最適な成膜温度が異なるので、反応室を分けておくことで成膜温度の管理が容易となり、各薄膜を最適な温度で成膜することができる。さらに、同じ膜種を繰り返し成膜することができるので、成膜履歴に係る残留物の影響を排除することができる。なお、一の反応室で一の膜を成膜する構成としても良いし、結晶性半導体膜と非晶質半導体膜のように、一の反応室で複数の膜を成膜する構成としても良い。

各反応室には、排気手段としてターボ分子ポンプ１８４とドライポンプ１８６が接続されている。排気手段はこれらの真空ポンプの組み合わせに限定されるものではなく、概略１０^−５Ｐａから１０^−１Ｐａの真空度まで排気できるものであれば他の真空ポンプを用いても良い。ただし、第２の反応室１７０ｂでは、反応室内の圧力を概略１０^−５Ｐａ以下まで到達させることができるようにクライオポンプ１８８が接続されていることが好ましい。これらの排気手段と各反応室との間にはバタフライバルブ１８０及びコンダクタンスバルブ１８２の一方または双方が設けられている。バタフライバルブ１８０を用いることで排気手段と反応室を遮断することができる。そして、コンダクタンスバルブ１８２を用いることで排気速度を制御して、各反応室の圧力を調節することができる。

なお、第２の反応室１７０ｂに接続されているクライオポンプ１８８を用いることで、反応室内の圧力を１０^−５Ｐａよりも低い圧力（望ましくは超高真空）とすることも可能である。本実施の形態では、第２の反応室１７０ｂ内を１０^−５Ｐａよりも低い圧力にすることで、半導体膜中への酸素などの大気成分の混入を防止することができる。その結果、半導体膜に含まれる酸素濃度を１×１０^１６ｃｍ^−３以下とすることができる。

ガス供給手段１７８は、成膜に用いるガスが充填されているシリンダ、ストップバルブ及びマスフローコントローラなどで構成されている。ガス供給手段１７８ａは第１の反応室１７０ａに接続され、絶縁膜を成膜するためのガスを供給する。ガス供給手段１７８ｂは第２の反応室１７０ｂに接続され、半導体膜を成膜するためのガスを供給する。ガス供給手段１７８ｃは第３の反応室１７０ｃに接続され、例えばｎ型の導電型を付与する不純物元素が添加された半導体材料ガスを供給する。ガス供給手段１７８ｄは第４の反応室１７０ｄに接続され、半導体膜を成膜するためのガスを供給する。ガス供給手段１７８ｅはＡｒガスを供給する。ガス供給手段１７８ｆは反応室内のクリーニングに用いるエッチングガス（ここでは３フッ化窒素ガス）を供給する。Ａｒガスとクリーニングに用いるエッチングガスはすべての反応室において用いられるため、ガス供給手段１７８ｅとガス供給手段１７８ｆはすべての反応室に接続されていることが好ましい。

なお、各反応室にはプラズマを生成するための高周波電力供給手段が連結されている。ここで、高周波電力供給手段には高周波電源１７２と整合器１７４が含まれる。ただし、これに限定されず、マイクロ波発生部が接続されていてもよい。発生させるプラズマとしては、例えばＲＦ（１３．５６ＭＨｚ）プラズマ、ＶＨＦプラズマ（３０ＭＨｚ〜３００ＭＨｚ）、マイクロ波（２．４５ＧＨｚ）プラズマが挙げられる。なお、ＲＦプラズマとＶＨＦプラズマを同時に発生させる（２周波励起させる）と堆積率が向上するため好ましい。

なお、ここで用いるプラズマはパルス変調プラズマであることが好ましい。パルス変調プラズマを用いることで、成膜時の堆積率が向上し、成膜時に発生するパーティクルを低減し、成膜される半導体膜の膜質及び厚さの均一性を向上させることができる。そして、プラズマ発生時の紫外線量を低減することができ、成膜される半導体膜中の欠陥数を低減することができる。

なお、同一の反応室内において、結晶性半導体膜、非晶質半導体膜、及び一導電型を付与する不純物元素が添加された不純物半導体膜を連続して成膜してもよい。具体的には、ゲート絶縁膜が形成された基板を反応室内に搬入し、そこで結晶性半導体膜、非晶質半導体膜、及び一導電型を付与する不純物元素が添加された半導体膜（不純物半導体膜）を連続して成膜する。同一の反応室内で結晶性半導体膜及び非晶質半導体膜を連続して成膜することで、結晶歪の少ない界面を形成することが可能である。そのため、界面に意図しない準位が形成されることを防ぐことができる。更には、界面に混入しうる大気成分を低減することができる。

なお、図示しないが、図６に示すマルチチャンバープラズマＣＶＤ装置には予備室が連結されていてもよい。成膜前に予備室で基板を加熱しておくと、各反応室における成膜までの加熱時間を短縮することが可能であり、スループットを向上させることができる。

なお、上記説明したように連続して成膜することで、汚染源となりうる不純物元素によって界面が汚染されることなく、複数の膜を積層して形成することができる。そのため、ＴＦＴの電気的特性のばらつきを低減することができる。

上記に示すプラズマＣＶＤ装置を用いることで、各反応室で一種類の膜または組成の類似する複数種の膜を成膜することが可能であり、且つ大気に曝すことなく連続して成膜することができる。そのため、既に成膜した膜の残留物及び大気に浮遊する不純物元素によって界面が汚染されることなく、複数の膜を積層して形成することができる。

プラズマＣＶＤ装置の反応室内は、フッ素ラジカルでクリーニングするとよい。そして、クリーニング後、成膜前に反応室内に保護膜を成膜することが好ましい。

なお、本実施の形態において用いることのできる装置は上記の図６に示すものに限定されない。例えば、二の反応室が設けられたＣＶＤ装置を用いてもよい。このとき、一方の反応室（第１の反応室）は、形成ガスに珪酸エチルを用いた酸化シリコン膜の形成に用いる反応室とし、他方の反応室（第２の反応室）は、窒化シリコン膜、シリコン膜及び一導電型を付与する不純物元素を含むシリコン膜の形成に用いる反応室とすればよい。または、前記第２の反応室のみを有する装置を用いてもよい。

次に、不純物半導体層１１０となる不純物半導体膜１５４上にレジストマスク１５６を形成する（図３（Ｃ）を参照）。レジストマスク１５６は、フォトリソグラフィ法により形成することができる。または、インクジェット法などにより形成してもよい。または、コストの低減を目的として、印刷法により形成してもよいし、印刷法により形成した後にレーザー加工を行ってもよい。

次に、レジストマスク１５６を用いて、結晶性半導体膜１５０、バッファ半導体膜１５２、及び不純物半導体膜１５４をエッチングする。この処理により、これらの膜を素子毎に分離して、結晶性半導体層１０６、バッファ層１５８及び不純物半導体層１６０を形成する（図４（Ｄ）を参照）。その後、レジストマスク１５６を除去する。

なお、このエッチング処理では、結晶性半導体層１０６、バッファ層１５８及び不純物半導体層１６０が積層された薄膜積層体１６２の側面がテーパー形状となるようにエッチングを行うことが好ましい。テーパー角は３０°以上９０°以下、好ましくは４０°以上８０°以下とする。薄膜積層体１６２の側面をテーパー形状とすることで、後の工程でこれらの上に形成される層（例えば、導電膜１６４）の被覆性を向上させることができ、配線切れなどの形成不良を防止することができる。

次に、薄膜積層体１６２上に導電膜１６４を形成する（図４（Ｅ）を参照）導電膜１６４は、ゲート電極層１０２と同様の材料及び同様の形成方法により形成することができる。または、導電膜１６４は、Ａｇ、ＡｕまたはＣｕなどの導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法などを用いて吐出し、焼成することで形成しても良い。

次に、導電膜１６４上にレジストマスク１６６を形成する（図４（Ｆ）を参照）。レジストマスク１６６は、レジストマスク１５６と同様にフォトリソグラフィ法またはインクジェット法により形成することができる。または、コストの低減を目的として、印刷法により形成してもよいし、印刷法により形成した後にレーザー加工を行ってもよい。ここで、レジストマスクのサイズを調整するために酸素プラズマによるアッシングを行ってもよい。

次に、レジストマスク１６６を用いて導電膜１６４をエッチングし、導電膜１６４をパターン形成してソース電極及びドレイン電極層１１２を形成する。エッチングにはウエットエッチングを用いることが好ましい。ウエットエッチングによって、レジストマスク１６６から露出された部分の導電膜１６４が等方的にエッチングされる。その結果、レジストマスク１６６よりやや内側に端部を有するソース電極及びドレイン電極層１１２が形成される。このソース電極及びドレイン電極層１１２は、ＴＦＴのソース電極及びドレイン電極のみならず、ソース配線（信号線）も構成する。

次に、レジストマスク１６６が形成された状態で、バッファ層１５８及び不純物半導体層１６０をエッチングしてバックチャネル部を形成する。これにより、バッファ層１５８は一部を残してエッチングされ、バッファ層１０８及び不純物半導体層１１０が形成される。

ここで、エッチングはドライエッチングにより行うとよく、特に、酸素を含んだガスによるドライエッチングを行うとよい。酸素を含んだガスにより、レジストを後退させつつ不純物半導体層１１０と非晶質半導体層であるバッファ層１０８をエッチングすることができ、不純物半導体層１１０の側面と、非晶質半導体層であるバッファ層１０８の側面をテーパー形状にすることができるからである。エッチングガスとしては、例えば、４フッ化メタン（化学式：ＣＦ_４）に酸素を含ませたエッチングガス、または塩素に酸素を含ませたエッチングガスを用いる。不純物半導体層１１０の側面と、非晶質半導体層であるバッファ層１０８の側面をテーパー形状にすることで電界の集中を防ぎ、オフ電流を低減させることができる。

バッファ層１０８は、一部がエッチングされて凹部が設けられている。不純物半導体層１１０と重畳する部分のバッファ層１０８は、ソース領域及びドレイン領域の形成プロセスにおいてエッチングされないが、この部分の厚さは概ね８０ｎｍ以上５００ｎｍ以下であり、好ましくは１５０ｎｍ以上４００ｎｍであり、更に好ましくは２００ｎｍ以上３００ｎｍ以下である。上記のように、バッファ層１０８を十分に厚くすることで、結晶性半導体層１０６への不純物元素の混入などを防止することができる。このように、バッファ層１０８は、結晶性半導体層１０６の保護層としても機能する。

次に、レジストマスク１６６を除去する。

なお、ここまでの工程により生じた、バックチャネル部に存在する残渣及びレジストマスク１６６の除去に用いた剥離液の成分などは電気的特性に影響を与えることが多い。そのため、これらを除去することを目的として、レジストマスク１６６を除去した後に、更なるエッチング、プラズマ処理及び洗浄のいずれか一または複数の工程を用いることで、電気的特性が良好な（例えば、オフ電流が小さい）ＴＦＴを作製することができる。

以上の工程により、図１に示すボトムゲート型のＴＦＴを形成することができる（図５（Ｇ）を参照）。なお、図２に示すボトムゲート型のＴＦＴについても作製工程は上記と同様である。

その後、このＴＦＴを覆って保護層１１４を形成し、保護層１１４の一部をエッチングして開口部１１６を形成する（図５（Ｈ）を参照）。その後、保護層１１４上に開口部１１６を介して接続されるように画素電極層１１８を形成する（図５（Ｉ）を参照）。

なお、図１に示すＴＦＴは、ゲート配線とソース配線の交差部に、結晶性半導体層１０６、バッファ層１０８及び不純物半導体層１１０を有する。これにより、ゲート配線とソース配線の間に生じる寄生容量を低減することができる。ただし、これに限定されず、ゲート配線とソース配線の交差部にバッファ層１０８と不純物半導体層１１０を設けなくてもよい。これらのことは、他の実施の形態においても同様である。

なお、本実施の形態では結晶性半導体層１０６とバッファ層１０８を有するＴＦＴを用いて説明したが、これに限定されない。

以上説明したように、電界効果移動度が高く、オン電流が十分に大きいＴＦＴを得ることができる。

（実施の形態２）
本実施の形態では、実施の形態１とは異なる態様のＴＦＴ及びその作製方法の一例について図７乃至図１２を参照して説明する。本実施の形態では、ＴＦＴの作製に多階調マスクを用いる。

図７に示すＴＦＴは、基板２００上にゲート電極層２０２を有し、ゲート電極層２０２を覆ってゲート絶縁層２０４を有し、ゲート絶縁層２０４に接して結晶性半導体層２０６を有し、結晶性半導体層２０６上にバッファ層２０８を有し、バッファ層２０８上に接して不純物半導体層２１０を有し、不純物半導体層２１０上に接してソース電極及びドレイン電極層２１２を有する。バッファ層２０８には一部がエッチングされたバックチャネル部が設けられており、該バックチャネル部に接し、且つ該ＴＦＴを覆って保護層２１４が設けられている。保護層２１４には開口部２１６が設けられており、開口部２１６を介してソース電極及びドレイン電極層２１２と保護層２１４上に設けられた画素電極層２１８が接続されている。なお、図１に示す形態とは異なり、ソース電極及びドレイン電極層２１２の下には全面にわたって、不純物半導体層２１０が設けられている。

ところで、結晶性半導体層２０６とバッファ層２０８は、互いに接して積層されている。例えば、結晶性半導体層２０６を微結晶半導体により形成し、バッファ層２０８を、実施の形態１と同様に、非晶質半導体を含む半導体により形成するとよい。ＴＦＴがオンすると結晶性半導体層２０６に流れる電流が支配的になり、ＴＦＴがオフするとバッファ層２０８に流れる電流が支配的になる。更には、バッファ層２０８を非晶質半導体を含む半導体により形成することで、オン電流の低下を防ぐこともできる。そのため、結晶性半導体層２０６を結晶性半導体により形成し、バッファ層２０８を非晶質半導体を含む半導体により形成することで、オン電流が大きいＴＦＴを得ることができる。ただし、バッファ層２０８はこれに限定されず、例えば非晶質半導体により形成してもよい。

ここで、ＴＦＴを構成する層のそれぞれは、実施の形態１と同様の材料などにより形成すればよい。すなわち、ゲート電極層２０２は、実施の形態１におけるゲート電極層１０２に対応する。ゲート絶縁層２０４は、実施の形態１におけるゲート絶縁層１０４に対応する。結晶性半導体層２０６は、実施の形態１における結晶性半導体層１０６に対応する。バッファ層２０８は、実施の形態１におけるバッファ層１０８に対応する。不純物半導体層２１０は、実施の形態１における不純物半導体層１１０に対応する。ソース電極及びドレイン電極層２１２は、実施の形態１におけるソース電極及びドレイン電極層１１２に対応する。保護層２１４は、実施の形態１における保護層１１４に対応する。開口部２１６は、実施の形態１における開口部１１６に対応する。画素電極層２１８は、実施の形態１における画素電極層１１８に対応する。

なお、実施の形態１と同様に、保護層２１４上のチャネル形成領域と重畳する領域に、更なるゲート電極層２１８Ｂが設けられていてもよい（図８を参照）。更なるゲート電極層２１８Ｂは画素電極層２１８Ａと同一の層であってもよいし、異なる層であってもよい。

次に、図７に示すＴＦＴの作製方法について図９乃至図１２を参照して説明する。

まず、実施の形態１と同様にゲート電極層２０２を形成し（図９（Ａ）を参照）、これを覆ってゲート絶縁層２０４を形成する。その後、ゲート絶縁層２０４上に結晶性半導体膜２３０、バッファ半導体膜２３２、不純物半導体膜２３４、導電膜２３６を形成し、この上にレジストマスク２３８を形成する（図９（Ｂ）を参照）。ここで、レジストマスク２３８は厚さの異なる二の領域を有するレジストマスクである。換言すると、凹部を有するレジストマスクである。

レジストマスク２３８は、多階調マスクを用いることで形成することができる。ここで、多階調マスクについて図１２を参照して以下に説明する。

多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行うものをいう。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。

図１２（Ａ−１）及び図１２（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図１２（Ａ−１）にはグレートーンマスク２９０を示し、図１２（Ｂ−１）にはハーフトーンマスク２９５を示す。

図１２（Ａ−１）に示すグレートーンマスク２９０は、透光性を有する基板２９１上に遮光膜により形成された遮光部２９２、及び遮光膜のパターンにより設けられた回折格子部２９３で構成されている。

回折格子部２９３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドットまたはメッシュなどを有することで、光の透過率を調整する。なお、回折格子部２９３に設けられるスリット、ドットまたはメッシュは周期的なものであってもよいし、非周期的なものであってもよい。

透光性を有する基板２９１としては、石英などを用いることができる。遮光部２９２及び回折格子部２９３を構成する遮光膜は、金属膜を用いて形成すればよく、好ましくはクロムまたは酸化クロムなどにより設けられる。

グレートーンマスク２９０に露光するための光を照射した場合、図１２（Ａ−２）に示すように、遮光部２９２に重畳する領域における透光率は０％となり、遮光部２９２または回折格子部２９３が設けられていない領域における透光率は１００％となる。回折格子部２９３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドットまたはメッシュの間隔などにより調整可能である。

図１２（Ｂ−１）に示すハーフトーンマスク２９５は、透光性を有する基板２９６上に半透光膜により形成された半透光部２９７、及び遮光膜により形成された遮光部２９８で構成されている。

半透光部２９７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどの膜を用いて形成することができる。遮光部２９８は、グレートーンマスクの遮光膜と同様の金属膜を用いて形成すればよく、好ましくはクロムまたは酸化クロムなどにより設けられる。

ハーフトーンマスク２９５に露光するための光を照射した場合、図１２（Ｂ−２）に示すように、遮光部２９８に重畳する領域における透光率は０％となり、遮光部２９８または半透光部２９７が設けられていない領域における透光率は１００％となる。半透光部２９７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類または形成する半透光部の厚さなどにより、調整可能である。

多階調マスクを用いて露光して現像を行うことで、厚さの異なる領域を有するレジストマスク２３８を形成することができる。

ただし、本発明はこれに限定されず、多階調マスクを用いることなくレジストマスクを形成してもよい。または、上記したように、レジストマスクが凹部または凸部を有さないレジストマスクであってもよい。

次に、レジストマスク２３８を用いて、結晶性半導体膜２３０、バッファ半導体膜２３２、不純物半導体膜２３４及び導電膜２３６をエッチングすることで、結晶性半導体層２４０、バッファ層２４２、不純物半導体層２４４及び導電層２４６を形成する（図９（Ｃ）を参照）。

次に、酸素プラズマ中でアッシングを行うなどしてレジストマスク２３８を縮小してレジストマスク２４８を形成する。このとき、少なくともバックチャネル部と重畳する領域の導電層２４６を露出させる。そして、レジストマスク２４８を用いて導電層２４６をエッチングすることにより導電層２５０をエッチングする（図１０（Ａ）を参照）。ここで、エッチングはウエットエッチングによることが好ましく、ウエットエッチングを用いることで、導電層２５０の端部はレジストマスク２４８の端部よりも若干後退する。なお、導電層２５０は、ソース電極及びドレイン電極層２１２となる。

次に、バッファ層２４２の上部の一部、及び不純物半導体層２４４をエッチングすることで、ソース領域とドレイン領域が分離され、バックチャネル部が形成される（図１０（Ｂ）を参照）。その後、レジストマスク２４８を除去する（図１０（Ｃ）を参照）。

以上のようにしてＴＦＴを形成することができる。

次に、ＴＦＴを覆って保護層２１４となる保護膜を形成し（図１１（Ａ）を参照）、該保護膜に開口部２１６を形成する（図１１（Ｂ）を参照）。その後、開口部２１６が設けられた保護層２１４上に画素電極層２１８を形成する（図１１（Ｃ）を参照）。

なお、本実施の形態では結晶性半導体層２０６とバッファ層２０８を有するＴＦＴを用いて説明したが、これに限定されない。

以上のように、ＴＦＴの作製方法に多階調マスクを用いる場合であっても実施の形態１と同様に、電界効果移動度が高く、オン電流が十分に大きいＴＦＴを得ることができる。

なお、実施の形態１の作製方法と比較して使用するフォトマスクの枚数が減り、作製工程数が大幅に削減されることになる。

（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２とは異なる態様のＴＦＴ及びその作製方法の一例について図１３乃至図１５を参照して説明する。

図１３に示すＴＦＴは、基板３００上にゲート電極層３０２を有し、ゲート電極層３０２を覆ってゲート絶縁層３０４を有し、ゲート絶縁層３０４に接して結晶性半導体層３０６を有し、結晶性半導体層３０６上の一部にバッファ層３０８を有し、バッファ層３０８上に接して不純物半導体層３１０を有し、不純物半導体層３１０上に接してソース電極及びドレイン電極層３１２を有する。バッファ層３０８は、結晶性半導体層３０６と不純物半導体層３１０の間にのみ設けられており、不純物半導体層３１０が設けられていない領域（バックチャネル部）には設けられていない。図１に示すＴＦＴとはこの点において大きく異なる。そして、バックチャネル部に接し、且つ該ＴＦＴを覆って保護層３１４が設けられている。保護層３１４には開口部３１６が設けられており、開口部３１６を介してソース電極及びドレイン電極層３１２と保護層３１４上に設けられた画素電極層３１８が接続されている。

次に、図１３に示すＴＦＴの作製方法について説明する。

まず、図４（Ｆ）の工程までは実施の形態１と同様である。図４（Ｆ）の状態とし、レジストマスク１６６を用いて導電膜１６４をエッチングし、導電膜１６４をパターン形成してソース電極及びドレイン電極層３１２を形成する。エッチングにはウエットエッチングを用いることが好ましい。このソース電極及びドレイン電極層３１２は、ＴＦＴのソース電極及びドレイン電極のみならず、ソース配線（信号線）も構成する。

次に、レジストマスク１６６が形成された状態で、バッファ層及び不純物半導体層をエッチングしてバックチャネル部を形成する。これにより、バッファ層は一部を残してエッチングされ、バッファ層３０８及び不純物半導体層３１０が形成される。

ここで、エッチングはドライエッチングにより行うとよく、特に、酸素を含んだガスによるドライエッチングを行うとよい。酸素を含んだガスにより、レジストを後退させつつ不純物半導体層３１０と非晶質半導体層であるバッファ層３０８をエッチングすることができ、不純物半導体層３１０の側面と、バッファ層３０８の側面をテーパー形状にすることができるからである。エッチングガスとしては、例えば、４フッ化メタンに酸素を含ませたエッチングガス、または塩素に酸素を含ませたエッチングガスを用いる。不純物半導体層３１０の側面と、バッファ層３０８の側面をテーパー形状にすることで電界の集中を防ぎ、オフ電流を低減させることができる。

バッファ層３０８は、中央部がエッチングされて設けられており、２つの領域に分離されている。すなわち、バックチャネル部において結晶性半導体層３０６が露出されている。

次に、レジストマスク１６６を除去する。

以上の工程により、図１に示すボトムゲート型のＴＦＴを形成することができる（図１５（Ｇ）を参照）。なお、図１４に示すデュアルゲート型のＴＦＴについても作製工程は上記と同様である。

なお、図１４に示す形態は、図２及び図８などと同様に、更なるゲート電極層を設けた形態である。他の実施の形態と同様に、保護層３１４上のチャネル形成領域と重畳する領域に、更なるゲート電極層３１８Ｂが設けられている。更なるゲート電極層３１８Ｂは画素電極層３１８Ａと同一の層であってもよいし、異なる層であってもよい。。

その後、このＴＦＴを覆って保護層３１４を形成し、保護層３１４の一部をエッチングして開口部３１６を形成する（図１５（Ｈ）を参照）。その後、保護層３１４上に開口部３１６を介して接続されるように画素電極層３１８を形成する（図１５（Ｉ）を参照）。

図１３に示すＴＦＴは、ゲート絶縁層３０４と保護層３１４にダングリングボンドを終端させることが可能な絶縁膜を適用している。そのため、ダングリングボンドを終端させることが可能な絶縁膜により結晶性半導体層３０６及びバッファ層３０８が挟持されている。そのため、これらの層中のダングリングボンドは終端され、欠陥準位が低減されている。

なお、本実施の形態では結晶性半導体層３０６とバッファ層３０８を有するＴＦＴを用いて説明したが、これに限定されない。

以上のように、実施の形態１などと同様に、電界効果移動度が高く、オン電流が十分に大きいＴＦＴを得ることができる。

なお、本実施の形態では多階調マスクを用いない場合の作製方法を説明したが、これに限定されず、実施の形態２と同様に多階調マスクを用いてもよい。多階調マスクを用いると、使用するフォトマスクの枚数が減り、作製工程数が大幅に削減されることになる。

（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３とは異なる態様のＴＦＴ及びその作製方法の一例について図１６乃至図２０を参照して説明する。

図１６に示すＴＦＴは、基板４００上にゲート電極層４０２を有し、ゲート電極層４０２を覆ってゲート絶縁層４０４を有し、ゲート絶縁層４０４に接して結晶性半導体層４０６を有し、結晶性半導体層４０６上の一部にバッファ層４０８を有し、バッファ層４０８上に接して不純物半導体層４１０を有し、不純物半導体層４１０上に接してソース電極及びドレイン電極層４１２を有する。バッファ層４０８は、結晶性半導体層４０６と不純物半導体層４１０の間にのみ設けられており、不純物半導体層４１０が設けられていない領域（バックチャネル部）には設けられていない。そして、バックチャネル部に接し、且つ該ＴＦＴを覆って保護層４１４が設けられている。保護層４１４には開口部４１６が設けられており、開口部４１６を介してソース電極及びドレイン電極層４１２と保護層４１４上に設けられた画素電極層４１８が接続されている。他の実施の形態にて説明したＴＦＴとは、結晶性半導体層４０６の形状が異なる。

結晶性半導体層４０６は、複数の錐形状の突起（凸部）を有する微結晶半導体によって形成される。ここで、錐形状とは、ゲート絶縁層４０４から一対のバッファ層４０８へ向けて先端が細くなる凸型の形状をいい、針状を含むものとする。なお、錐形状の先端は、バッファ層４０８からゲート絶縁層４０４へ向かっていてもよく、これを逆錐形状とよぶ。結晶性半導体層４０６は、錐形状の微結晶半導体によって形成されているため、縦方向（厚さ方向）の抵抗が低く、オン電流が大きい。

なお、結晶性半導体層４０６は、ゲート絶縁層４０４に接する領域（微結晶半導体領域４０６ａ）と、錐形状の複数の突起（凸部）を有する領域（微結晶半導体領域４０６ｂ）と、を有する。

微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体をいう。このような半導体は、自由エネルギー的に安定な第３の状態を有し、短距離秩序があり格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の結晶が基板表面に対して概ね垂直な方向に成長している。

微結晶半導体層は、微結晶シリコン、微結晶ゲルマニウムまたは微結晶シリコンゲルマニウムなどによって形成されるとよい。

微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ^−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ^−１とアモルファスシリコンを示す４８０ｃｍ^−１の間に微結晶シリコンのラマンスペクトルのピークが形成される。そして、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませるとよく、更には、Ｈｅ、Ａｒ、ＫｒまたはＮｅなどの希ガス元素を含ませて格子歪みをさらに助長させることで、より安定な結晶構造が得られる。

なお、微結晶半導体に含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度を１×１０^１８ｃｍ^−３未満とすると、微結晶半導体の結晶性を高めることができる。

なお、微結晶半導体領域４０６ｂは、窒素を有することが好ましく、より好ましくはＮＨ基またはＮＨ_２基を有する。特に、隣り合う二つのシリコン原子のダングリングボンドを窒素原子若しくはＮＨ基により架橋することでキャリア移動度が向上し、オン電流が増大する。なお、ＮＨ_２基は主に半導体内部のダングリングボンドの終端に寄与する。微結晶半導体領域４０６ｂに含まれる結晶粒の界面、及び微結晶半導体領域４０６ｂとバッファ層４０８との界面において、シリコン原子のダングリングボンド間を窒素原子若しくはＮＨ基にて架橋し、若しくはシリコン原子のダングリングボンドをＮＨ_２基にて終端すると、ダングリングボンドに起因する欠陥準位が消失し、このように窒素原子若しくはＮＨ基により架橋され、またはＮＨ_２基により終端されるダングリングボンドが増加することで全体の欠陥準位数が少なくなり、キャリア移動度が向上するためである。ここで、窒素の濃度は、１×１０^２０ｃｍ^−３乃至１×１０^２１ｃｍ^−３とするとよく、窒素はＮＨ基またはＮＨ_２基の状態で存在することが好ましい。このような濃度とすることでシリコン原子のダングリングボンドを架橋しやすく、キャリア移動度が特に向上する。結晶性半導体層４０６のキャリア移動度が向上することで、ＴＦＴの電界効果移動度を向上させることができる。

同様に、バッファ層４０８にも窒素を含ませることが好ましく、より好ましくはＮＨ基またはＮＨ_２基を含ませる。バッファ層４０８もオン電流の経路であるため、特に、隣り合う二つのシリコン原子のダングリングボンドを窒素原子若しくはＮＨ基により架橋することで、ダングリングボンドによるキャリア移動度の低減が抑制されてキャリア移動度が向上し、オン電流が増大する。なお、ＮＨ_２基は主に半導体内部のダングリングボンドの終端に寄与する。

なお、微結晶半導体領域４０６ａと微結晶半導体領域４０６ｂは、窒素または水素の含有量が異なることがある。これは、微結晶半導体領域４０６ａと微結晶半導体領域４０６ｂとの成膜条件が異なるためである。

ゲート絶縁層４０４と結晶性半導体層４０６の界面から、結晶性半導体層４０６の先端までの距離は、３ｎｍ以上８０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とするとよい。

なお、ＴＦＴを構成する他の層のそれぞれは、実施の形態１と同様の材料などにより形成すればよい。すなわち、ゲート電極層４０２は、実施の形態１におけるゲート電極層１０２に対応する。ゲート絶縁層４０４は、実施の形態１におけるゲート絶縁層１０４に対応する。不純物半導体層４１０は、実施の形態１における不純物半導体層１１０に対応する。ソース電極及びドレイン電極層４１２は、実施の形態１におけるソース電極及びドレイン電極層１１２に対応する。保護層４１４は、実施の形態１における保護層１１４に対応する。開口部４１６は、実施の形態１における開口部１１６に対応する。画素電極層４１８は、実施の形態１における画素電極層１１８に対応する。

なお、他の実施の形態と同様に更なるゲート電極を設けてもよい。図１７に示す形態は、図２、図８及び図１４などと同様に、更なるゲート電極層を設けた形態である。他の実施の形態と同様に、保護層４１４上のチャネル形成領域と重畳する領域に、更なるゲート電極層４１８Ｂが設けられている。更なるゲート電極層４１８Ｂは画素電極層４１８Ａと同一の層であってもよいし、異なる層であってもよい。

次に、図１６に示すＴＦＴの作製方法について説明する。

まず、実施の形態１などと同様に、基板４００上にゲート電極層４０２、ゲート絶縁層４０４、及び結晶性半導体膜４５０を形成する。

結晶性半導体膜４５０は、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウムなどによって、１ｎｍ以上２０ｎｍ以下、好ましくは３ｎｍ以上１０ｎｍの厚さで形成するとよい。

結晶性半導体膜４５０は、プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性ガスと水素を混合し、グロー放電プラズマを用いて形成する。または、これにＨｅ、Ａｒ、Ｎｅ、Ｋｒなどの希ガスを更に混合し、グロー放電プラズマを用いて形成する。反応室内に導入するガスは、シリコンまたはゲルマニウムを含む堆積性ガスの流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍に希釈して用いる。

シリコンまたはゲルマニウムを含む堆積性ガスの代表例としては、シラン、ジシラン（化学式：Ｓｉ_２Ｈ_６）、ゲルマン（化学式：ＧｅＨ_４）、ジゲルマン（化学式：Ｇｅ_２Ｈ_６）などがある。

なお、結晶性半導体膜４５０を形成する前に、ＣＶＤ装置の反応室内を排気しながら、シリコンまたはゲルマニウムを含む堆積性ガスを導入して反応室内の不純物元素を除去するとよい。ゲート絶縁層４０４と結晶性半導体層４０６の界面における不純物元素を低減することができ、ＴＦＴの電気特性を向上させることができるためである。

次に、結晶性半導体膜４５０を成長させつつ、バッファ半導体膜４５２を形成する。そして、バッファ層４０８上に、一導電型を付与する不純物元素が添加された半導体膜（以下、不純物半導体膜４５４と記載する。）を形成する（図１８（Ｂ）を参照）。

ここでは、結晶性半導体膜４５０の一部を結晶成長させつつ、他の部分の結晶成長を抑制することで、結晶性半導体膜４５０を成長させつつ、バッファ半導体膜４５２を形成する。なお、プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性ガスと水素を混合し、グロー放電プラズマにより結晶性半導体膜４５０を成長させつつ、バッファ半導体膜４５２を形成する。このとき、結晶性半導体膜４５０の初期の成膜条件よりも、シリコンまたはゲルマニウムを含む堆積性ガスに対する水素の流量を減らして結晶成長を抑制しつつ成膜することで、成膜初期ではほぼ全面が結晶成長し、徐々に結晶成長が抑制され、複数の錐形状の突起（凸部）が形成されることになる。そして、成膜後期では、バッファ半導体膜４５２が形成されることになる。

ここで、結晶成長を抑制する手段として、例えば、成膜に用いるガスに窒素を含むガスを混合することが挙げられる。

なお、成膜条件を途中で徐々に変化させてもよいし、段階的に変化させてもよい。例えば、結晶性半導体膜４５０を成長させる際は、結晶性半導体膜４５０を形成する条件よりも、シリコンまたはゲルマニウムを含む堆積性ガスに対する水素の流量が少ない条件とする。その後、更に、堆積性ガスに対する水素の流量を減らすことで、結晶性半導体膜４５０の結晶成長が抑制され、バッファ半導体膜４５２を形成することができる。更には、窒素を含むガスを混合してもよい。

このように、結晶性半導体膜４５０を成膜初期条件で形成した後に成膜条件を調整することで、複数の錐形状の突起を形成しつつ結晶性半導体膜４５０を成長させ、更にはバッファ半導体膜４５２を形成することができる。その後、バッファ半導体膜４５２上には不純物半導体膜４５４を形成する。

次に、不純物半導体膜４５４上にレジストマスク４５６を形成する（図１８（Ｃ）を参照）。

次に、レジストマスク４５６を用いて、結晶性半導体膜４５０、バッファ半導体膜４５２及び不純物半導体膜４５４をエッチングしてパターン形成する。これにより、結晶性半導体層４０６、バッファ層４５８及び不純物半導体層４６０を有する薄膜積層体４６２を形成する（図１９（Ｄ）を参照）。

次に、薄膜積層体４６２及びゲート絶縁層４０４上に導電膜４６４を形成する（図１９（Ｅ）を参照）。

次に、導電膜４６４上にレジストマスク４６６を形成する（図１９（Ｆ）を参照）。

次に、レジストマスク４６６をエッチングにしてソース電極及びドレイン電極層４１２をパターン形成する。

次に、レジストマスク４６６を用いて不純物半導体層４６０の一部をエッチングして、不純物半導体層４１０を形成する。このとき、バックチャネル部に存在するバッファ層４５８の一部もエッチングされる。その後、バックチャネル部の結晶性半導体層４０６を露出させるようにバッファ層４５８をエッチングする。このエッチングはドライエッチングによって行ってもよいし、ウエットエッチングによって行ってもよい。

ウエットエッチングを用いる場合には、エッチャントとして、例えばヒドラジン（化学式：Ｎ_２Ｈ_４）を用いることができる。更には、水酸化カリウム（化学式：ＫＯＨ）、エチレンジアミン（化学式：ＮＨ_２ＣＨ_２ＣＨ_２ＮＨ_２）を含むエッチャントを用いてもよい。または、フッ酸（化学式：ＨＦ）と硝酸（化学式：ＨＮＯ_３）とを含むエッチャントを用いることもできる。その他、水酸化テトラメチルアンモニウム（ＴＭＡＨとも呼ばれる。）水溶液を用いてもよい。

ドライエッチングを用いる場合には、ガス種として、例えば水素を含むガスを用いればよい。または、塩素、臭素若しくはヨウ素を含むガスを用いてもよく、塩化水素（化学式：ＨＣｌ）、臭化水素（化学式：ＨＢｒ）若しくはヨウ化水素（化学式：ＨＩ）などを含むガス用いてもよい。または、４フッ化メタン、６フッ化硫黄（化学式：ＳＦ_６）、３フッ化窒素（化学式：ＮＦ_３）、４フッ化シリコン（化学式：ＳｉＦ_４）、３フッ化ボロン、２フッ化キセノン（化学式：ＸｅＦ_２）、３フッ化塩素（化学式：ＣｌＦ_３）、４塩化シリコン（化学式：ＳｉＣｌ_４）、３塩化リン（化学式：ＰＣｌ_３）若しくは３塩化ボロン（化学式：ＢＣｌ_３）などを含むガスを用いることができる。更には、４フッ化メタンと酸素の混合ガスまたは６フッ化硫黄と塩素の混合ガスを用いることができる。

その後、レジストマスク４６６を除去し、上記工程で露出した結晶性半導体層４０６の表面を酸化または窒化する処理を行う。このような処理として酸素または窒素が含まれる雰囲気中で行うプラズマ処理が挙げられる。このように露出した結晶性半導体層４０６の表面を酸化または窒化するため、ＴＦＴがオフしている時の電流を小さくすることができる。更には、結晶性半導体層４０６の表面は突起を有し、ソース領域とドレイン領域の間（バックチャネル部）における電流の経路が長いため、ＴＦＴがオフしている時の電流を小さくすることができる。

なお、ここでは結晶性半導体層４０６の表面を露出させるエッチングを、レジストマスク４６６が形成された状態で行ったが、これに限定されない。すなわち、ソース電極及びドレイン電極層４１２を形成した後にレジストマスク４６６を除去し、ソース電極及びドレイン電極層４１２をマスクとして用いて結晶性半導体層４０６の表面を露出させるエッチングを行ってもよい。

以上の工程により、図１６に示すボトムゲート型のＴＦＴを形成することができる（図２０（Ｇ）を参照）。なお、図１７に示すボトムゲート型のＴＦＴについても作製工程は上記と同様である。

その後、このＴＦＴを覆って保護層４１４を形成し、保護層４１４の一部をエッチングして開口部４１６を形成する（図２０（Ｈ）を参照）。その後、保護層３１４上に開口部４１６を介して接続されるように画素電極層４１８を形成する（図２０（Ｉ）を参照）。

なお、本実施の形態では結晶性半導体層４０６とバッファ層４０８を有するＴＦＴを用いて説明したが、これに限定されない。

（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４にて説明したＴＦＴを搭載した表示パネルまたは発光パネルの一形態について、図面を参照して説明する。

本実施の形態の表示装置または発光装置では、画素部に接続される信号線駆動回路及び走査線駆動回路は別の基板（例えば、半導体基板またはＳＯＩ基板など）上に設けて接続してもよいし、画素回路と同一基板上に形成してもよい。

なお、別途形成した場合の接続方法は特に限定されるものではなく、公知のＣＯＧ法、ワイヤボンディング法またはＴＡＢ法などを用いることができる。なお、接続する位置は、電気的な接続が可能であるならば、特に限定されない。そして、コントローラ、ＣＰＵ及びメモリなどを別途形成し、画素回路に接続しても良い。

図２１は、表示装置のブロック図を示す。図２１に示す表示装置は、表示素子を備えた画素を複数有する画素部５００と、各画素を選択する走査線駆動回路５０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５０３と、を有する。

なお、表示装置は図２１に示す形態に限定されない。すなわち、信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワなど、他の回路を有していてもよい。なお、シフトレジスタ及びアナログスイッチは必ずしも設ける必要はなく、例えば、シフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を有していてもよいし、アナログスイッチの代わりにラッチなどを有していてもよい。

図２１に示す信号線駆動回路５０３は、シフトレジスタ５０４及びアナログスイッチ５０５を有する。シフトレジスタ５０４には、クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）とが入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）とが入力されると、シフトレジスタ５０４においてタイミング信号が生成され、アナログスイッチ５０５に入力される。

なお、アナログスイッチ５０５には、ビデオ信号（ｖｉｄｅｏｓｉｇｎａｌ）が供給される。アナログスイッチ５０５は、入力されるタイミング信号に従ってビデオ信号をサンプリングし、後段の信号線に供給する。

図２１に示す走査線駆動回路５０２は、シフトレジスタ５０６及びバッファ５０７を有する。更には、レベルシフタを有していてもよい。走査線駆動回路５０２において、シフトレジスタ５０６にクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ５０７において緩衝増幅され、対応する走査線に供給される。一の走査線には、１ラインのすべての画素トランジスタのゲートが接続されている。そして、動作時には１ライン分の画素トランジスタを一斉にオンにしなくてはならないので、バッファ５０７は大きな電流を流すことが可能な構成とする。

フルカラーの表示装置において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応するビデオ信号を、順にサンプリングして対応する信号線に供給する場合、シフトレジスタ５０４とアナログスイッチ５０５とを接続するための端子数は、アナログスイッチ５０５と画素部５００の信号線を接続するための端子数の１／３程度に相当する。よって、アナログスイッチ５０５を画素部５００と同一基板上に形成することで、アナログスイッチ５０５を画素部５００と異なる基板上に形成した場合に比べて、別途形成した基板の接続に用いる端子の数を抑えることができ、接続不良の発生確率を抑えて歩留まりを高めることができる。

なお、図２１の走査線駆動回路５０２は、シフトレジスタ５０６及びバッファ５０７を有するが、これに限定されず、シフトレジスタ５０６のみで走査線駆動回路５０２を構成してもよい。

なお、図２１に示す構成は、表示装置の一形態を示したものであり、信号線駆動回路と走査線駆動回路の構成はこれに限定されない。

次に、表示装置の一形態に相当する液晶表示パネル及び発光パネルの外観について、図２２及び図２３を参照して説明する。図２２は、第１の基板５１１上に形成された結晶性半導体層を有するＴＦＴ５２０及び液晶素子５２３を、第２の基板５１６との間にシール材５１５によって封止した、パネルの上面図を示す。図２２（Ｂ）は、図２２（Ａ）のＫ−Ｌにおける断面図に相当する。図２３は発光装置の場合を示す。なお、図２３は、図２２と異なる部分についてのみ符号を付している。

第１の基板５１１上に設けられた画素部５１２と、走査線駆動回路５１４と、を囲んで、シール材５１５が設けられている。画素部５１２及び走査線駆動回路５１４の上には、第２の基板５１６が設けられている。よって画素部５１２及び走査線駆動回路５１４は、第１の基板５１１とシール材５１５と第２の基板５１６とによって、液晶層５１８または充填材５３１と共に封止されている。なお、第１の基板５１１上のシール材５１５によって囲まれている領域とは異なる領域に信号線駆動回路５１３が実装されている。なお、信号線駆動回路５１３は、別途用意された基板上に結晶性半導体層を有するＴＦＴにより設けられたものである。なお、本実施の形態では、結晶性半導体層を有するＴＦＴを用いた信号線駆動回路５１３を、第１の基板５１１に貼り合わせる場合について説明するが、単結晶半導体を用いたＴＦＴで信号線駆動回路を形成し、貼り合わせることが好ましい。図２２では、信号線駆動回路５１３に含まれる、結晶性半導体層で形成されたＴＦＴ５１９を例示する。

第１の基板５１１上に設けられた画素部５１２は、複数のＴＦＴを有しており、図２２（Ｂ）には、画素部５１２に含まれるＴＦＴ５２０を例示している。走査線駆動回路５１４も、複数のＴＦＴを有しており、図２２（Ｂ）では、走査線駆動回路５１４に含まれるＴＦＴ５１９を例示している。なお、本実施の形態の発光装置においては、ＴＦＴ５２０は駆動用トランジスタであってもよいし、電流制御用トランジスタであってもよいし、消去用トランジスタであってもよい。ＴＦＴ５２０は実施の形態１で説明したＴＦＴに相当する。なお、これに代えて実施の形態２乃至実施の形態４にて説明したＴＦＴを用いてもよい。

なお、液晶素子５２３が有する画素電極５２２は、ＴＦＴ５２０と配線５２８を介して電気的に接続されている。そして、液晶素子５２３の対向電極５２７は第２の基板５１６上に設けられている。画素電極５２２と対向電極５２７と液晶層５１８が重なっている部分が、液晶素子５２３に相当する。

なお、発光素子５３０が有する画素電極は、ＴＦＴ５２０のソース電極またはドレイン電極と、配線を介して電気的に接続されている。そして本実施の形態では、発光素子５３０の共通電極と透光性を有する導電性材料層が電気的に接続されている。なお、発光素子５３０の構成は、本実施の形態に示した構成に限定されない。発光素子５３０の構成は、発光素子５３０から取り出す光の方向や、ＴＦＴ５２０の極性などに応じて決定することができる。

なお、第１の基板５１１及び第２の基板５１６の材料としては、ガラス、金属（代表的にはステンレス）、セラミックスまたはプラスチックなどを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどを用いることができる。または、アルミニウム箔をＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いてもよい。

スペーサ５２１はビーズスペーサであり、画素電極５２２と対向電極５２７との間に間隔（セルギャップ）を確保するために設けられている。なお、絶縁層を選択的にエッチングすることで得られるスペーサ（ポストスペーサ）を用いていてもよい。

別途形成された信号線駆動回路５１３と、走査線駆動回路５１４及び画素部５１２に与えられる各種の信号（電位）は、ＦＰＣ５１７（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）から引き回し配線５２４及び引き回し配線５２５を介して供給される。

図２２では、接続端子５２６が、液晶素子５２３が有する画素電極５２２と同じ導電層から形成されている。引き回し配線５２４及び引き回し配線５２５は、配線５２８と同じ導電層で形成されている。ただし、これに限定されない。

接続端子５２６とＦＰＣ５１７が有する端子は、異方性導電層５２９を介して電気的に接続されている。

なお、図示していないが、本実施の形態に示した液晶表示装置は、配向膜及び偏光板を有し、更にカラーフィルタや遮光層などを有していても良い。

図２３では、接続端子５２６が、発光素子５３０が有する画素電極と同じ導電層により設けられている。引き回し配線５２５は、配線５２８と同じ導電層により設けられている。ただし、これに限定されない。

なお、発光素子５３０からの光の取り出し方向に位置する基板である第２の基板は透光性の基板を用いる。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムなどの透光性を有する材料からなる基板を用いる。発光素子５３０からの光の取り出し方向が第１の基板の方向である場合には、第１の基板として透光性基板を用いる。

充填材５３１としては、窒素やＡｒなどの不活性な気体、紫外線硬化樹脂または熱硬化樹脂などを用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラール）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。ここでは、例えば、窒素を用いるとよい。

なお、発光素子の射出面に偏光板、円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）またはカラーフィルタなどの光学フィルムを適宜設けてもよく、偏光板または円偏光板に反射防止層を設けてもよい。

（実施の形態６）
本実施の形態では、実施の形態５にて説明した表示パネルまたは発光パネルを搭載した電子機器について図面を参照して説明する。このような電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用のモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

電子機器として、例えば電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適用することができる。電子機器の一例を図２４（Ａ）に示す。

図２４（Ａ）は、電子書籍の一例を示している。図２４（Ａ）に示す電子書籍は、筐体６００及び筐体６０１で構成されている。筐体６００及び筐体６０１は、蝶番６０４により一体になっており、開閉動作を行うことができる。このような構成により、紙の書籍と同様に扱うことができる。

筐体６００には表示部６０２が組み込まれ、筐体６０１には表示部６０３が組み込まれている。表示部６０２及び表示部６０３は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２４（Ａ）では表示部６０２）に文章を表示し、左側の表示部（図２４（Ａ）では表示部６０３）に画像を表示することができる。表示部６０２及び表示部６０３は、実施の形態５に示した表示パネルまたは発光パネルを適用することができる。

図２４（Ａ）では、筐体６００に操作部などを備えた例を示している。例えば、筐体６００は、電源入力端子６０５、操作キー６０６、スピーカ６０７などを備えている。操作キー６０６は、例えば頁を送る機能を備えることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。なお、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、図２４（Ａ）に示す電子書籍には、電子辞書としての機能を持たせてもよい。

図２４（Ａ）に示す電子書籍は、無線で情報を送受信できる構成を備えていてもよい。無線通信により、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする構成とすることもできる。

図２４（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、図２４（Ｂ）に示すデジタルフォトフレームは、筐体６１１に表示部６１２が組み込まれている。表示部６１２は、各種画像を表示することが可能であり、例えば、デジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。表示部６１２は、実施の形態５に示した表示パネルまたは発光パネルを適用することができる。

なお、図２４（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とするとよい。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部６１２に表示させることができる。

図２４（Ｂ）に示すデジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図２４（Ｃ）は、テレビジョン装置の一例を示している。図２４（Ｃ）に示すテレビジョン装置は、筐体６２１に表示部６２２が組み込まれている。表示部６２２により、映像を表示することができる。ここでは、スタンド６２３により筐体６２１を支持した構成を示している。表示部６２２は、実施の形態５に示した表示パネルまたは発光パネルを適用することができる。

図２４（Ｃ）に示すテレビジョン装置の操作は、筐体６２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部６２２に表示される映像を操作することができる。リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

なお、図２４（Ｃ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、片方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図２４（Ｄ）は、携帯電話機の一例を示している。図２４（Ｄ）に示す携帯電話機は、筐体６３１に組み込まれた表示部６３２の他、操作ボタン６３３、操作ボタン６３７、外部接続ポート６３４、スピーカ６３５、及びマイク６３６などを備えている。表示部６３２は、実施の形態５に示した表示パネルまたは発光パネルを適用することができる。

図２４（Ｄ）に示す携帯電話機は、表示部６３２がタッチパネルであってもよく、指などの接触により、表示部６３２の表示内容を操作することができる構成を有していてもよい。この場合、電話の発信、或いはメールの作成などは、表示部６３２を指などで接触することにより行うことができる。

表示部６３２の画面は主として３つのモードがある。第１のモードは、画像の表示を主とする表示モードであり、第２のモードは、文字などの情報の入力を主とする入力モードである。第３のモードは表示モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話の発信、或いはメールを作成する場合には、表示部６３２を、文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合には、表示部６３２の画面の大部分を使用してキーボードまたは番号ボタンを表示させることが好ましい。

図２４（Ｄ）に示す携帯電話機の内部に、ジャイロ、加速度センサなどの傾きを検出するセンサを備えた検出装置を設けることで、携帯電話機の向き（縦または横）を判別して、表示部６３２の表示情報を自動的に切り替える構成とすることもできる。

なお、画面モードの切り替えは、表示部６３２への接触、または筐体６３１の操作ボタン６３７の操作により行われる構成とすればよい。または、表示部６３２に表示される画像の種類によって切り替える構成としてもよい。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える構成にすればよい。

なお、入力モードにおいて、表示部６３２の光センサで検出される信号を検知し、表示部６３２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替える構成としてもよい。

表示部６３２は、イメージセンサとして機能させることもできる。例えば、表示部６３２を掌や指で触れ、掌紋及び指紋などをイメージセンサで撮像することで、本人認証を行うことができる。または、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

上記実施の形態にて説明したように、ゲート絶縁層に接する半導体層が結晶性半導体層である場合に、窒化シリコン、窒化酸化シリコン、または酸化窒化シリコンではなく、酸化シリコンによりゲート絶縁層を形成すると結晶性が向上し、好ましい。これはゲート絶縁層表面に窒素が存在しないためだと考えられる。そこで、シリコンが窒素原子を含む場合と酸素原子を含む場合について古典分子動力学法により計算を行った。その結果について以下に説明する。

ここで、古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価した。各原子に古典的力学法則を適用し、ニュートンの運動方程式を数値的に解くことで、各原子の運動（時間発展）を決定論的に追跡した。

計算モデルと計算条件について説明する。非晶質半導体層中にシリコンの結晶核が生じた後の結晶成長の様子を調べるために、非晶質シリコン層中に不純物（ここでは、窒素と酸素）を含まない場合（図２５（Ａ）を参照）と、窒素原子を含む場合（図２５（Ｂ）を参照）と、酸素原子を含む場合（図２５（Ｃ）を参照）について計算モデルを作製した。なお、図２５（Ｂ）及び（Ｃ）では窒素原子または酸素原子を、シリコン原子とは異なるトーンにして示している。

図２５に示す３つの計算モデルについて、温度を１０２５℃とし、図２５（Ａ）及び（Ｃ）では１ｎ秒間の古典分子動力学計算を行った。構造変化の様子をそれぞれ図２６乃至図２８に示す。図２６は、非晶質シリコン層中に不純物を含まない場合についての構造変化の様子を示す。図２７は、非晶質シリコン層中に窒素原子を含む場合の構造変化の様子を示す。図２８は、非晶質シリコン層中に酸素原子を含む場合の構造変化の様子を示す。なお、図２６乃至図２８において、点線で囲まれた部分は結晶が形成された領域を示す。

図２６によると、非晶質シリコン層中に不純物を含まない場合には結晶は問題なく成長する。図２７によると、非晶質シリコン層中に窒素原子が存在すると結晶成長は阻害され、窒素原子はシリコン結晶に取り込まれることなく結晶粒界付近に存在している。図２８によると、非晶質シリコン層中に酸素原子が存在すると、不純物を含まない場合よりも結晶成長は遅くなるが、酸素原子はシリコン結晶中に取り込まれており、結晶性は非晶質シリコン層中に窒素原子が存在する場合よりも良好である。

従って、非晶質シリコン層中に酸素原子が存在してもシリコンの結晶成長はほとんど阻害されないが、非晶質シリコン層中に窒素原子が存在するとシリコンの結晶成長は阻害され、結晶性が低下するといえる。

すなわち、酸化シリコン膜（珪酸エチルを用いて形成された酸化シリコン膜）上では、窒化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜上に比べて、非晶質シリコン層中に含まれる窒素原子が少ないため、結晶性が良いと考えられる。

なお、計算の結果、不純物を含まない場合のシリコンの結晶成長速度は１．１ｎｍ／ｎ秒、窒素原子を含む場合のシリコンの結晶成長速度は０．２１ｎｍ／ｎ秒、酸素原子を含む場合のシリコンの結晶成長速度は０．８０ｎｍ／ｎ秒と算出された。

１００基板
１０２ゲート電極層
１０４ゲート絶縁層
１０６結晶性半導体層
１０８バッファ層
１１０不純物半導体層
１１２ソース電極及びドレイン電極層
１１４保護層
１１６開口部
１１８画素電極層
１１８Ａ画素電極層
１１８Ｂ更なるゲート電極層
１５０結晶性半導体膜
１５２バッファ半導体膜
１５４不純物半導体膜
１５６レジストマスク
１５８バッファ層
１６０不純物半導体層
１６２薄膜積層体
１６４導電膜
１６６レジストマスク
１７０ａ第１の反応室
１７０ｂ第２の反応室
１７０ｃ第３の反応室
１７０ｄ第４の反応室
１７２高周波電源
１７４整合器
１７８ガス供給手段
１７８ａガス供給手段
１７８ｂガス供給手段
１７８ｃガス供給手段
１７８ｄガス供給手段
１７８ｅガス供給手段
１７８ｆガス供給手段
１８０バタフライバルブ
１８２コンダクタンスバルブ
１８４ターボ分子ポンプ
１８６ドライポンプ
１８８クライオポンプ
１９０ロード／アンロード室
１９２共通室
１９４ゲートバルブ
１９６搬送機構
２００基板
２０２ゲート電極層
２０４ゲート絶縁層
２０６結晶性半導体層
２０８バッファ層
２１０不純物半導体層
２１２ソース電極及びドレイン電極層
２１４保護層
２１６開口部
２１８画素電極層
２１８Ａ画素電極層
２１８Ｂ更なるゲート電極層
２３０結晶性半導体膜
２３２バッファ半導体膜
２３４不純物半導体膜
２３６導電膜
２３８レジストマスク
２４０結晶性半導体層
２４２バッファ層
２４４不純物半導体層
２４６導電層
２４８レジストマスク
２５０導電層
２９０グレートーンマスク
２９１透光性を有する基板
２９２遮光部
２９３回折格子部
２９５ハーフトーンマスク
２９６透光性を有する基板
２９７半透光部
２９８遮光部
３００基板
３０２ゲート電極層
３０４ゲート絶縁層
３０６結晶性半導体層
３０８バッファ層
３１０不純物半導体層
３１２ソース電極及びドレイン電極層
３１４保護層
３１６開口部
３１８画素電極層
３１８Ａ画素電極層
３１８Ｂ更なるゲート電極層
４００基板
４０２ゲート電極層
４０４ゲート絶縁層
４０６結晶性半導体層
４０８バッファ層
４１０不純物半導体層
４１２ソース電極及びドレイン電極層
４１４保護層
４１６開口部
４１８画素電極層
４１８Ａ画素電極層
４１８Ｂ更なるゲート電極層
４５０結晶性半導体膜
４５２バッファ半導体膜
４５４不純物半導体膜
４５６レジストマスク
４５８バッファ層
４６０不純物半導体層
４６２薄膜積層体
４６４導電膜
４６６レジストマスク
５００画素部
５０２走査線駆動回路
５０３信号線駆動回路
５０４シフトレジスタ
５０５アナログスイッチ
５０６シフトレジスタ
５０７バッファ
５１１基板
５１２画素部
５１３信号線駆動回路
５１４走査線駆動回路
５１５シール材
５１６基板
５１７ＦＰＣ
５１８液晶層
５１９ＴＦＴ
５２０ＴＦＴ
５２１スペーサ
５２２画素電極
５２３液晶素子
５２４配線
５２５配線
５２６接続端子
５２７対向電極
５２８配線
５２９異方性導電層
５３０発光素子
５３１充填材
６００筐体
６０１筐体
６０２表示部
６０３表示部
６０４蝶番
６０５電源入力端子
６０６操作キー
６０７スピーカ
６１１筐体
６１２表示部
６２１筐体
６２２表示部
６２３スタンド
６３１筐体
６３２表示部
６３３操作ボタン
６３４外部接続ポート
６３５スピーカ
６３６マイク
６３７操作ボタン

Claims

ゲート電極と、
前記ゲート電極上のゲート絶縁層と、
前記ゲート絶縁層上の結晶性半導体層と、
前記結晶性半導体層上のバッファ層と、
前記バッファ層上の第１の不純物半導体層と、
前記バッファ層上の第２の不純物半導体層と、
前記第１の不純物半導体層上のソース電極と、
前記第２の不純物半導体層上のドレイン電極と、
少なくとも前記バッファ層を覆う保護層と、を有し、
前記結晶性半導体層は、前記ゲート絶縁層に接しており、
前記バッファ層は、前記結晶性半導体層のチャネル形成領域と重なる領域に前記チャネル形成領域まで至らない凹部を有し、
前記バッファ層は、前記結晶性半導体層よりもキャリア移動度が小さく、前記第１の不純物半導体層及び前記第２の不純物半導体層に接し、
前記保護層は、前記凹部で前記バッファ層と接しており、
前記ゲート絶縁層及び前記保護層は、水酸基を有し、珪酸エチルを用いて形成された酸化シリコンであることを特徴とする薄膜トランジスタ。
請求項１において、前記バッファ層は、１×１０^２０ｃｍ^−３以上１×１０^２１ｃｍ^−３以下の窒素を有する半導体層であることを特徴とする薄膜トランジスタ。
請求項１又は請求項２において、前記保護層上の前記チャネル形成領域と重なる領域に更なるゲート電極を設けることを特徴とする薄膜トランジスタ。
請求項３において、前記更なるゲート電極は、画素電極と同時に形成されることを特徴とする薄膜トランジスタ。