CN100456440C - 高压水气退火的多晶硅薄膜晶体管组件的制作方法 - Google Patents
高压水气退火的多晶硅薄膜晶体管组件的制作方法 Download PDFInfo
- Publication number
- CN100456440C CN100456440C CNB2005100877866A CN200510087786A CN100456440C CN 100456440 C CN100456440 C CN 100456440C CN B2005100877866 A CNB2005100877866 A CN B2005100877866A CN 200510087786 A CN200510087786 A CN 200510087786A CN 100456440 C CN100456440 C CN 100456440C
- Authority
- CN
- China
- Prior art keywords
- high pressure
- aqueous vapor
- manufacturing process
- pressure aqueous
- polycrystalline sitft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种高压水气退火的多晶硅薄膜晶体管组件的制作方法,包含以下步骤:首先提供一基板;接着,形成一多晶硅薄膜晶体管于该基板之上;接着,形成一绝缘层覆盖该薄膜晶体管;接着,刻蚀该绝缘层以形成多个接触窗;在覆盖阻水氧层于该多个接触窗之后,对该薄膜晶体管进行一高压水气退火制程。
Description
技术领域
本发明是有关于一薄膜晶体管组件的制作方法,特别是有关于一种高压水气退火的多晶硅薄膜晶体管组件的制作方法。
背景技术
薄膜晶体管(thin film transistor,TFT)为主动数组型平面显示器常用的主动组件(active element),用来驱动主动式液晶显示器(active matrix typeliquid crystal display)、主动式有机电激发光显示器(active matrix typeorganic electroluminescent display)、影像传感器等装置。通常,依薄膜晶体管半导体硅膜层的组成,可将薄膜晶体管区分为多晶硅薄膜晶体管以及非晶硅薄膜晶体管。
为了实现高精细度的组件与画素排列,多晶硅已逐渐取代非晶硅而成为薄膜晶体管技术的发展主流。在多晶硅薄膜晶体管制作流程中,主要于非晶硅再结晶成多晶硅时,一道内仍有大量的硅悬浮(silicon dangling bonds),而此缺陷(defeat)会造成载子迁移率(mobility)下降,使TFT组件特性下降。
高压水气退火(high pressure annealing with water vapor)制造工艺是发展用来填补再结晶后或组件制造工艺步骤中所产生的晶格缺陷。请参照图1,在传统多晶硅薄膜晶体管10的制造工艺中,是在完成电极接触窗20(contacthole)之后,对该多晶硅薄膜晶体管10进行高压水气退火制造工艺50。然而,由于在传统多晶硅薄膜晶体管制造工艺中,一般是以Ta、AlNd、Mo、MoW、或W等金属作为栅极12材质,当进行高压水气退火制造工艺时,因接触窗20而曝露出来的栅极12,在高压水蒸气环境下会部份溶解于水蒸气中,导致组件电性异常,甚至无法正常运作。
综合上述,公知高压水气退火的多晶硅薄膜晶体管制造工艺无法满足符合业界的需求,因此,实有必要发展出新颖的高压水气退火的多晶硅薄膜晶体管制造工艺,以解决公知技术所遭遇到的问题。
发明内容
本发明的主要目的是提供一种高压水气退火的多晶硅薄膜晶体管组件的制作方法。本发明所述的高压水气退火的多晶硅薄膜晶体管组件制造工艺,可在形成接触窗步骤后对薄膜晶体管进行高压水气退火,而不会有任何对栅极不利的影响,意即可防止栅极因高压水气退火制造工艺而消失。
为达成上述目的,本发明所述的高压水气退火的多晶硅薄膜晶体管组件制造工艺,包含以下步骤:首先提供一基板;接着,形成一多晶硅薄膜晶体管于该基板之上,其中该多晶硅薄膜晶体管具有一源极、一漏极、及一栅极,而该栅极的材质为Ti、ITO、Cr或重掺杂多晶硅;接着,形成一绝缘层覆盖该薄膜晶体管;接着,刻蚀该绝缘层以形成多个接触窗;在覆盖阻水氧层于该多个接触窗之后,对该薄膜晶体管进行一高压水气退火制造工艺。其中,该多晶硅薄膜晶体管的方法包含:形成一多晶硅层于该基板上;形成一栅极绝缘层于该多晶硅层上;形成一栅极于该栅极绝缘层上;以及,对该多晶硅层进行掺杂制造工艺,以形成一源极、一漏极及一通道区。
该多晶硅薄膜晶体管具有一源极、一漏极、及一栅极,且所述的多个接触窗是分别露出该栅极、源极及漏极。
所述高压水气退火制造工艺的温度是介于250℃至600℃的范围内,该高压水气退火制造工艺具有一水蒸气压力介于0.1MPa至10Mpa的范围内。
所述阻水氧层是氧化硅或氮化硅。
根据本发明,由于在进行高压水气退火制造工艺之前,已利用氧化层覆盖接触窗内,该氧化层可保护栅极,例如Mo栅极,不受高压水气的影响,因此本发明所述的多晶硅薄膜晶体管组件具有较为稳定的电性表现。
此外,本发明另提供一种高压水气退火的多晶硅薄膜晶体管组件的制作方法,包括以下步骤。首先,提供一基板;形成一多晶硅薄膜晶体管于该基板之上,其中该多晶硅薄膜晶体管具有一源极、一漏极、及一栅极,而该栅极的材质可为Ti、Cr、ITO、或重掺杂多晶硅;形成一绝缘层覆盖该薄膜晶体管;刻蚀该绝缘层以形成多个接触窗;其中,该高压水气退火的多晶硅薄膜晶体管组件的制作方法,在形成该薄膜晶体管之后更包括对该多晶硅薄膜晶体管进行一高压水气退火制造工艺。根据上述高压水气退火的多晶硅薄膜晶体管组件的制造工艺,由于使用不与高压水蒸气反应的栅极质料,因此该高压水气退火制造工艺可在绝缘层形成步骤或接触窗形成步骤之前或之后进行,而不会影响到该栅极,因此本发明所述的多晶硅薄膜晶体管组件的制造工艺范围也较不受限制。
附图说明
图1显示一公知高压水气退火多晶硅薄膜晶体管制造工艺的剖面示意图。
图2a至图2g显示本发明一较佳实施例所述的高压水气退火多晶硅薄膜晶体管制造流程。
图3至图5显示本发明其它较佳实施例所述的高压水气退火多晶硅薄膜晶体管制造工艺示意图。
10多晶硅薄膜晶体管 12栅极
20电极接触窗 50高压水气退火制造工艺
200基底 202缓冲层
204多晶硅层 208岛状多晶硅层
210栅极绝缘层 212栅极
214源极 216漏极
218层间绝缘层 220阻水氧层
230接触窗 260通道区
262、264源/漏极预定区
270高压水气退火制造工艺
具体实施方式
本发明是提供一种高压水气退火的多晶硅薄膜晶体管组件的制作方法,可在形成接触窗步骤后对薄膜晶体管进行高压水气退火,而不会有任何对闸电极不利的影响,意即可解决栅极因高压水气退火制造工艺而消失的问题。以下是例举一符合本发明所述的高压水气退火的多晶硅薄膜晶体管组件的制作方法的较佳实施例,兹配合附图详细说明如下:
首先,请参阅图2a,提供一基底200,可例如为平面显示器所用适用的基板。接着,于该基底200上依序形成一缓冲层202及一多晶硅层204。该缓冲层202可包括氮化硅及氧化硅。本发明对于形成多晶硅层204的方式并无特别限制,该多晶硅层204的形成方法可例如为在上述基板200上形成一非晶硅层,接着再对该非晶硅层进行一准分子激光(ELA)退火制造工艺或是一热处理,以使非晶硅层经固相长晶形成多晶硅层。
接着,请参阅图2b,利用一光刻刻蚀制造工艺定义该多晶硅层204以形成一岛状多晶硅层208,其中该岛状多晶硅层208包含一通道区260、及位于该通道区两侧的源/漏极预定区262及264。
接着,请参阅图2c,顺应性形成一栅极绝缘层210于该基底200之上,以完全覆盖该第岛状多晶硅层208。其中该栅极绝缘层210可例如为氧化硅层。接着,利用光刻刻蚀制造工艺形成一栅极212于该栅极绝缘层210之上,而该栅极212的材质可为易与高压水气反应的导电材质,例如:Ta、Mo、MoW、或W合金;该栅极212的材质也可为不与高压水气反应的导电材质,例如Al、Cr、Ti、ITO、或重掺杂多晶硅。该栅极212的形成方式并无限制,可例如为气相沉积法、溅镀法或是真空蒸镀法。
接着,请参阅图2d,利用该栅极212作为掩膜对该源/漏极预定区262及264进行杂离子注入制造工艺,以形成一源极214及一漏极216。接着,请参照图2e,顺应性形成一层间绝缘层218于该基底之上200。该层间绝缘层218的材质可与该栅极绝缘层208相同,例如为氮化硅、氧化硅或氮化硅与上述材料多层堆栈。
接着,请参阅图2f,经由一光刻刻蚀制造工艺定义该层间绝缘层218,以形成多个接触窗230,露出该栅极212、源极214、及漏极216。接着,请参阅图2g,阻水氧层220是顺应性形成于该基板200之上,并完全覆盖该多个接触窗230,其材质可以是氧化硅(SiOx)、氮化硅(SiNx)。最后,对上述结构进行一高压水气退火制造工艺270,以修补组件信道内的缺陷。值得注意的是,顺应性形成该阻水氧层220以完全覆盖该多个接触窗230的目的在于,防止后续所进行的高压水气退火制造工艺270造成栅极212的损伤,故也可依阻水氧层220的材质的透水氧程度决定是否使用掩膜-光刻-刻蚀的方式部份覆盖栅极212。其中,该高压水气退火制造工艺的温度是介于250℃至600℃的范围内,而该高压水气退火制造工艺具有一水蒸气压力介于0.1MPa至10Mpa的范围内。
根据上述制造工艺,由于在进行高压水气退火制造工艺之前,已将氧化层覆盖接触窗内,可保护栅极不受高压水气的影响。
请参考图3至图5,显示本发明的其它较佳实施例的剖面示意图,其中的栅极为使用不与高压水蒸气反应的材质,例如:Ta、AlNd、W、Al、Ti、Cr、ITO、或重掺杂多晶硅,而其高压水气退火制造工艺可在绝缘层形成步骤或接触窗形成步骤之前或之后进行,而不会影响到该栅极。请参照图3所示,当完成第2a~2d图所示的步骤时,可直接进行该高压水气退火制造工艺270,以修补组件信道内的缺陷。此外,请参照图4,该高压水气退火制造工艺270也可在形成该层间绝缘层218后(意即完成第2a~2e图所述的步骤后)进行。再者,请参照图5,该高压水气退火制造工艺270也可在形成多个接触窗230之后(意即完成第2a~2f图所述的步骤后)进行。
以上所述具体实施方式仅用以说明本发明,而非限定本发明。
Claims (5)
1.一种高压水气退火的多晶硅薄膜晶体管组件的制作方法,其特征在于,包含:
提供一基板;
形成一多晶硅薄膜晶体管于该基板之上,其中该多晶硅薄膜晶体管具有一源极、一漏极、及一栅极,而该栅极的材质为Ti、ITO、Cr或重掺杂多晶硅;
形成一绝缘层覆盖该薄膜晶体管;
刻蚀该绝缘层以形成多个接触窗;以及
在覆盖一阻水氧层于所述多个接触窗之后,对该薄膜晶体管进行一高压水气退火制造工艺。
2.如权利要求1所述的高压水气退火的多晶硅薄膜晶体管组件的制作方法,其特征在于,形成该多晶硅薄膜晶体管的方法包含:
形成一多晶硅层于该基板上;
形成一栅极绝缘层于该多晶硅层上;
形成一栅极于该栅极绝缘层上;以及
对该多晶硅层进行掺杂制造工艺,以形成一源极、一漏极及一通道区。
3.如权利要求1所述的高压水气退火的多晶硅薄膜晶体管组件的制作方法,其特征在于,所述高压水气退火制造工艺的温度是介于250℃至600℃的范围内。
4.如权利要求1所述的高压水气退火的多晶硅薄膜晶体管组件的制作方法,其特征在于,所述高压水气退火制造工艺具有一水蒸气压力介于0.1MPa至10Mpa的范围内。
5.如权利要求1所述的高压水气退火的多晶硅薄膜晶体管组件的制作方法,其特征在于,所述阻水氧层是氧化硅或氮化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100877866A CN100456440C (zh) | 2005-08-08 | 2005-08-08 | 高压水气退火的多晶硅薄膜晶体管组件的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100877866A CN100456440C (zh) | 2005-08-08 | 2005-08-08 | 高压水气退火的多晶硅薄膜晶体管组件的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1913109A CN1913109A (zh) | 2007-02-14 |
CN100456440C true CN100456440C (zh) | 2009-01-28 |
Family
ID=37721990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100877866A Expired - Fee Related CN100456440C (zh) | 2005-08-08 | 2005-08-08 | 高压水气退火的多晶硅薄膜晶体管组件的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100456440C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5354999B2 (ja) * | 2007-09-26 | 2013-11-27 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020031920A1 (en) * | 1996-01-16 | 2002-03-14 | Lyding Joseph W. | Deuterium treatment of semiconductor devices |
US20040224530A1 (en) * | 2003-05-08 | 2004-11-11 | Toppoly Optoelectronics Corp. | Process for passivating polysilicon and process for fabricating polysilicon thin film transistor |
CN1577796A (zh) * | 2003-07-10 | 2005-02-09 | 精工爱普生株式会社 | 电子器件的制造方法和半导体器件的制造方法 |
-
2005
- 2005-08-08 CN CNB2005100877866A patent/CN100456440C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020031920A1 (en) * | 1996-01-16 | 2002-03-14 | Lyding Joseph W. | Deuterium treatment of semiconductor devices |
US20040224530A1 (en) * | 2003-05-08 | 2004-11-11 | Toppoly Optoelectronics Corp. | Process for passivating polysilicon and process for fabricating polysilicon thin film transistor |
CN1577796A (zh) * | 2003-07-10 | 2005-02-09 | 精工爱普生株式会社 | 电子器件的制造方法和半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1913109A (zh) | 2007-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103745978B (zh) | 显示装置、阵列基板及其制作方法 | |
KR101345378B1 (ko) | ZnO 계 박막 트랜지스터 및 그 제조방법 | |
TWI406418B (zh) | 薄膜電晶體及其製造方法 | |
US9391207B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
US10804300B2 (en) | Complementary thin film transistor drive back-plate and manufacturing method thereof, display panel | |
US7476901B2 (en) | Poly-silicon thin film transistor array substrate and method for fabricating the same | |
KR100601374B1 (ko) | 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치 | |
KR20090126813A (ko) | 산화물 반도체 박막 트랜지스터의 제조방법 | |
KR20090056590A (ko) | 산화물 반도체 박막 트랜지스터의 제조 방법 | |
CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
CN102280445A (zh) | 显示装置及其制造方法 | |
CN102832169A (zh) | 阵列基板及其制备方法、显示器件 | |
JP5563787B2 (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置 | |
CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
JP5211645B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
KR101988014B1 (ko) | 어레이 기판의 제조 방법 및 이에 사용되는 제조 장치 | |
KR20080112091A (ko) | ZnO 계 박막 트랜지스터의 제조방법 | |
WO2018192009A1 (zh) | 一种制作低温多晶硅薄膜晶体管的方法 | |
US9136354B2 (en) | Methods for manufacturing passivation layer and thin film transistor array substrate | |
US9837542B2 (en) | Polycrystalline silicon thin-film transistor | |
KR20080000299A (ko) | 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법 | |
JP2009246093A (ja) | 薄膜トランジスタ基板、その製造方法及び表示装置 | |
CN100456440C (zh) | 高压水气退火的多晶硅薄膜晶体管组件的制作方法 | |
CN108831894A (zh) | 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板 | |
JP2002198364A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090128 Termination date: 20130808 |