JP2002198364A

JP2002198364A - 半導体装置の作製方法

Info

Publication number: JP2002198364A
Application number: JP2000392000A
Authority: JP
Inventors: Naozumi Fujiwara; 直澄藤原; Takeomi Asami; 勇臣浅見; Mitsuhiro Ichijo; 充弘一條; Satoshi Chokai; 聡志鳥海; Yoko Kanakubo; 陽子金久保; 麻由 ▲ひろ▼瀬; Mayu Hirose
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-12-25
Filing date: 2000-12-25
Publication date: 2002-07-12
Anticipated expiration: 2020-12-25
Also published as: JP4610080B2

Abstract

(57)【要約】【課題】絶縁膜の薄膜化及び膜質特性向上のための方
法を提供する。【解決手段】本発明ではデューティー比２０〜７０％
でパルスプラズマＣＶＤ法による成膜を行うことで、通
常の連続発振の場合に比べて成膜速度、エッチング速度
のみを遅くすることができる。以上により、薄膜形成時
の膜厚制御が容易となり、かつ良質の膜を形成すること
が可能になった。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタや
ＬＳＩを形成するのに必要な絶縁膜材料をプラズマＣＶ
Ｄ（化学気相成長）法により作製する方法に関する。本
発明の好適な利用分野として、画素部と駆動回路を同一
の基板に設けたアクティブマトリクス型の半導体装置が
あり、具体的には、エレクトロルミネッセンス（Electr
o Luminescence）が得られる発光素子を基板上に作り込
んで形成された装置（以下、発光装置という）や液晶表
示装置等があり、また、これらを表示部に搭載した電気
器具がある。

【０００２】尚、本明細書において半導体装置とは半導
体特性を利用することで機能しうる装置全般を指す。

【０００３】

【従来の技術】近年、ガラスや石英等の絶縁表面上に半
導体膜を用いた薄膜トランジスタ（以下、ＴＦＴと記
す）を形成し、このＴＦＴを有する半導体装置、例えば
ＴＦＴを画素の駆動に用いる液晶表示装置や発光装置等
が開発されている。

【０００４】なお、ＴＦＴ及び半導体装置の作製におい
て、ゲート絶縁膜や多層配線における配線同士を絶縁す
る層間絶縁膜といった膜を形成するために酸化シリコン
膜、窒化シリコン膜又は酸化窒化シリコン膜といった珪
素を有する絶縁膜が用いられる。なお、これらの材料が
用いられる理由は、活性層を形成する非晶質シリコン膜
または結晶質シリコン膜との良好な界面を形成する場合
において、シリコンを主成分の一つとする絶縁膜で形成
することが適していると理解されているためである。

【０００５】また、これらの膜の形成においては、通常
プラズマＣＶＤ法や減圧ＣＶＤ法が用いられている。な
お、プラズマＣＶＤ法は原料ガスをグロー放電分解し、
プラズマ化することによりラジカル（ここでは化学的活
性種を意味する）を形成し、基板上に堆積させて膜を形
成するという技術であり、通常４００℃以下の低温にお
ける成膜を可能としている。

【０００６】また、プラズマＣＶＤ法においては、直流
グロー放電プラズマや低周波放電プラズマが知られてい
るが、現在では、ＭＨｚ程度の高い周波数の電圧を印加
する高周波（典型的には１３．５６ＭＨｚ）放電プラズ
マが主流となっている。

【０００７】具体的にゲート絶縁膜は、ＴＦＴのゲート
電極と活性層の間を電気的に絶縁するために形成される
ものであり、ＭＯＳ構造において重要な役割を果たし、
電気的特性や信頼性、安定性に大きく影響する。

【０００８】また、ＬＳＩの分野に於いては、熱酸化法
により形成された熱酸化膜が多く用いられており、デバ
イス寸法の縮小化に伴い４ｎｍ程度まで薄膜化が進んで
いる。

【０００９】その他にも保護膜としての機能を有するパ
ッシベーション膜や層間絶縁膜といった膜の形成に酸化
珪素や窒化珪素といった珪素を含む絶縁膜が用いられて
いる。

【００１０】

【発明が解決しようとする課題】上述したような絶縁膜
を形成する上で、特に膜厚の薄い膜の形成においては、
膜厚を制御する上で成膜速度の低速化が重要となる。な
お、成膜速度に関しては、成膜された膜の膜質特性と密
接な関係を有していることが知られている。

【００１１】一般的な特徴としては、成膜速度の速いも
のは、形成される膜が不完全性を有する傾向がある。こ
れは、成膜に関与するラジカルや分子などが熱力学的に
より安定な配列を見いだす時間が関係していると考えら
れている。なお、不完全性を有する膜は、多くの場合に
おいて膜中の密度が低く、素子の特性に悪影響を与える
ことが知られている。

【００１２】以上のことから、絶縁膜の薄膜化及び膜質
特性向上のためには、成膜速度の低速化が要求される。
しかしながら、プラズマＣＶＤ法により絶縁膜を形成す
る際には、その成膜速度が速いために膜厚の制御が難し
いという問題がある。

【００１３】ここで、図１０、１３にプラズマＣＶＤ法
により絶縁膜を形成した際の結果を示す。図１０は、絶
縁膜の成膜速度を示すものであり、成膜時における高周
波電力（ＲＦ電力）と成膜速度との関係を示しており、
また評価に用いた膜の成膜条件は、表１に示すとおりで
ある。なお、ここでは、高周波電力（ＲＦ電力）をプラ
ズマＣＶＤ装置のカソードに連続的に印加することによ
りプラズマを発生させた。

【００１４】

【表１】

【００１５】図１０に示すようにＲＦ電力の低下に伴
い、成膜速度は低下する。つまり、成膜速度の低速化の
方法としては、ＲＦ電力を抑えることで対処することが
できるものと思われる。しかし、成膜速度と共に膜質特
性の評価に利用されるエッチング速度については、図１
１に示すように成膜速度とは反対に、ＲＦ電力の低下に
対して速度が増加する傾向が見られた。

【００１６】なお、エッチング速度は、その膜の緻密性
を示し、小さければ小さいほど良質な膜であるというこ
とができることから、膜質特性が低下していることを意
味する。つまり、ＲＦ電力を低下させることにより見か
け上の成膜速度の低速化を図っても、実際に材料ガスが
充分に反応していないため膜質特性低下の問題が生じる
ことを示している。

【００１７】そこで、本発明はこのように単に成膜速度
を低下させてもその他の膜質特性が低下してしまうとい
う問題点を解決する手段を提供することを目的とし、膜
厚が薄い場合においても膜厚の制御を可能にすると共に
膜質特性の低下を招くことなく絶縁膜を形成し、さらに
これを用いた半導体装置の作製方法を提供することを目
的とする。

【００１８】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、プラズマＣＶＤ法による絶縁膜の形成
において、プラズマを発生させるための高周波電力を周
期的なパルス発振で供給することにより断続的にプラズ
マを発生させ、成膜速度を制御すると共に膜質特性の向
上を図る。

【００１９】本発明におけるプラズマＣＶＤ装置は、平
行平板型のＣＶＤ装置であり、カソードに印加する高周
波電圧を連続的ではなくパルス状に（間欠的に）制御す
るパルス発振を用いて絶縁膜を形成する。

【００２０】通常、プラズマＣＶＤ法を用いて成膜を行
う場合において、材料となるガス（材料ガス）をプラズ
マが発生する空間中で分解すると様々なラジカルやイオ
ンが生成される。プラズマの発生が定常的に持続する場
合には、その存在比率は一定の割合を保っている。

【００２１】しかし、パルス発振のように高周波電力の
供給がオフになり、プラズマが発生しない時間が存在す
る場合には、ラジカルが供給されない。このように堆積
表面にラジカルが供給されない期間を設けることで、そ
れまでに供給されたラジカルが堆積表面で分子間の結合
をより強固にするための時間を得ることができる。その
結果、より安定した分子間結合を有する（堆積）膜を形
成することができるので、膜特性を向上させることがで
き、良質な絶縁膜を形成することができる。

【００２２】つまり、膜質特性向上のためには、パルス
発振において、高周波電力が印加される時間（オン時
間）を調節することが必要となる。なお、本明細書中に
おいて、パルス発振周波数の１周期に高周波電力が印加
される時間（オン時間）の割合をデューティー比とし、
このデューティー比を調整することにより、絶縁膜の堆
積過程におけるラジカルが堆積する際に形成する分子間
の結合をより強固なものにすることができる。なお、本
明細書中では、パルス発振によりカソードに印加される
高周波電力を制御して、ＣＶＤ法により成膜を行うこと
をパルスプラズマＣＶＤ法と呼ぶことにする。

【００２３】

【発明の実施の形態】本発明の実施の形態について、以
下に説明する。図１は、本発明を実施する上で、高周波
電力の印加の様子とそれに伴い発生するラジカルの関係
を示すものである。

【００２４】図１（Ａ）には、高周波電力がカソードに
連続的に印加される連続発振の様子を示している。高周
波電力がカソードに印加されているところをＯＮで示し
ており、印加されていないところをＯＦＦで示してい
る。なお、これらを本明細書中では、それぞれＯＮ時
間、ＯＦＦ時間と呼ぶ。また、ＯＮ時間では、常に高周
波電力が印加されており、常にプラズマが発生してい
る。

【００２５】次に図１（Ｂ）には、高周波電力がカソー
ドに断続的に印加される、すなわちパルス発振の様子を
示している。図１（Ａ）と同様に高周波電力がカソード
に印加されているところをＯＮで示しており、印加され
ていないところをＯＦＦで示している。なお、パルス発
振では、ＯＮ時間とＯＦＦ時間が交互になっており、こ
れに伴いプラズマの発生も断続的に行われている。

【００２６】すなわち、高周波電力がカソードに印加さ
れると様々なラジカルが発生し、成膜表面に堆積され
る。しかし、高周波電力の印加が遮断される（オフ時間
になる）とラジカルが発生しなくなる。そして、この
時、それまで堆積されたラジカルが分子間の結合をより
強固なものにする。

【００２７】つまり、連続発振を用いたプラズマＣＶＤ
法による成膜の場合には、このように堆積されたラジカ
ルが安定な分子間結合を形成するために必要な時間をと
ることができないために良質な膜を形成することは困難
である。しかし、高周波電力を印加する時間（本発明に
於いてはデューティー比）を適切に選ぶことにより成膜
に用いるラジカルの分子間結合をより安定なものにする
ことができる。

【００２８】なお、本発明の絶縁膜の形成においては、
シラン（ＳｉＨ₄）、ジシラン（Ｓｉ₂Ｈ₆）、ＴＥＯＳ
(tetraethylorthosilicate)といった珪素を含むシラン
系の材料の他、ＮＯ、ＮＯ₂、Ｎ₂Ｏといった酸化窒素等
の材料ガスやＯ₂、Ｎ₂、ＮＨ ₃が用いられる。

【００２９】そこで、パルス発振によるプラズマＣＶＤ
法を用いて、絶縁膜を形成した場合、成膜時のデューテ
ィー比に伴う成膜速度、エッチング速度及び膜厚の均一
性について測定した結果を図２〜４に示す。なお、ここ
での絶縁膜の成膜条件は、表２に示すとおりである。

【００３０】

【表２】

【００３１】なお、ＲＦ発振周波数とは、高周波電源か
ら送られる高周波電力の周波数のことをいい、パルス周
波数とは、ＲＦ発振周波数をパルスに変調したときの周
波数のことをいう。

【００３２】図２〜４によれば、デューティー比が２０
〜７０％の範囲にあるとき成膜速度が、４０〜２００ｎ
ｍ／ｍｉｎ、エッチング速度が、３００〜３５０ｎｍ／
ｍｉｎ、また膜厚の均一性が±１％となる膜を得ること
ができる。つまり、デューティー比が、この２０〜７０
％の範囲外になるとパルス放電により得られる効果は低
下してしまう。特に７０％以上になるとラジカルの選択
性が悪くなり、エッチング速度は変調しない連続発振
（デューティー比：１００％）と同程度になる。

【００３３】なお、膜厚の均一性については、図１２に
連続発振の際の結果を示し、図４にパルス発振の場合に
おける結果を示している。両者を比較すると、パルス発
振で成膜した場合に均一性が悪くなることはなく、連続
発振の場合との差が無いことが示される。

【００３４】また、連続発振の場合とパルス発振の場合
について、成膜した膜の応力についても測定を行った
が、連続発振で成膜した膜の応力が、−１．２１ｅ⁹で
あるのに対して、デューティー比が２０〜７０％の時の
応力は−１．３ｅ⁹〜−１．１ｅ⁹dyne/cm²の範囲にあ
り、いずれの場合も応力に影響はなかった。

【００３５】なお、本発明は、上記方法により形成され
た絶縁膜について図２〜４に示すようにデューティー比
と成膜速度、エッチング速度及び膜厚の均一性について
一定の関係が見いだされたことによるものである。

【００３６】なお、本発明におけるプラズマＣＶＤ装置
は、平行平板型のＣＶＤ装置であり、カソードに印加す
る高周波電圧を連続的ではなくパルス状に（間欠的に）
印加するパルス発振を用いて絶縁膜を形成する。なお、
パルス発振は、ＲＦ発振周波数が１〜１２０ＭＨｚ、好
ましくは１０〜６０ＭＨｚの高周波電力を、１〜１０ｋ
Ｈｚのパルス周波数に変調し、デューティー比が２０〜
７０％の範囲になるように制御してカソードに供給する
ことにより形成する。

【００３７】なお、上記で説明したパルス発振プラズマ
ＣＶＤ法により絶縁膜を形成する際、その成膜圧力は６
０〜３３０Ｐａが好ましく、基板電極間の距離（ｄ）
は、１０〜５０ｍｍとするのが良い。

【００３８】なお、本発明により形成される絶縁膜に
は、酸化珪素（ＳｉＯ₂）、窒化珪素（ＳｉＮ）、酸化
窒化珪素（ＳｉＯＮ）、酸化窒化水素化珪素（ＳｉＯＮ
Ｈ）といった絶縁膜が含まれるが、これらの絶縁膜を形
成する材料としては、ＳｉＨ₄、Ｓｉ₂Ｈ₆、ＴＥＯＳ(テ
トラエトキシオルトシリケート)といった珪素を含むシ
ラン系の材料や、ＮＯ₂、Ｎ₂Ｏ、ＮＨ₃といった窒素、
酸素及び水素を含む化合物等が用いられる。

【００３９】また、絶縁膜をパルス発振プラズマＣＶＤ
法により成膜した後、水素雰囲気中または窒素やアルゴ
ンなどの不活性ガス雰囲気中で加熱（アニール）するこ
とにより、優れた絶縁膜を得ることができる。

【００４０】

【実施例】〔実施例１〕本実施例では、本発明を利用し
て絶縁膜を作製する方法について説明する。

【００４１】図５は枚葉式のプラズマＣＶＤ装置の一例
であり、搬送室３０１には、基板３０３を搬送するため
の搬送機構３０２が設けられている。また、搬送室３０
１は減圧雰囲気になっており、ロードロック室（３０
５、３０７）、前処理室３０９、成膜室３１０、後処理
室３１１とは、ゲート（３０４ａ〜３０４ｅ）を介して
連結されている。

【００４２】各処理室への基板の受け渡しは、ゲートを
開けた際に搬送機構３０２によって行われる。また、搬
送室３０１を減圧するには、ドライポンプ、メカニカル
ブースターポンプ、ターボ分子ポンプ（磁気浮上型）も
しくはクライオポンプなどの排気ポンプを用いることが
可能であるが、より高純度に高真空状態を得るためには
磁気浮上型のターボ分子ポンプが好ましい。

【００４３】また、ロードロック室（３０５、３０７）
において、基板のロード、アンロードが行われる。ま
た、基板は、ロードロック室（３０５、３０７）に備え
られているカセット（３０６、３０８）から未処理の基
板が取り出され、処理後の基板が再び収納される。

【００４４】まず、搬送機構３０２によりカセット（３
０６、３０８）から基板３０３が取り出され、成膜室３
１０または前処理室３０９に搬送される。前処理室３０
９では主に基板の予備加熱等を行う。次に成膜室３１０
では、プラズマＣＶＤ法により窒化珪素膜や酸化珪素膜
などの絶縁膜の形成を行い、後処理室３１１では、成膜
した絶縁膜を水素または窒素等の不活性ガス雰囲気下で
加熱処理を行う。

【００４５】次に図６において、図５に示したプラズマ
ＣＶＤ法により成膜を行う成膜室３１０の構成を詳細に
説明する。成膜室４０１は、高周波電源４０５が接続す
る陰極（カソード）４０２、陽極（アノード）４０３が
設けられた平行平板型である。陰極４０２はシャワー板
となっていて、ガス供給手段４０６からの反応ガスは、
このシャワー板を通して成膜室４０１中に供給される。
陽極４０３にはシーズヒーターなどによる加熱手段が設
けられ、基板４１５が設置されている。ガス供給系の詳
細は割愛するが、Ｎ₂、ＳｉＨ₄、Ｎ₂Ｏなどが充填され
たシリンダー４１４、ガスの流量を制御するマスフロー
コントローラー４１２、ストップバルブ４１３などから
構成されている。

【００４６】排気手段４０７は、ゲートバルブ４０８、
自動圧力制御弁４０９、ターボ分子ポンプ（または複合
分子ポンプ）４１０、ドライポンプ４１１から成ってい
る。なお、ターボ分子ポンプ（または複合分子ポンプ）
４１０、ドライポンプ４１１は潤滑油を使用しないもの
で、油の拡散による成膜室内の汚染を完全に無くしてい
る。

【００４７】排気速度は、成膜室の容積１３Ｌの成膜室
に対し、一段目に排気速度３００Ｌ／秒のターボ分子ポ
ンプ、二段目に排気速度４０ｍ³／ｈｒのドライポンプ
を設け、排気系側から有機物の蒸気が逆拡散してくるの
を防ぐと共に、成膜室の到達真空度を高め、非晶質半導
体膜の形成時に不純物元素が膜中に取り込まれることを
極力防いでいる。

【００４８】成膜室４０１を減圧した後で、基板４１５
を成膜室４０１に搬入し、加熱して基板温度を約４００
℃にする。なお、成膜室４０１に搬入する前に、前処理
室で基板を予め加熱しておいてもよい。

【００４９】さらに、絶縁膜を成膜する前にプラズマク
リーニング処理を行うと効果的である。また、プラズマ
クリーニング処理は、水素を２００ｓｃｃｍ導入し、圧
力２０Ｐａ、高周波電力密度０．２Ｗ／ｃｍ²でプラズ
マを生成して２分間処理する。或いは、Ｈ₂を１００ｓ
ｃｃｍと酸素を１００ｓｃｃｍ導入して、圧力４０Ｐａ
で同様にプラズマ処理しても良い。また、Ｎ₂Ｏと水素
を導入して圧力１０〜７０Ｐａ、高周波電力密度０．１
〜０．５Ｗ／ｃｍ²で数分間処理してもよい。基板温度
は３００〜４５０℃、好ましくは４００℃とする。この
段階で、基板４１５の表面をプラズマクリーニング処理
することで、成膜表面に存在する汚染物質を取り除くこ
とができる。

【００５０】つぎに、成膜室４０１にＳｉＨ₄とＮ₂Ｏを
導入した。なお、本実施例においては、ＳｉＨ₄を２７
ｓｃｃｍ、Ｎ₂Ｏを９００ｓｃｃｍ導入した。そして、
高周波電源４０５により平行平板型の電極のうちカソー
ド４０２に高周波電力を印加して、電極間にプラズマを
発生させた。なお、この時の高周波電力（ＲＦ電力）
は、５０Ｗであり、ＲＦ発振周波数は、１３．５６ＭＨ
ｚである。

【００５１】また、高周波電源４０５は、高周波パルス
変調が可能な高周波信号発生器及び高周波信号増幅器を
有するパルス変調器４１６と接続されている。そして、
パルス変調器４１６により変調された周波数（パルス周
波数）で陽極に高周波電力が印加される。

【００５２】なお、本実施例では、１３．５６ＭＨｚの
ＲＦ発振周波数を１Ｈｚのパルス周波数に変調し、さら
にデューティー比を３０％として高周波電力をパルス発
振として陰極に供給して、パルスプラズマＣＶＤ法によ
る成膜を行う。このとき、成膜室４０１内の圧力を１６
０Ｐａ、電極基板間距離を２０ｍｍとした。なお、基板
の温度は、３２５℃に保たれている。

【００５３】また、本実施例における成膜時間は、１分
４７秒間成膜であった。デューティー比が３０％である
ことから、この時のオン時間は３２ｓｅｃである。

【００５４】以上により、成膜室４０５において絶縁膜
の形成が行われる。なお、デューティー比３０％で成膜
を行うと、成膜速度８０ｎｍ／ｍｉｎ、エッチング速度
３００ｎｍ／ｍｉｎ、膜厚の均一性±１％という良質の
膜が得られた。

【００５５】また、図８は、プラズマＣＶＤ装置のカソ
ードに印加される１３．５６ＭＨｚの高周波電力の波形
をオシロスコープで観測した写真である。図８（Ａ）
は、デューティー比２０％でパルス発振を行った場合で
あり、図８（Ｂ）は、デューティー比５０％でパルス発
振を行った場合の写真である。このように、本発明では
高周波電力が印加されるオン時間と、印加されないオフ
時間が交互に繰り返される状況の下で絶縁膜の形成を行
っている。このような電力の供給によりパルスプラズマ
ＣＶＤ法が行われている。

【００５６】なお、ＴＦＴの形成に用いる絶縁膜とし
て、本発明を用いて形成される絶縁膜を用いればよく、
それ以外は、公知の技術を用いてＴＦＴを形成すればよ
い。

【００５７】〔実施例２〕本実施例では、本発明を用い
たＴＦＴ構造の例を図７により説明する。図７（Ａ）は
トップゲート型のＴＦＴである。７０１は基板であり、
７０２は下地となる絶縁膜（以下、下地膜という）であ
る。基板７０１としては透光性基板、代表的にはガラス
基板、石英基板、ガラスセラミックス基板、又は結晶化
ガラス基板を用いることができる。但し、作製プロセス
中の最高処理温度に耐えるものでなくてはならない。

【００５８】また、下地膜７０２は特に可動イオンを含
む基板や導電性を有する基板を用いる場合に有効である
が、石英基板には設けなくても構わない。なお、ここで
形成する下地膜７０２は、基板７０１からの不純物の拡
散を防ぐ目的で形成されるものなので、より薄い膜が好
ましい。そのため薄膜化の際の膜厚制御が可能である本
発明の珪素（シリコン）を含む絶縁膜を用いることは非
常に有効である。なお、この絶縁膜の作製方法について
は、実施例１を参照すればよい。

【００５９】７０３はトップゲート型のＴＦＴであり、
ｐチャネル型ＴＦＴである。なお、図７（Ａ）には、ｐ
チャネル型のＴＦＴを示すが、ｐチャネル型ＴＦＴとｎ
チャネル型ＴＦＴとによってＣＭＯＳ回路を構成するこ
ともできる。

【００６０】ＴＦＴ７０３は、ソース領域７０４、ドレ
イン領域７０５、低濃度不純物領域７０６及びチャネル
形成領域７０７を含む活性層と、ゲート絶縁膜７０８
と、ゲート電極７０９を有している。

【００６１】ゲート絶縁膜７０８は、珪素を含む絶縁膜
で形成される。なお、本実施例に於いて形成されるゲー
ト絶縁膜７０８の膜厚は、５０〜２００ｎｍであるた
め、本発明のパルスプラズマＣＶＤ法により絶縁膜を形
成した。なお、この時の成膜条件は、ＳｉＨ₄の流量を
４ｓｃｃｍ、Ｎ₂Ｏの流量を５００ｓｃｃｍにし、基板
温度を４００℃、成膜圧力を４０Ｐａ、基板電極間距離
を２０ｍｍとし、１３．５６ＭＨｚのＲＦ発振周波数を
１ｋＨｚのパルス周波数に変調して陰極に印加した。

【００６２】また、ゲート電極７０９の後に形成される
層間絶縁膜がアクリルやポリイミドといった有機樹脂で
形成される場合には、酸化珪素や窒化珪素といった無機
材料により形成された第１層間絶縁膜７１０と有機樹脂
により形成された第２層間絶縁膜７１１との積層構造を
形成させるのが望ましい。

【００６３】例えば、はじめに第１層間絶縁膜７１０と
して酸化珪素や窒化珪素といった無機材料の絶縁膜を３
０〜２００ｎｍの膜厚で形成した後、有機材料からなる
絶縁膜を１〜２μｍの膜厚に形成するというような積層
構造の層間絶縁膜を形成する場合に、無機材料の絶縁膜
を本発明の絶縁膜で形成することは有効である。

【００６４】この場合には、ＳｉＨ₄の流量を２７ｓｃ
ｃｍ、Ｎ₂Ｏの流量を９００ｓｃｃｍにし、基板温度を
３６０℃、成膜圧力を１６０Ｐａ、基板電極間距離を２
０ｍｍとし、１３．５６ＭＨｚのＲＦ発振周波数を１Ｈ
ｚのパルス周波数に変調して陰極に印加する。また、こ
の時のデューティー比は２０〜７０％であるが、好まし
くは３０〜５０％とするのが良い。

【００６５】第２層間絶縁膜７１１形成後は、ソース７
０４及びドレイン７０５と電気的に接続されるソース配
線７１２並びにドレイン配線７１３がそれぞれ形成され
る。

【００６６】なお、本実施例に於いてゲート電極７０９
はシングルゲート構造となっているが、ダブルゲート構
造であっても良い。

【００６７】次に、図７（Ｂ）はボトムゲート型のＴＦ
Ｔである。７２１は基板である。基板７２１としては透
光性基板、代表的にはガラス基板、石英基板、ガラスセ
ラミックス基板、又は結晶化ガラス基板を用いることが
できる。但し、作製プロセス中の最高処理温度に耐える
ものでなくてはならない。

【００６８】なお、基板７２１上に形成された７２３は
ボトムゲート型のＴＦＴであり、ｐチャネル型ＴＦＴで
ある。なお、図７（Ｂ）には、ｐチャネル型のＴＦＴを
示すが、ｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとに
よってＣＭＯＳ回路を構成することもできる。

【００６９】ＴＦＴ７２３は、ゲート電極７２４とゲー
ト絶縁膜７２５と、ソース領域７２６、ドレイン領域７
２７、低濃度不純物領域７２８及びチャネル形成領域７
２９を含む活性層と、チャネル保護膜７３０を有してい
る。

【００７０】ゲート絶縁膜７２５は、珪素を含む絶縁膜
で形成される。なお、本実施例に於いて形成されるゲー
ト絶縁膜７２５の膜厚は、５０〜２００ｎｍであるた
め、トップゲートの場合と同様に本発明の絶縁膜を用い
ることが有効である。また、チャネル形成領域７２９の
上に形成されるチャネル保護膜７３０、層間絶縁膜の一
部の形成にも本発明の絶縁膜を用いることは可能であ
る。

【００７１】層間絶縁膜７３２形成後は、ソース７２６
及びドレイン７２７と電気的に接続されるソース配線７
３３並びにドレイン配線７３４がそれぞれ形成される。

【００７２】なお、本実施例の構成は、実施例１の構成
と自由に組み合わせて用いることができる。

【００７３】〔実施例３〕本発明の半導体装置の１つで
ある液晶表示装置の作製方法の一例について、図１３〜
図１６を用いて説明する。ここでは、画素部の画素ＴＦ
Ｔおよび保持容量と、画素部の周辺に設けられるソース
信号線駆動回路及びゲート信号線駆動回路のＴＦＴを同
時に作製する方法について、工程に従って詳細に説明す
る。

【００７４】図１３（Ａ）において、基板５０１にはコ
ーニング社の＃７０５９ガラスや＃１７３７ガラスなど
に代表されるバリウムホウケイ酸ガラスやアルミノホウ
ケイ酸ガラスなどのガラス基板や石英基板などを用い
る。ガラス基板を用いる場合には、ガラス歪み点よりも
１０〜２０℃程度低い温度であらかじめ熱処理しておい
ても良い。そして、基板５０１のＴＦＴを形成する表面
に、基板５０１からの不純物拡散を防ぐために、酸化シ
リコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの絶縁膜から成る下地膜５０２を形成する。例えば、
デューティー比２０〜７０％（好ましくは、３０〜５０
％）のパルスプラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂
Ｏから作製される酸化窒化シリコン膜５０２ａを２０〜
２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ
₄、Ｎ₂Ｏから作製される酸化窒化水素化シリコン膜５０
２ｂを５０〜２００nm（好ましくは１００〜１５０nm）
の厚さに積層して形成する。ここでは下地膜５０２を２
層構造として示したが、前記絶縁膜の単層膜または２層
以上積層させて形成しても良い。

【００７５】酸化窒化シリコン膜５０２ａは平行平板型
のパルスプラズマＣＶＤ法を用いて形成する。酸化窒化
シリコン膜５０２ａは、ＳｉＨ₄を１０ｓｃｃｍ、ＮＨ₃
を１００ｓｃｃｍ、Ｎ₂Ｏを２０ｓｃｃｍとして成膜室
に導入し、基板温度３２５℃、成膜圧力１６０Ｐａ、Ｒ
Ｆ電力５０Ｗ、ＲＦ発振周波数６０ＭＨｚとした。な
お、ここでは、６０ＭＨｚのＲＦ発振周波数を１Ｈｚの
パルス周波数に変調し、デューティー比を２０〜７０％
（好ましくは３０〜５０％）として成膜した。

【００７６】一方、酸化窒化水素化シリコン膜５０２ｂ
は、ＳｉＨ₄を５ｓｃｃｍ、Ｎ₂Ｏを１２０ｓｃｃｍ、Ｈ
₂を１２５ｓｃｃｍとして成膜室に導入し、基板温度４
００℃、成膜圧力２０Ｐａ、ＲＦ電力５０Ｗ、ＲＦ発振
周波数６０ＭＨｚの条件下で形成した。なお、ここでも
同様に１Ｈｚのパルス周波数に変調し、デューティー比
を２０〜７０％（好ましくは３０〜５０％）として成膜
した。これらの膜は、基板温度を変化させ、反応ガスの
切り替えのみで連続して形成することができる。

【００７７】このようにして作製した酸化窒化シリコン
膜５０２ａは、密度が９．２８×１０²²/cm³であり、フ
ッ化水素アンモニウム（ＮＨ₄ＨＦ₂）を７．１３％とフ
ッ化アンモニウム（ＮＨ₄Ｆ）を１５．４％含む混合溶
液（ステラケミファ社製、商品名ＬＡＬ５００）の２０
℃におけるエッチング速度が約６３nm/minと遅く、緻密
で硬い膜である。このような膜を下地膜に用いると、こ
の上に形成する半導体層にガラス基板からのアルカリ金
属元素が拡散するのを防ぐのに有効である。

【００７８】次に、２５〜８０nm（好ましくは３０〜６
０nm）の厚さで非晶質構造を有する非晶質半導体層５０
３ａを、プラズマＣＶＤ法やスパッタ法などの方法で形
成する。非晶質構造を有する半導体膜には、非晶質半導
体層や微結晶半導体膜があり、非晶質シリコンゲルマニ
ウム膜などの非晶質構造を有する化合物半導体膜を適用
しても良い。プラズマＣＶＤ法で非晶質半導体層５０３
ａとして非晶質シリコン膜を形成する場合には、下地膜
５０２と非晶質半導体層５０３ａとは両者を連続形成す
ることも可能である。例えば、前述のように酸化窒化シ
リコン膜５０２ａと酸化窒化水素化シリコン膜５０２ｂ
をパルスプラズマＣＶＤ法で連続して成膜後、反応ガス
をＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂からＳｉＨ₄とＨ₂或いはＳｉＨ₄
のみに切り替えれば、一旦大気雰囲気に晒すことなく連
続形成できる。その結果、酸化窒化水素化シリコン膜５
０２ｂの表面の汚染を防ぐことが可能となり、作製する
ＴＦＴの特性バラツキやしきい値電圧の変動を低減させ
ることができる。

【００７９】そして、結晶化の工程を行い非晶質半導体
層５０３ａから結晶質半導体層５０３ｂを作製する。そ
の方法としてレーザーアニール法や熱アニール法（固相
成長法）、またはラピットサーマルアニール法（ＲＴＡ
法）を適用することができる。前述のようなガラス基板
や耐熱性の劣るプラスチック基板を用いる場合には、特
にレーザーアニール法を適用することが好ましい。ＲＴ
Ａ法では、赤外線ランプ、ハロゲンランプ、メタルハラ
イドランプ、キセノンランプなどを光源に用いる。或い
は特開平７−１３０６５２号公報で開示された技術に従
って、触媒元素を用いる結晶化法で結晶質半導体層５０
３ｂを形成することもできる。結晶化の工程ではまず、
非晶質半導体層が含有する水素を放出させておくことが
好ましく、４００〜５００℃で１時間程度の熱処理を行
い含有する水素量を５atom％以下にしてから結晶化させ
ると膜表面の荒れを防ぐことができるので良い。

【００８０】また、プラズマＣＶＤ法で非晶質シリコン
膜の形成工程において、反応ガスにＳｉＨ₄とアルゴン
（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃
として形成すると、非晶質シリコン膜の含有水素濃度を
５atomic%以下にすることもできる。このような場合に
おいて水素を放出させるための熱処理は不要となる。

【００８１】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発振型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数３０Ｈｚとし、レーザーエネ
ルギー密度を１００〜５００mJ/cm²(代表的には３００
〜４００mJ/cm²)とする。そして線状ビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
（オーバーラップ率）を８０〜９８％として行う。この
ようにして図１３（Ｂ）に示すように結晶質半導体層５
０３ｂを得ることができる。

【００８２】そして、結晶質半導体層５０３ｂ上に第１
のフォトマスク（ＰＭ１）を用い、フォトリソグラフィ
ーの技術を用いてレジストパターンを形成し、ドライエ
ッチングによって結晶質半導体層を島状に分割し、図１
３（Ｃ）に示すように島状半導体層５０４〜５０８を形
成する。結晶質シリコン膜のドライエッチングにはＣＦ
₄とＯ₂の混合ガスを用いる。

【００８３】このような島状半導体層に対し、ＴＦＴの
しきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０¹⁶〜５×１０¹⁷atoms/cm³程度の
濃度で島状半導体層の全面に添加しても良い。半導体に
対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表
第１３族の元素が知られている。その方法として、イオ
ン注入法やイオンドープ法（或いはイオンシャワードー
ピング法）を用いることができるが、大面積基板を処理
するにはイオンドープ法が適している。イオンドープ法
ではジボラン（Ｂ₂Ｈ₆）をソースガスとして用いホウ素
（Ｂ）を添加する。このような不純物元素の注入は必ず
しも必要でなく省略しても差し支えないが、特にｎチャ
ネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるた
めに好適に用いる手法である。

【００８４】ゲート絶縁膜５０９は、プラズマＣＶＤ法
またはスパッタ法を用いて成膜することが可能である
が、本実施例では、パルスプラズマＣＶＤ法を用いて、
膜厚を４０〜１５０nmとしてシリコンを含む絶縁膜で形
成する。本実施例では、１２０nmの厚さで酸化窒化シリ
コン膜から形成する。この時、高周波電力をパルス発振
で供給するためには、１３．５６ＭＨｚのＲＦ発振周波
数を１Ｈｚのパルス周波数に変調し、デューティー比を
２０〜７０％（好ましくは３０〜５０％）にしてパルス
プラズマＣＶＤ法を行う。なお、この時ＳｉＨ₄とＮ₂Ｏ
を材料ガスとして用い、反応圧力４０Pa、基板温度４０
０℃、基板電極間距離を２０ｍｍとし、高周波（１３．
５６MHz）電力密度０．０９〜１．０W/cm²で放電させて
形成することができる。

【００８５】なお、上記の条件で成膜した膜は、デュー
ティー比が２０〜７０％のとき、成膜速度が２５〜３８
ｎｍ／ｍｉｎであり、エッチング速度は９０〜１１５ｎ
ｍ／ｍｉｎであった。勿論、ゲート絶縁膜はこのような
酸化窒化シリコン膜に限定されるものでなく、他のシリ
コンを含む絶縁膜を単層または積層構造として用いても
良い。

【００８６】例えば、酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法で、ＴＥＯＳ（Tetraethyl Orth
osilicate）とＯ₂とを混合し、反応圧力４０Pa、基板温
度３００〜４００℃とし、高周波（１３．５６MHz）電
力密度０．０９〜１．０W/cm²で放電させて形成するこ
とができる。このようにして作製された酸化シリコン膜
は、その後４００〜５００℃の熱アニールによりゲート
絶縁膜として良好な特性を得ることができる。（図１３
（Ｃ））

【００８７】そして、図１３（Ｄ）に示すように、第１
の形状のゲート絶縁膜５０９上にゲート電極を形成する
ための耐熱性導電層５１１を２００〜４００nm（好まし
くは２５０〜３５０nm）の厚さで形成する。耐熱性導電
層５１１は単層で形成しても良いし、必要に応じて二層
あるいは三層といった複数の層から成る積層構造として
も良い。耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた
元素、または前記元素を成分とする合金か、前記元素を
組み合わせた合金膜が含まれる。これらの耐熱性導電層
はスパッタ法やＣＶＤ法で形成されるものであり、低抵
抗化を図るために含有する不純物濃度を低減させること
が好ましく、特に酸素濃度に関しては３０ｐｐｍ以下と
すると良い。本実施例ではＷ膜を３００nmの厚さで形成
する。Ｗ膜はＷをターゲットとしてスパッタ法で形成し
ても良いし、６フッ化タングステン（ＷＦ₆）を用いて
熱ＣＶＤ法で形成することもできる。いずれにしてもゲ
ート電極として使用するためには低抵抗化を図る必要が
あり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望
ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を
図ることができるが、Ｗ中に酸素などの不純物元素が多
い場合には結晶化が阻害され高抵抗化する。このことよ
り、スパッタ法による場合、純度９９．９９９９％のＷ
ターゲットを用い、さらに成膜時に気相中からの不純物
の混入がないように十分配慮してＷ膜を形成することに
より、抵抗率９〜２０μΩｃｍを実現することができ
る。

【００８８】一方、耐熱性導電層５１１にＴａ膜を用い
る場合には、同様にスパッタ法で形成することが可能で
ある。Ｔａ膜はスパッタガスにＡｒを用いる。また、ス
パッタ時のガス中に適量のＸｅやＫｒを加えておくと、
形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩcm程度で
ありゲート電極に使用することができるが、β相のＴａ
膜の抵抗率は１８０μΩcm程度でありゲート電極とする
には不向きであった。ＴａＮ膜はα相に近い結晶構造を
持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα相の
Ｔａ膜が容易に得られる。また、図示しないが、耐熱性
導電層５１１の下に２〜２０nm程度の厚さでリン（Ｐ）
をドープしたシリコン膜を形成しておくことは有効であ
る。これにより、その上に形成される導電膜の密着性向
上と酸化防止を図ると同時に、耐熱性導電層５１１が微
量に含有するアルカリ金属元素が第１の形状のゲート絶
縁膜５０９に拡散するのを防ぐことができる。いずれに
しても、耐熱性導電層５１１は抵抗率を１０〜５０μΩ
cmの範囲ですることが好ましい。

【００８９】次に、第２のフォトマスク（ＰＭ２）を用
い、フォトリソグラフィーの技術を使用してレジストに
よるマスク５１２〜５１７を形成する。そして、第１の
エッチング処理を行う。本実施例ではＩＣＰエッチング
装置を用い、エッチング用ガスにＣｌ₂とＣＦ₄を用い、
１Paの圧力で３．２W/cm²のＲＦ（13.56MHz）電力を投
入してプラズマを形成して行う。基板側（試料ステー
ジ）にも２２４mW/cm²のＲＦ（13.56MHz）電力を投入
し、これにより実質的に負の自己バイアス電圧が印加さ
れる。この条件でＷ膜のエッチング速度は約１００nm/m
inである。第１のエッチング処理はこのエッチング速度
を基にＷ膜がちょうどエッチングされる時間を推定し、
それよりもエッチング時間を２０％増加させた時間をエ
ッチング時間とした。

【００９０】第１のエッチング処理により第１のテーパ
ー形状を有する導電層５１８〜５２３が形成される。導
電層５１８〜５２３のテーパー部の角度は１５〜３０°
となるように形成される。残渣を残すことなくエッチン
グするためには、１０〜２０％程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとす
る。Ｗ膜に対する酸化窒化シリコン膜（第１の形状のゲ
ート絶縁膜５０９）の選択比は２〜４（代表的には３）
であるので、オーバーエッチング処理により、酸化窒化
シリコン膜が露出した面は２０〜５０nm程度エッチング
され第１のテーパー形状を有する導電層５１８〜５２３
の端部近傍にテーパー形状が形成された第２の形状のゲ
ート絶縁膜５８０が形成される。

【００９１】そして、第１のドーピング処理を行い一導
電型の不純物元素を島状半導体層に添加する。ここで
は、ｎ型を付与する不純物元素添加の工程を行う。第１
の形状の導電層を形成したマスク５１２〜５１７をその
まま残し、第１のテーパー形状を有する導電層５１８〜
５２３をマスクとして自己整合的にｎ型を付与する不純
物元素をイオンドープ法で添加する。ｎ型を付与する不
純物元素をゲート電極の端部におけるテーパー部と第２
の形状のゲート絶縁膜５８０とを通して、その下に位置
する半導体層に達するように添加するためにドーズ量を
１×１０¹³〜５×１０¹⁴atoms/cm²とし、加速電圧を８
０〜１６０ｋｅＶとして行う。ｎ型を付与する不純物元
素として１５族に属する元素、典型的にはリン（Ｐ）ま
たは砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用
いた。このようなイオンドープ法により第１の不純物領
域５２４〜５２８には１×１０²⁰〜１×１０²¹atomic/c
m³の濃度範囲でｎ型を付与する不純物元素が添加され、
テーパー部の下方に形成される第２の不純物領域（Ａ）
５２９〜５３３には同領域内で必ずしも均一ではないが
１×１０¹⁷〜１×１０²⁰atomic/cm³の濃度範囲でｎ型を
付与する不純物元素が添加される。（図１４（Ａ））

【００９２】この工程において、第２の不純物領域
（Ａ）５２９〜５３３において、少なくとも第１の形状
の導電層５１８〜５２３と重なった部分に含まれるｎ型
を付与する不純物元素の濃度変化は、テーパー部の膜厚
変化を反映する。即ち、第２の不純物領域（Ａ）５２９
〜５３３へ添加されるリン（Ｐ）の濃度は、第１の形状
の導電層５１８〜５２３に重なる領域において、該導電
層の端部から内側に向かって徐々に濃度が低くなる。こ
れはテーパー部の膜厚の差によって、半導体層に達する
リン（Ｐ）の濃度が変化するためである。

【００９３】次に、図１４（Ｂ）に示すように第２のエ
ッチング処理を行う。エッチング処理も同様にＩＣＰエ
ッチング装置により行い、エッチングガスにＣＦ₄とＣ
ｌ₂の混合ガスを用い、ＲＦ電力３．２W/cm²(13.56MH
z)、バイアス電力４５mW/cm²(13.56MHz)、圧力１．０Ｐ
ａでエッチングを行う。この条件で形成される第２の形
状を有する導電層５４０〜５４５が形成される。その端
部にはテーパー部が形成され、該端部から内側にむかっ
て徐々に厚さが増加するテーパー形状となる。第１のエ
ッチング処理と比較して基板側に印加するバイアス電力
を低くした分等方性エッチングの割合が多くなり、テー
パー部の角度は３０〜６０°となる。マスク５１２〜５
１７はエッチングされて端部が削れ、マスク５３４〜５
３９となる。また、第２の形状のゲート絶縁膜５８０の
表面が４０nm程度エッチングされ、新たに第３の形状の
ゲート絶縁膜５７０が形成される。

【００９４】そして、第１のドーピング処理よりもドー
ズ量を下げ高加速電圧の条件でｎ型を付与する不純物元
素をドーピングする。例えば、加速電圧を７０〜１２０
ｋｅＶとし、１×１０¹³/cm²のドーズ量で行い、第２の
形状を有する導電層５４０〜５４５と重なる領域の不純
物濃度を１×１０¹⁶〜１×１０¹⁸atoms/cm³となるよう
にする。このようにして、第２の不純物領域（Ｂ）５４
６〜５５０を形成する。

【００９５】そして、ｐチャネル型ＴＦＴを形成する島
状半導体層５０４、５０６に一導電型とは逆の導電型の
不純物領域５５６、５５７を形成する。この場合も第２
の形状の導電層５４０、５４２をマスクとしてｐ型を付
与する不純物元素を添加し、自己整合的に不純物領域を
形成する。このとき、ｎチャネル型ＴＦＴを形成する島
状半導体層５０５、５０７、５０８は、第３のフォトマ
スク（ＰＭ３）を用いてレジストのマスク５５１〜５５
３を形成し全面を被覆しておく。ここで形成される不純
物領域５５６、５５７はジボラン（Ｂ₂Ｈ₆）を用いたイ
オンドープ法で形成する。不純物領域５５６、５５７の
ｐ型を付与する不純物元素の濃度は、２×１０²⁰〜２×
１０²¹atoms/cm³となるようにする。

【００９６】しかしながら、この不純物領域５５６、５
５７は詳細にはｎ型を付与する不純物元素を含有する３
つの領域に分けて見ることができる。第３の不純物領域
５５６ａ、５５７ａは１×１０²⁰〜１×１０²¹atoms/cm
³の濃度でｎ型を付与する不純物元素を含み、第４の不
純物領域（Ａ）５５６ｂ、５５７ｂは１×１０¹⁷〜１×
１０²⁰atoms／cm³の濃度でｎ型を付与する不純物元素を
含み、第４の不純物領域（Ｂ）５５６ｃ、５５７ｃは１
×１０¹⁶〜５×１０¹⁸atoms/cm³の濃度でｎ型を付与す
る不純物元素を含んでいる。しかし、これらの不純物領
域５５６ｂ、５５６ｃ、５５７ｂ、５５７ｃのｐ型を付
与する不純物元素の濃度を１×１０¹⁹atoms／cm³以上と
なるようにし、第３の不純物領域５５６ａ、５５７ａに
おいては、ｐ型を付与する不純物元素の濃度をｎ型を付
与する不純物元素の濃度の１．５から３倍となるように
することにより、第３の不純物領域でｐチャネル型ＴＦ
Ｔのソース領域およびドレイン領域として機能するため
に何ら問題は生じない。また、第４の不純物領域（Ｂ）
５５６ｃ、５５７ｃは一部が第２のテーパー形状を有す
る導電層５４０または５４２と一部が重なって形成され
る。

【００９７】その後、図１５（Ａ）に示すように、第２
の形状を有する導電層５４０〜５４５およびゲート絶縁
膜５７０上に第１の層間絶縁膜５５８を形成する。第１
の層間絶縁膜５５８は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても第１の層間絶縁
膜５５８は無機絶縁物材料から形成する。なお、第１の
層間絶縁膜５５８の膜厚は３０〜２００nmとする。

【００９８】本実施例では、第１の層間絶縁膜をパルス
プラズマＣＶＤ法を用いて形成することができる。な
お、この時のデューティー比は、２０〜７０％であり、
好ましくは、３０〜５０％とするのがよい。第１の層間
絶縁膜５５８として酸化シリコン膜を用いる場合には、
ＴＥＯＳとＯ₂とを混合し、反応圧力４０Pa、基板温度
３００〜４００℃とし、高周波（１３．５６MHz）電力
密度０．０９〜１．０W/cm²で放電させて形成すること
ができる。

【００９９】また、第１の層間絶縁膜５５８として酸化
窒化シリコン膜を用いる場合には、ＳｉＨ₄、Ｎ₂Ｏ、Ｎ
Ｈ₃から作製される酸化窒化シリコン膜、またはＳｉ
Ｈ₄、Ｎ ₂Ｏから作製される酸化窒化シリコン膜で形成す
れば良い。

【０１００】この場合の成膜条件は反応圧力２０〜２０
０Pa、基板温度３００〜４００℃とし、ＲＦ周波数１０
〜６０ＭＨｚで、高周波電力密度０．０９〜１．０W/cm
²で形成することができる。また、第１の層間絶縁膜５
５８としてＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂から作製される酸化窒
化水素化シリコン膜を適用しても良い。窒化シリコン膜
も同様にＳｉＨ₄、ＮＨ₃から作製することが可能であ
る。

【０１０１】そして、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板５０１に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい。

【０１０２】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の熱処理を行い、島状半導体層
を水素化する工程を行う。この工程は熱的に励起された
水素により島状半導体層にある１０¹⁶〜１０¹⁸/cm³のダ
ングリングボンドを終端する工程である。水素化の他の
手段として、プラズマ水素化（プラズマにより励起され
た水素を用いる）を行っても良い。いずれにしても、島
状半導体層５０４〜５０８中の欠陥密度を１０ ¹⁶/cm³以
下とすることが望ましく、そのために水素を０．０１〜
０．１atomic％程度付与すれば良い。

【０１０３】そして、有機樹脂材料からなる第２の層間
絶縁膜５５９を１．０〜２．０μｍの平均膜厚で形成す
る。有機樹脂材料としては、ポリイミド、アクリル、ポ
リアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブ
テン）等を使用することができる。例えば、基板に塗布
後、熱重合するタイプのポリイミドを用いる場合には、
クリーンオーブンで３００℃で焼成して形成する。ま
た、アクリルを用いる場合には、２液性のものを用い、
主材と硬化剤を混合した後、スピナーを用いて基板全面
に塗布した後、ホットプレートで８０℃で６０秒の予備
加熱を行い、さらにクリーンオーブンで２５０℃で６０
分焼成して形成することができる。

【０１０４】このように、第２の層間絶縁膜５５９を有
機樹脂材料で形成することにより、表面を良好に平坦化
させることができる。また、有機樹脂材料は一般に誘電
率が低いので、寄生容量を低減できる。しかし、吸湿性
があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜５５８として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。

【０１０５】なお、次のような場合に本発明のパルスプ
ラズマＣＶＤ法を用いることは有効である。

【０１０６】具体的には、第１の層間膜を１３．５６Ｍ
ＨｚのＲＦ発振周波数を１Ｈｚのパルス周波数に変調し
て、ＲＦ電力５０Ｗ、基板温度３２５℃、成膜圧力１６
０Ｐａ、基板電極間距離２０ｍｍ、ＳｉＨ₄流量２７ｓ
ｃｃｍ、Ｎ₂Ｏ流量９００ｓｃｃｍで２００ｎｍの膜厚
で成膜を行うと、成膜速度が４０〜２００ｎｍ／ｍｉｎ
であり、エッチング速度が３００〜３５０ｎｍ／ｍｉｎ
である膜を形成することができる。なお、この膜を形成
した後で３〜１００％の水素を含む雰囲気中で、３００
〜４５０℃で１〜１２時間の熱処理を行うと、この膜の
エッチング速度は２０〜２５０ｎｍ／ｍｉｎとなる。

【０１０７】次に、第１の層間膜上に第２の層間膜を形
成する。なお、第２の層間膜として、エッチング速度が
２００〜２５０ｎｍ／ｍｉｎであり４００〜５００ｎｍ
の膜厚を有する窒化珪素膜や窒化酸化珪素膜が形成され
る。なお、第２の層間膜は第１の層間膜を形成したとき
の条件で、基板温度を４００に変えて連続発振のプラズ
マＣＶＤで形成することにより得ることができる。すな
わち、このように異なる成膜条件で作製された積層膜の
場合に於いても、両者のエッチング速度をそれぞれ同じ
にすることができるので、積層膜をエッチングしてコン
タクトホールを形成する場合にテーパー角を大きくする
ことなしに形成することができる。

【０１０８】つまり、積層した膜をエッチングする上
で、エッチング速度をある一定の範囲にそろえたい場合
にも、本発明のパルスプラズマＣＶＤにより形成した膜
を用いることは有効である。

【０１０９】その後、第４のフォトマスク（ＰＭ４）を
用い、所定のパターンのレジストマスクを形成し、それ
ぞれの島状半導体層に形成されソース領域またはドレイ
ン領域とする不純物領域に達するコンタクトホールを形
成する。コンタクトホールはドライエッチング法で形成
する。この場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈｅの
混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜
５５９をまずエッチングし、その後、続いてエッチング
ガスをＣＦ₄、Ｏ₂として第１の層間絶縁膜５５８をエッ
チングする。さらに、島状半導体層との選択比を高める
ために、エッチングガスをＣＨＦ₃に切り替えて第３の
形状のゲート絶縁膜５７０をエッチングすることにより
コンタクトホールを形成することができる。

【０１１０】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によ
りレジストマスクパターンを形成し、エッチングによっ
てソース線５６０〜５６４とドレイン線５６５〜５６８
を形成する。画素電極５６９はドレイン線と一緒に形成
される。画素電極５７１は隣の画素に帰属する画素電極
を表している。図示していないが、本実施例ではこの配
線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半
導体層のソースまたはドレイン領域を形成する不純物領
域とコンタクトを形成し、そのＴｉ膜上に重ねてアルミ
ニウム（Ａｌ）を３００〜４００nmの厚さで形成し、さ
らにその上に透明導電膜を８０〜１２０nmの厚さで形成
した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉ
ｎ₂Ｏ₃―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料で
あり、さらに可視光の透過率や導電率を高めるためにガ
リウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）な
どを好適に用いることができる。

【０１１１】なお、パルスプラズマＣＶＤ法により形成
された第１の層間絶縁膜は、エッチング速度が３００〜
３５０ｎｍ／ｍｉｎであるが、これを水素化することに
よりそのエッチング速度は２００〜２５０ｎｍ／ｍｉｎ
となる。これにより、第２の層間絶縁膜のコンタクトホ
ールを形成した後に第１の層間絶縁膜をエッチングする
際、第２の層間絶縁膜のコンタクトホールの形状に影響
を与えることなくことが可能である。

【０１１２】こうして５枚のフォトマスクにより、同一
の基板上に、駆動回路（ソース信号線駆動回路及びゲー
ト信号線駆動回路）のＴＦＴと、画素部の画素ＴＦＴと
を有した基板を完成させることができる。駆動回路には
第１のｐチャネル型ＴＦＴ６００、第１のｎチャネル型
ＴＦＴ６０１、第２のｐチャネル型ＴＦＴ６０２、第２
のｎチャネル型ＴＦＴ６０３、画素部には画素ＴＦＴ６
０４、保持容量６０５が形成されている。本明細書では
便宜上このような基板をアクティブマトリクス基板と呼
ぶ。

【０１１３】第１のｐチャネル型ＴＦＴ６００には、第
２のテーパー形状を有する導電層がゲート電極６２０と
しての機能を有し、島状半導体層５０４にチャネル形成
領域６０６、ソース領域またはドレイン領域として機能
する第３の不純物領域６０７ａ、ゲート電極６２０と重
ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）
６０７ｂ、一部がゲート電極６２０と重なるＬＤＤ領域
を形成する第４の不純物領域（Ｂ）６０７ｃを有する構
造となっている。

【０１１４】第１のｎチャネル型ＴＦＴ６０１には、第
２のテーパー形状を有する導電層がゲート電極６２１と
しての機能を有し、島状半導体層５０５にチャネル形成
領域６０８、ソース領域またはドレイン領域として機能
する第１の不純物領域６０９ａ、ゲート電極６２１と重
ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）
６０９ｂ、一部がゲート電極６２１と重なるＬＤＤ領域
を形成する第２の不純物領域（Ｂ）６０９ｃを有する構
造となっている。チャネル長２〜７μｍに対して、第２
の不純物領域（Ｂ）６０９ｃがゲート電極６２１と重な
る部分の長さは０．１〜０．３μｍとする。このＬovの
長さはゲート電極６２１の厚さとテーパー部の角度から
制御する。ｎチャネル型ＴＦＴにおいてこのようなＬＤ
Ｄ領域を形成することにより、ドレイン領域近傍に発生
する高電界を緩和して、ホットキャリアの発生を防ぎ、
ＴＦＴの劣化を防止することができる。

【０１１５】駆動回路の第２のｐチャネル型ＴＦＴ６０
２は同様に、第２のテーパー形状を有する導電層がゲー
ト電極６２２としての機能を有し、島状半導体層５０６
にチャネル形成領域６１０、ソース領域またはドレイン
領域として機能する第３の不純物領域６１１ａ、ゲート
電極６２２と重ならないＬＤＤ領域を形成する第４の不
純物領域（Ａ）６１１ｂ、一部がゲート電極６２２と重
なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）６１
１ｃを有する構造となっている。

【０１１６】駆動回路の第２のｎチャネル型ＴＦＴ６０
３には、第２のテーパー形状を有する導電層がゲート電
極６２３としての機能を有し、島状半導体層５０７にチ
ャネル形成領域６１２、ソース領域またはドレイン領域
として機能する第１の不純物領域６１３ａ、ゲート電極
６２３と重ならないＬＤＤ領域を形成する第２の不純物
領域（Ａ）６１３ｂ、一部がゲート電極６２３と重なる
ＬＤＤ領域を形成する第２の不純物領域（Ｂ）６１３ｃ
を有する構造となっている。第２のｎチャネル型ＴＦＴ
６０１と同様に第２の不純物領域（Ｂ）６１３ｃがゲー
ト電極６２３と重なる部分の長さは０．１〜０．３μｍ
とする。

【０１１７】駆動回路はシフトレジスタ、バッファ等の
ロジック回路やアナログスイッチで形成されるサンプリ
ング回路などを有している。図１５（Ｂ）ではこれらを
形成するＴＦＴを一対のソース・ドレイン間に一つのゲ
ート電極を設けたシングルゲートの構造で示したが、複
数のゲート電極を一対のソース・ドレイン間に設けたマ
ルチゲート構造としても差し支えない。

【０１１８】画素ＴＦＴ６０４には、第２のテーパー形
状を有する導電層がゲート電極６２４としての機能を有
し、島状半導体層５０８にチャネル形成領域６１４ａ、
６１４ｂ、ソース領域またはドレイン領域として機能す
る第１の不純物領域６１５ａ、６１７、ゲート電極６２
４と重ならないＬＤＤ領域を形成する第２の不純物領域
（Ａ）６１５ｂ、一部がゲート電極６２４と重なるＬＤ
Ｄ領域を形成する第２の不純物領域（Ｂ）６１５ｃを有
する構造となっている。第２の不純物領域（Ｂ）６１３
ｃがゲート電極６２４と重なる部分の長さは０．１〜
０．３μｍとする。また、第１の不純物領域６１７から
延在し、第２の不純物領域（Ａ）６１９ｂ、第２の不純
物領域（Ｂ）６１９ｃ、導電型を決定する不純物元素が
添加されていない領域６１８を有する半導体層と、第３
の形状を有するゲート絶縁膜と同層で形成される絶縁層
と、第２のテーパー形状を有する導電層から形成される
容量配線６２５から保持容量６０５が形成されている。

【０１１９】画素ＴＦＴ６０４のゲート電極６２４はゲ
ート絶縁膜５７０を介してその下の島状半導体層５０８
と交差し、さらに複数の島状半導体層に跨って延在して
ゲート信号線を兼ねている。保持容量６０５は、画素Ｔ
ＦＴ６０４のドレイン領域６２７から延在する半導体層
とゲート絶縁膜５７０を介して容量配線６２５が重なる
領域で形成されている。この構成において半導体層６１
８には、価電子制御を目的とした不純物元素は添加され
ていない。

【０１２０】以上の様な構成は、画素ＴＦＴおよび駆動
回路が要求する仕様に応じて各回路を構成するＴＦＴの
構造を最適化し、半導体装置の動作性能と信頼性を向上
させることを可能としている。さらにゲート電極を、耐
熱性を有する導電性材料で形成することによりＬＤＤ領
域やソース領域およびドレイン領域の活性化を容易とし
ている。さらに、ゲート電極にゲート絶縁膜を介して重
なるＬＤＤ領域を形成する際に、導電型を制御する目的
で添加した不純物元素に濃度勾配を持たせてＬＤＤ領域
を形成することで、特にドレイン領域近傍における電界
緩和効果が高まることが期待できる。

【０１２１】アクティブマトリクス型の液晶表示装置の
場合、第１のｐチャネル型ＴＦＴ６００と第１のｎチャ
ネル型ＴＦＴ６０１は高速動作を重視するシフトレジス
タ、バッファ、レベルシフトなどを形成するのに用い
る。図１５（Ｂ）ではこれらの回路をロジック回路部と
して表している。第１のｎチャネル型ＴＦＴ６０１の第
２の不純物領域（Ｂ）６０９ｃはホットキャリア対策を
重視した構造となっている。さらに、耐圧を高め動作を
安定化させるために、ロジック回路部のＴＦＴを一対の
ソース・ドレイン間に２つのゲート電極を設けたダブル
ゲート構造にしても良い。ダブルゲート構造のＴＦＴは
本実施例の工程を用いて同様に作製できる。

【０１２２】また、アナログスイッチで構成するサンプ
リング回路には、ロジック回路部と同様な構成の第２の
ｐチャネル型ＴＦＴ６０２と第２のｎチャネル型ＴＦＴ
６０３を適用することができる。サンプリング回路はホ
ットキャリア対策と低オフ電流動作が重視されるので、
サンプリング回路部の第２のｐチャネル型ＴＦＴ６０２
を、一対のソース領域・ドレイン領域間に３つのゲート
電極を設けたトリプルゲート構造にしても良く、このよ
うなＴＦＴは本実施例の工程を用いて同様に作製でき
る。チャネル長は３〜７μｍとして、ゲート電極と重な
るＬＤＤ領域をＬovとしてそのチャネル長方向の長さは
０．１〜０．３μｍとする。

【０１２３】このように、ＴＦＴのゲート電極の構成を
シングルゲート構造とするか、複数のゲート電極を一対
のソース・ドレイン間に設けたマルチゲート構造とする
かは、回路の特性に応じて実施者が適宣選択すれば良
い。

【０１２４】次に、図１６（Ａ）に示すように、図１５
（Ｂ）の状態のアクティブマトリクス基板に柱状スペー
サから成るスペーサを形成する。スペーサは数μｍの粒
子を散布して設ける方法でも良いが、ここでは基板全面
に樹脂膜を形成した後これをパターニングして形成する
方法を採用した。このようなスペーサの材料に限定はな
いが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナ
ーで塗布した後、露光と現像処理によって所定のパター
ンに形成する。さらにクリーンオーブンなどを用いて、
１５０〜２００℃で加熱して硬化させる。このようにし
て作製されるスペーサは露光と現像処理の条件によって
形状を異ならせることができるが、好ましくは、スペー
サの形状は柱状で頂部が平坦な形状となるようにする
と、対向側の基板を合わせたときに液晶パネルとしての
機械的な強度を確保することができる。形状は円錐状、
角錐状など特別の限定はないが、例えば円錐状としたと
きに具体的には、高さを１．２〜５μｍとし、平均半径
を５〜７μｍ、平均半径と底部の半径との比を１対１．
５とする。このとき側面のテーパー角は±１５°以下と
する。

【０１２５】スペーサの配置は任意に決定すれば良い
が、好ましくは、図１６（Ａ）で示すように、画素部に
おいては画素電極５６９のコンタクト部６３１と重ねて
その部分を覆うように柱状スペーサ６５６を形成すると
良い。コンタクト部６３１は平坦性が損なわれこの部分
では液晶がうまく配向しなくなるので、このようにして
コンタクト部６３１にスペーサ用の樹脂を充填する形で
柱状スペーサ６５６を形成することでディスクリネーシ
ョンなどを防止することができる。また、駆動回路のＴ
ＦＴ上にもスペーサ６５５ａ〜６５５ｅを形成してお
く。このスペーサは駆動回路部の全面に渡って形成して
も良いし、図１６（Ａ）で示すようにソース線およびド
レイン線を覆うようにして設けても良い。

【０１２６】その後、配向膜６５７を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂を用いる。配向
膜を形成した後、ラビング処理を施して液晶分子がある
一定のプレチルト角を持って配向するようにした。画素
部に設けた柱状スペーサ６５６の端部からラビング方向
に対してラビングされない領域が２μｍ以下となるよう
にした。また、ラビング処理では静電気の発生がしばし
ば問題となるが、駆動回路のＴＦＴ上に形成したスペー
サ６５５ａ〜６５５ｅにより静電気からＴＦＴを保護す
る効果を得ることができる。また図には示さないが、配
向膜６５７を先に形成してから、スペーサ６５６、６５
５ａ〜６５５ｅを形成した構成としても良い。

【０１２７】対向側の対向基板６５１には、遮光膜６５
２、透明導電膜６５３および配向膜６５４を形成する。
遮光膜６５２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜
３００nmの厚さで形成する。そして、画素部と駆動回路
が形成されたアクティブマトリクス基板と対向基板とを
シール剤６５８で貼り合わせる。シール剤６５８にはフ
ィラー（図示せず）が混入されていて、このフィラーと
スペーサ６５６、６５５ａ〜６５５ｅによって均一な間
隔を持って２枚の基板が貼り合わせられる。その後、両
基板の間に液晶材料６５９を注入する。液晶材料には公
知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他
に、電場に対して透過率が連続的に変化する電気光学応
答性を示す、無しきい値反強誘電性混合液晶を用いるこ
ともできる。この無しきい値反強誘電性混合液晶には、
Ｖ字型の電気光学応答特性を示すものもある。このよう
にして図１６（Ｂ）に示すアクティブマトリクス型液晶
表示装置が完成する。

【０１２８】本発明の半導体装置の作製方法は、本実施
例において説明した作製方法に限定されない。本発明の
半導体装置は公知の方法を用いて作製することが可能で
ある。

【０１２９】なお、本実施例の構成は、実施例１の成膜
方法や実施例２で示したボトムゲート型のＴＦＴと自由
に組み合わせて用いることができる。

【０１３０】〔実施例４〕本実施例では、本発明の絶縁
膜を用いて形成された半導体装置の一例として発光素子
を有する発光装置を示し、これらの構造について詳細に
説明する。なお、本明細書中では、陰極と陽極の間に発
光素子を含む有機化合物層が形成された素子を発光素子
とよぶ。また、有機化合物層は、発光層だけでなく、正
孔注入層、正孔輸送層、電子輸送層および電子注入層と
いった層を自由に組み合わせて積層することにより形成
したものをいう。

【０１３１】図９（Ａ）は、基板上にＴＦＴおよび発光
素子を形成し、これを封止して作製した発光装置の上面
図であり、図９（Ｂ）は図９（Ａ）をＡ−Ａ’で切断し
た断面図である。点線で示された９０２ａはソース側駆
動回路、９０１は画素部、９０２ｂはゲート側駆動回路
である。また、９１４は封止基板、９１３はシール材で
あり、封止基板９１４とシール材９１３により封止され
た領域は、空間９１５になっている。

【０１３２】なお、ソース側駆動回路９０２ａ及びゲー
ト側駆動回路９０２ｂに入力される信号を伝送するため
の配線（図示せず）により、外部入力端子となるＦＰＣ
（フレキシブルプリントサーキット）９１１からビデオ
信号やクロック信号を受け取る。なお、ここでは基板上
のＴＦＴにＦＰＣが接続された状態を示しているが、Ｆ
ＰＣを介してＩＣ（集積回路）が直接実装されたモジュ
ールを本明細書中では、発光装置とよぶ。

【０１３３】次に、断面構造について図９（Ｂ）を用い
て説明する。ガラス基板９００の上方には画素部９０
１、駆動回路９０２が形成されており、画素部９０１は
電流制御用ＴＦＴ９０３とそのドレインに電気的に接続
された画素電極９０４を含む複数の画素により形成され
る。また、駆動回路９０２はｎチャネル型トランジスタ
９０５とｐチャネル型トランジスタ９０６とを組み合わ
せたＣＭＯＳ回路を用いて形成される。なお、ガラス基
板９００上には、保護膜として窒化珪素、酸化珪素また
は酸化窒化珪素といった珪素を含む化合物や炭素膜（具
体的にはダイヤモンドライクカーボン膜）９１６を２〜
３０ｎｍの厚さに設けると良い。これにより、基板側か
らの不純物の侵入を防ぐことができる。

【０１３４】画素電極９０４は発光素子の陽極として機
能する。また、画素電極９０４の両端にはバンク９０７
が形成され、画素電極９０４上には有機化合物層９０８
および陰極９０９が形成される。陰極９０９は全画素に
共通の配線としても機能し、接続配線９１０を経由して
ＦＰＣ（フレキシブルプリントサーキット）９１１に電
気的に接続されている。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（Ｐ
ＷＢ）が取り付けられていても良い。さらに、陰極９０
９上にはパッシベーション膜９１２が形成されている。

【０１３５】次に、シール材９１３によりガラスからな
る封止基板９１４が貼り合わされる。なお、シール材９
１３としては、できるだけ水分や酸素を透過しない材料
であることが望ましく、紫外線硬化樹脂や熱硬化性樹脂
を用いるのが好ましい。また、必要に応じて封止基板９
１４と発光素子９１７との間隔を確保するために樹脂膜
からなるスペーサを設けても良い。また、空間９１５に
は窒素や希ガス等の不活性ガスが充填されている。

【０１３６】さらに、封止基板９１４の両面には、窒化
珪素や酸化珪素といった珪素を含む膜や炭素膜（具体的
にはダイヤモンドライクカーボン膜）で形成されるバリ
ア膜（９１６ａ、９１６ｂ）を２〜３０ｎｍの厚さに設
けておくと良い。バリア膜（９１６ａ、９１６ｂ）を成
膜しておくことで、封止された空間に水分や酸素等の不
純物の侵入を防ぐことができ、空間９１５内の発光素子
の劣化を防ぐことができる。

【０１３７】以上のような構造で発光素子を空間９１５
に封入することにより、発光素子を外部から完全に遮断
することができ、外部から侵入する水分や酸素による発
光素子の劣化を防ぐことができる。従って、信頼性の高
い発光装置を得ることができる。

【０１３８】なお、本実施例の構成は、実施例１の成膜
方法、実施例２で示したボトムゲート型のＴＦＴ及び実
施例３で示した作製方法の一部を自由に組み合わせて用
いることができる。

【０１３９】

【発明の効果】以上説明したように、本発明のパルスプ
ラズマＣＶＤ法を用いて絶縁膜を形成することにより、
絶縁膜形成時の成膜速度、およびエッチング速度の低速
化が可能となり、絶縁膜の薄膜化および膜質特性の向上
を実現することができる。なお、本発明により形成され
た絶縁膜は、今後さらに画素構造等の微細化が進み、薄
膜化が要求された際に非常に有効である。

【図面の簡単な説明】

【図１】高周波電力とラジカルの発生について説明
する図。

【図２】絶縁膜のデューティー比に対する成膜速
度。

【図３】絶縁膜のデューティー比に対するエッチン
グ速度。

【図４】絶縁膜のデューティー比に対する膜厚均一
性。

【図５】本発明に用いるプラズマＣＶＤ装置の構成
を示す図。

【図６】本発明に用いるプラズマＣＶＤ装置の成膜
室の構成を示す図。

【図７】本発明の絶縁膜を用いたＴＦＴの構造を説
明する図。

【図８】パルス放電プラズマＣＶＤ法において、カ
ソードに印加される高周波電力の波形をオシロスコープ
で観察した写真。

【図９】本発明の絶縁膜を用いた発光装置の構造を
説明する図。

【図１０】絶縁膜のＲＦ電力に対する成膜速度。

【図１１】絶縁膜のＲＦ電力に対するエッチング速
度。

【図１２】絶縁膜のＲＦ電力に対する膜厚均一性。

【図１３】半導体装置の作製工程を示す図。

【図１４】半導体装置の作製工程を示す図。

【図１５】半導体装置の作製工程を示す図。

【図１６】半導体装置の作製工程を示す図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者鳥海聡志神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内 (72)発明者金久保陽子神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内 (72)発明者 ▲ひろ▼瀬麻由神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内Ｆターム(参考） 4K030 AA06 AA24 BA29 BA40 BA44 CA05 CA06 FA03 JA06 JA18 LA15 5F045 AA08 AB31 AB32 AB33 AB34 AC01 AC12 AD07 AD08 AE19 AE21 BB17 CA15 DP03 DQ10 EH13 EH19 5F110 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE04 EE06 EE09 EE14 EE23 EE28 EE44 EE45 FF02 FF04 FF09 FF28 FF30 GG01 GG02 GG13 GG25 GG28 GG32 GG34 GG43 GG45 GG51 GG52 HJ01 HJ04 HJ06 HJ12 HJ23 HL03 HL04 HL07 HL11 HL22 HL23 HM15 NN03 NN04 NN12 NN22 NN23 NN24 NN27 NN35 NN72 NN73 PP02 PP03 PP34 PP35 QQ04 QQ09 QQ11 QQ25

Claims

【特許請求の範囲】

【請求項１】珪素を含む絶縁膜を形成するプラズマＣＶ
Ｄ法において、１０〜６０ＭＨｚの高周波電力を２０〜
７０％のデューティー比でカソードに断続的に印加し、
プラズマを断続的に発生させ、気体を導入し、絶縁膜を
形成することを特徴とする半導体装置の作製方法。
【請求項２】珪素を含む絶縁膜を形成するプラズマＣＶ
Ｄ法において、１０〜６０ＭＨｚの高周波電力を２０〜
７０％のデューティー比でカソードに断続的に印加し、
プラズマを断続的に発生させ、珪素を含む気体を導入
し、絶縁膜を形成することを特徴とする半導体装置の作
製方法。
【請求項３】請求項２において、前記珪素を含む気体と
は、ＳｉＨ₄またはＳｉ₂Ｈ₆を含む気体であることを特
徴とする半導体装置の作製方法。
【請求項４】珪素を含む絶縁膜を形成するプラズマＣＶ
Ｄ法において、１０〜６０ＭＨｚの高周波電力を２０〜
７０％のデューティー比でカソードに断続的に印加し、
プラズマを断続的に発生させ、珪素、酸素および窒素を
含む気体を導入し、絶縁膜を形成することを特徴とする
半導体装置の作製方法。
【請求項５】請求項４において、前記珪素を含む気体と
は、ＳｉＨ₄またはＳｉ₂Ｈ₆を含む気体であることを特
徴とする半導体装置の作製方法。
【請求項６】珪素を含む絶縁膜を形成するプラズマＣＶ
Ｄ法において、１０〜６０ＭＨｚの高周波電力を２０〜
７０％のデューティー比でカソードに断続的に印加し、
プラズマを断続的に発生させ、珪素の水素化物、酸素お
よび窒素を含む気体を導入し、絶縁膜を形成することを
特徴とする半導体装置の作製方法。
【請求項７】請求項５において、前記珪素の水素化物を
含む気体とは、ＳｉＨ₄またはＳｉ₂Ｈ₆を含む気体であ
ることを特徴とする半導体装置の作製方法。
【請求項８】請求項４乃至請求項７のいずれか一におい
て、前記窒素を含む気体とは、Ｎ₂Ｏであることを特徴
とする半導体装置の作製方法。
【請求項９】１０〜６０ＭＨｚの高周波電力を用いたプ
ラズマＣＶＤ法において、パルス周波数が１〜１０ｋＨ
ｚであり、デューティー比が２０〜７０％であるパルス
発振によりプラズマを発生させ、珪素を含む気体を導入
し、絶縁膜を形成することを特徴とする半導体装置の作
製方法。
【請求項１０】請求項９において、前記珪素を含む気体
とは、ＳｉＨ₄またはＳｉ₂Ｈ₆を含む気体であることを
特徴とする半導体装置の作製方法。
【請求項１１】１０〜６０ＭＨｚの高周波電力を用いた
プラズマＣＶＤ法において、パルス周波数が１〜１０ｋ
Ｈｚであり、デューティー比が２０〜７０％であるパル
ス発振によりプラズマを発生させ、珪素、酸素および窒
素を含む気体を導入し、絶縁膜を形成することを特徴と
する半導体装置の作製方法。
【請求項１２】請求項１１において、前記珪素を含む気
体とは、ＳｉＨ₄またはＳｉ₂Ｈ₆を含む気体であること
を特徴とする半導体装置の作製方法。
【請求項１３】１０〜６０ＭＨｚの高周波電力を用いた
プラズマＣＶＤ法において、パルス周波数が１〜１０ｋ
Ｈｚであり、デューティー比が２０〜７０％であるパル
ス発振によりプラズマを発生させ、珪素の水素化物、酸
素および窒素を含む気体を導入し、絶縁膜を形成するこ
とを特徴とする半導体装置の作製方法。
【請求項１４】請求項１３において、前記珪素の水素化
物を含む気体とは、ＳｉＨ₄またはＳｉ₂Ｈ₆を含む気体
であることを特徴とする半導体装置の作製方法。
【請求項１５】請求項１１乃至請求項１４のいずれか一
において、前記窒素を含む気体とは、Ｎ ₂Ｏであること
を特徴とする半導体装置の作製方法。
【請求項１６】薄膜トランジスタを有する半導体装置の
作製において、基板に接して絶縁膜を有し、前記絶縁膜
は、１０〜６０ＭＨｚの高周波電力を用い、パルス発振
周波数が１〜１０ｋＨｚであり、デューティー比が２０
〜７０％であるパルスプラズマＣＶＤ法により形成し、
前記絶縁膜は、ＳｉＨ₄とＮ₂Ｏを用いて形成したことを
特徴とする半導体装置の作製方法。
【請求項１７】薄膜トランジスタを有する半導体装置に
おいて、１０〜６０ＭＨｚの高周波電力を用い、パルス
周波数が１〜１０ｋＨｚであり、デューティー比が２０
〜７０％であるパルスプラズマＣＶＤ法により珪素を含
む気体からなる絶縁膜を形成し、前記絶縁膜に接して有
機樹脂からなる絶縁膜を積層することを特徴とする半導
体装置の作製方法。