JP2000332011A - 層間絶縁膜の形成方法及び半導体装置 - Google Patents

層間絶縁膜の形成方法及び半導体装置

Info

Publication number
JP2000332011A
JP2000332011A JP2000009419A JP2000009419A JP2000332011A JP 2000332011 A JP2000332011 A JP 2000332011A JP 2000009419 A JP2000009419 A JP 2000009419A JP 2000009419 A JP2000009419 A JP 2000009419A JP 2000332011 A JP2000332011 A JP 2000332011A
Authority
JP
Japan
Prior art keywords
film
sio
insulating film
forming
teos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000009419A
Other languages
English (en)
Other versions
JP3827056B2 (ja
Inventor
Kazuo Maeda
和夫 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP2000009419A priority Critical patent/JP3827056B2/ja
Priority to US09/521,843 priority patent/US6524972B1/en
Priority to TW089104230A priority patent/TW552639B/zh
Priority to KR10-2000-0013124A priority patent/KR100430114B1/ko
Priority to EP00105332A priority patent/EP1037276B1/en
Priority to EP02001182A priority patent/EP1213759A1/en
Priority to DE60005875T priority patent/DE60005875T2/de
Publication of JP2000332011A publication Critical patent/JP2000332011A/ja
Priority to KR10-2002-0039935A priority patent/KR100390322B1/ko
Application granted granted Critical
Publication of JP3827056B2 publication Critical patent/JP3827056B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 耐吸湿性、及び、耐熱性が良い低誘電率層間
絶縁膜の形成方法、及び、それを用いた半導体装置を提
供すること。 【解決手段】被形成体上に下地絶縁膜１０５を形成し、
ＴＥＯＳと、該ＴＥＯＳの酸化に必要な濃度より低い第
１の濃度のＯ3 とを反応ガス中に含む化学的気相成長法
により、前記下地絶縁膜１０５上に多孔性を有する第３
のＳｉＯ2 膜１０６を形成し、該第３のＳｉＯ2 膜１０
６をＨプラズマ処理し、ＴＥＯＳと、該ＴＥＯＳの酸化
に十分な第２の濃度のＯ３とを反応ガス中に含む化学的
気相成長法により、前記第３のＳｉＯ2 膜１０６上に第
４のＳｉＯ2 膜１０７を形成する、層間絶縁膜を形成す
ること。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は層間絶縁膜の形成方
法に関し、より詳しくは、高密度化された半導体装置に
必要な低誘電率層間絶縁膜の形成方法に関する。近年、
半導体装置の高密度化が進んでおり、それに伴い配線間
の間隔が狭くなっている。このため、配線間の電気容量
が増加するので、低誘電率の層間絶縁膜が要望されてい
る。
【０００２】
【従来の技術】近年、ＬＳＩデバイスの高密度化、高集
積化が進むに従い、配線が微細化、多層化ている。それ
に伴ない配線間の配線容量も増大している。そして、こ
の配線容量の増加に起因する動作速度の低下が著しいの
で、その改善要求が高まっている。その改善策として、
現在層間絶縁膜として用いられているＳｉＯ2 よりも誘
電率の小さい低誘電率層間絶縁膜を用いて配線間の電気
容量を小さくする方法が検討されている。
【０００３】現在研究されている低誘電率層間絶縁膜の
代表的なものとして、ＳｉＯＦ膜、有機系低誘電率
絶縁膜、がある。これらの膜について、以下に簡単に説
明する。 ＳｉＯＦ膜 ＳｉＯＦ膜は、Ｆを含んだ反応ガスを用いて、ＳｉＯ2
中のＳｉ−Ｏ結合の一部をＳｉ−Ｆ結合に置換すること
により形成され、その比誘電率は、膜中のＦの濃度が増
加するにつれて単調に減少する。
【０００４】ＳｉＯＦ膜を形成する方法として、いくつ
かの方法が報告されている（月刊Ｓｅｍｉｃｏｎｄｏｃ
ｔｏｒ Ｗｏｒｄ １９９６年２月号、ｐ８２参照）。
その中で現在最も有望視されているものの１つに、原料
ガスとして、ＳｉＨ4 、Ｏ2、Ａｒ、ＳｉＦ4 、を用い
て、高密度プラズマＣＶＤ法（ＨＤＰＣＶＤ法）によ
り、ＳｉＯＦ膜を形成する方法がある。この方法で形成
されたＳｉＯＦ膜の比誘電率は、３．１〜４．０（膜中
のＦ濃度により異なる）であり、従来層間絶縁膜として
用いられているＳｉＯ2 の比誘電率４．０よりも小さな
値となっている。
【０００５】有機系低誘電率絶縁膜 ＳｉＯＦ膜に比べて小さい誘電率（３．０以下）を示す
絶縁膜として、有機系低誘電率絶縁膜が注目されてい
る。現在までに報告されている有機系低誘電率絶縁膜の
いくつかと、その比誘電率、及び、その熱分解温度を表
１に示す。
【０００６】
【表１】
【０００７】
【発明が解決しようとする課題】しかし、上記のＳｉＯ
Ｆ膜では、膜中のＦ濃度が増加するにつれて、耐吸湿性
が低下するという欠点がある。耐吸湿性の低下は、膜の
誘電率を高め、更に、トランジスター特性や上部バリヤ
ーメタル層の密着性に影響を及ぼすため、深刻な問題と
なる。
【０００８】また、上記の有機系低誘電率絶縁膜は、Ｓ
ｉ膜と、ＳｉＯ2 膜との密着性が悪く剥がれやすい。更
に、熱分解温度が４００℃前後で、耐熱性が悪いという
欠点がある。耐熱性が悪いという欠点は、ウェハーを高
温でアニールする際に問題となる。本発明は、係る従来
例の課題に鑑みて創作されたものであり、耐吸湿性、及
び、耐熱性が良い低誘電率層間絶縁膜の形成方法、及
び、それを用いた半導体装置の提供を目的とする。
【０００９】
【課題を解決するための手段】上記課題は、第１の発明
である、ＴＥＯＳと、該ＴＥＯＳの酸化に必要な濃度よ
り低い第１の濃度のＯ3 とを反応ガス中に含む化学的気
相成長法により、被形成体上に多孔性を有する第１のＳ
ｉＯ2 膜を形成し、ＴＥＯＳと、該ＴＥＯＳの酸化に十
分な第２の濃度のＯ3 とを反応ガス中に含む化学的気相
成長法により、前記第１のＳｉＯ2 膜上に第２のＳｉＯ
2 膜を形成する層間絶縁膜の形成方法によって解決す
る。
【００１０】または、第２の発明である、被形成体上に
下地絶縁膜を形成し、ＴＥＯＳと、該ＴＥＯＳの酸化に
必要な濃度より低い第１の濃度のＯ3 とを反応ガス中に
含む化学的気相成長法により、前記下地絶縁膜上に多孔
性を有する第３のＳｉＯ2 膜を形成し、ＴＥＯＳと、該
ＴＥＯＳの酸化に十分な第２の濃度のＯ3 とを反応ガス
中に含む化学的気相成長法により、前記第３のＳｉＯ2
膜上に第４のＳｉＯ2膜を形成する層間絶縁膜の形成方
法によって解決する。
【００１１】または、第３の発明である、第１の発明に
記載の第２のＳｉＯ2 膜、又は、第２の発明に記載の第
４のＳｉＯ2 膜を形成後、該第２又は第４のＳｉＯ2 膜
の表面をＣＭＰ法（化学機械研磨法）により研磨し、平
坦化することを特徴とする第１の発明又は第２の発明に
記載の層間絶縁膜の形成方法によって解決する。また
は、第４の発明である、第１の発明に記載の第２のＳｉ
Ｏ2 膜、又は、第２の発明に記載の第４のＳｉＯ2 膜の
表面をＣＭＰ法により研磨し、平坦化した後、該第２又
は第４のＳｉＯ2 膜上にカバー絶縁膜を形成することを
特徴とする第３の発明に記載の層間絶縁膜の形成方法に
よって解決する。
【００１２】または、第５の発明である、ＴＥＯＳと、
該ＴＥＯＳの酸化に必要な濃度より低い濃度のＯ3 とを
反応ガス中に含む化学的気相成長法により、被形成体上
に多孔性を有するＳｉＯ2 膜を形成し、前記多孔性を有
するＳｉＯ2 膜に前記被形成体に通じるダマシン溝を形
成し、前記ダマシン溝の側部にサイドウォール絶縁膜を
形成し、前記ダマシン溝内部に金属膜を埋め込み、前記
金属膜上にバリヤメタル層を形成する層間絶縁膜の形成
方法によって解決する。
【００１３】または、第６の発明である、被形成体上に
下地絶縁膜を形成し、ＴＥＯＳと、該ＴＥＯＳの酸化に
必要な濃度より低い濃度のＯ3 とを反応ガス中に含む化
学的気相成長法により、前記下地絶縁膜上に多孔性を有
するＳｉＯ2 膜を形成し、前記下地絶縁膜、及び、前記
多孔性を有するＳｉＯ2 膜に前記被形成体に通じるダマ
シン溝を形成し、前記ダマシン溝の側部にサイドウォー
ル絶縁膜を形成し、前記ダマシン溝内部に金属膜を埋め
込み、前記金属膜上にバリヤメタル層を形成する層間絶
縁膜の形成方法によって解決する。
【００１４】または、第７の発明である、被形成体をＣ
ｌ（塩素）プラズマ処理し、ＴＥＯＳと、Ｏ3 とを反応
ガス中に含む化学的気相成長法により、前記被形成体上
に多孔性を有するＳｉＯ2 膜を形成する層間絶縁膜の形
成方法によって解決する。または、第８の発明である、
被形成体上に、下地絶縁膜を形成し、前記下地絶縁膜を
Ｃｌ（塩素）プラズマ処理し、ＴＥＯＳと、Ｏ3 とを反
応ガス中に含む化学的気相成長法により、前記下地絶縁
膜上に多孔性を有するＳｉＯ2 膜を形成する層間絶縁膜
の形成方法によって解決する。
【００１５】または、第９の発明である、前記多孔性を
有するＳｉＯ2 膜を形成後、該多孔性を有するＳｉＯ2
膜上に第１の絶縁膜を形成し、前記第１の絶縁膜を、前
記多孔性を有するＳｉＯ2 膜の一部が除去される程度に
エッチングすることにより、平坦化することを特徴とす
る第７の発明又は第８の発明に記載の層間絶縁膜の形成
方法によって解決する。
【００１６】または、第１０の発明である、前記第１の
絶縁膜を平坦化した後、該第１の絶縁膜上、及び、前記
多孔性を有するＳｉＯ2 膜上の一部に、カバー絶縁膜を
形成することを特徴とする第９の発明に記載の層間絶縁
膜の形成方法によって解決する。または、第１１の発明
である、被形成体をＣｌ（塩素）プラズマ処理し、ＴＥ
ＯＳと、Ｏ3 とを反応ガス中に含む化学的気相成長法に
より、前記被形成体上に多孔性を有するＳｉＯ2 膜を形
成し、前記多孔性を有するＳｉＯ2 膜に前記被形成体に
通じるダマシン溝を形成し、前記ダマシン溝の側部にサ
イドウォール絶縁膜を形成し、前記ダマシン溝内部に金
属膜を埋め込み、前記金属膜上にバリヤメタル層を形成
する層間絶縁膜の形成方法によって解決する。
【００１７】または、第１２の発明である、被形成体上
に下地絶縁膜を形成し、前記下地絶縁膜をＣｌ（塩素）
プラズマ処理し、ＴＥＯＳと、Ｏ3 とを反応ガス中に含
む化学的気相成長法により、前記下地絶縁膜上に多孔性
を有するＳｉＯ2 膜を形成し、前記下地絶縁膜、及び、
前記多孔性を有するＳｉＯ2 膜に前記被形成体に通じる
ダマシン溝を形成し、前記ダマシン溝の側部にサイドウ
ォール絶縁膜を形成し、前記ダマシン溝内部に金属膜を
埋め込み、前記金属膜上にバリヤメタル層を形成する層
間絶縁膜の形成方法によって解決する。
【００１８】または、第１３の発明である、前記サイド
ウォール絶縁膜は、前記ダマシン溝を形成後、前記多孔
性を有するＳｉＯ2 膜の上、前記ダマシン溝の側部、及
び、該ダマシン溝の底部に第２の絶縁膜を形成し、前記
第２の絶縁膜を、前記ダマシン溝の側部に形成された該
第２の絶縁膜が残り、かつ、前記被形成体の表面が該ダ
マシン溝の底部に露出する程度に、異方的にエッチング
することにより形成することを特徴とする第５の発明、
第６の発明、第１１の発明、又は、第１２発明のいずれ
かに記載の層間絶縁膜の形成方法によって解決する。
【００１９】または、第１４の発明である、前記多孔性
を有するＳｉＯ2 膜上、及び、前記バリヤメタル層上に
カバー絶縁膜を形成することを特徴とする第５の発明、
第６の発明、第１１の発明、第１２の発明、又は、第１
３発明のいずれかに記載の層間絶縁膜の形成方法によっ
て解決する。または、第１５の発明である、第１の発明
に記載の多孔性を有する第１のＳｉＯ2 膜、第２の発明
に記載の多孔性を有する第３のＳｉＯ2 膜、又は、第３
から第１４の発明に記載の多孔性を有するＳｉＯ2 膜を
形成後、該多孔性を有する第１のＳｉＯ2 膜、該多孔性
を有する第３のＳｉＯ2 膜、又は、該多孔性を有するＳ
ｉＯ2 膜を、Ｈ（水素）プラズマ処理することを特徴と
する第１の発明から第１４の発明のいずれかに記載の層
間絶縁膜の形成方法によって解決する。
【００２０】または、第１６の発明である、第１の発明
から第１５の発明のいずれかに記載の層間絶縁膜の形成
方法により形成された層間絶縁膜を有する半導体装置に
よって解決する。次に、本発明の作用について説明す
る。本発明に係る層間絶縁膜の形成方法によれば、第１
に、被形成体上に第１のＳｉＯ2 膜を形成する。この第
１のＳｉＯ2 膜は、ＴＥＯＳと、該ＴＥＯＳの酸化に必
要な濃度より低い濃度のＯ3 とを反応ガス中に含む化学
的気相成長法を用いて形成されるため、膜中に多数の空
隙を有する。すなわち、第１のＳｉＯ2 膜は多孔性を有
する。
【００２１】従って、第１のＳｉＯ2 膜の比誘電率は、
多孔性を有さない通常のＳｉＯ2 膜よりも低くなる。ま
た、第１のＳｉＯ2 膜上に、第２のＳｉＯ2 膜を形成す
る。この第２のＳｉＯ2 膜は、ＴＥＯＳと、該ＴＥＯＳ
の酸化に十分な濃度のＯ3 とを反応ガス中に含む化学的
気相成長法により形成される。そのため、第２のＳｉＯ
2 膜は、膜中にＣＨ基やＯＨ基が存在しない緻密なＳｉ
Ｏ2 膜となる。
【００２２】すなわち、緻密な第２のＳｉＯ2 膜によ
り、多孔性を有する第１のＳｉＯ2 膜の内部に水分が侵
入するのを防ぐことができ、耐吸湿性の良い層間絶縁膜
を形成することができる。更に、第１、及び、第２のＳ
ｉＯ2 膜は、ＳｉとＯとを主体にして構成されるため、
従来例に係る有機系低誘電率膜と比較して膜の耐熱性が
良くなると期待できる。
【００２３】第２に、本発明に係る層間絶縁膜の形成方
法によれば、被形成体上に下地絶縁膜を形成した後、下
地絶縁膜上に多孔性を有する第３のＳｉＯ2 膜を形成す
る。この第３のＳｉＯ2 膜は、ＴＥＯＳと、ＴＥＯＳの
酸化に必要な濃度より低い濃度のＯ3 とを反応ガス中に
含む化学的気相成長法を用いて形成される。この第３の
ＳｉＯ2 膜は下地絶縁膜上に形成されるため、第１のＳ
ｉＯ2 膜よりも、更に多くの空隙を膜中に有する。
【００２４】これにより、第３のＳｉＯ2 膜の比誘電率
は、第１のＳｉＯ2 膜の比誘電率よりも更に低くなる。
また、第３のＳｉＯ2 膜上に、第４のＳｉＯ2 膜を形成
する。この第４のＳｉＯ2 膜は、ＴＥＯＳと、ＴＥＯＳ
の酸化に十分な濃度のＯ3 とを反応ガス中に含む化学的
気相成長法により形成される。そのため、第４のＳｉＯ
2 膜は、膜中にＣＨ基やＯＨ基が存在しない緻密なＳｉ
Ｏ2 膜となる。
【００２５】すなわち、緻密な第４のＳｉＯ2 膜によ
り、多孔性を有する第３のＳｉＯ2 膜の内部に水分が侵
入するのを防ぐことができ、耐吸湿性の良い層間絶縁膜
を形成することができる。更に、第３、及び、第４のＳ
ｉＯ2 膜は、ＳｉとＯとを主体にして構成されるため、
従来例に係る有機系低誘電率膜と比較して膜の耐熱性が
良くなると期待できる。
【００２６】第３に、本発明に係る層間絶縁膜の形成方
法によれば、上記第２のＳｉＯ2 膜、又は、第４のＳｉ
Ｏ2 膜を形成した後、ＣＭＰ法（化学機械研磨法）によ
りそれらの表面を平坦化する。そして、平坦化された表
面上にカバー絶縁膜を形成する。これにより、表面が平
坦な、耐吸湿性と耐熱性の良い層間絶縁膜を形成するこ
とができる。
【００２７】第４に、本発明に係る層間絶縁膜の形成方
法によれば、被形成体をＣｌ（塩素）プラズマ処理す
る。これにより、被形成体の表面の一部にＣｌ（塩素）
原子が残ることになる。その後、ＴＥＯＳとＯ3 とを反
応ガス中に含む化学的気相成長法により、被形成体上に
ＳｉＯ2 膜を形成する。このとき、被形成体上の表面で
Ｃｌ（塩素）原子が残っている部分では、ＳｉＯ2 膜の
成長が妨げられる。そのため、このＳｉＯ2 膜の内部に
は多数の空隙が形成される。すなわち、このＳｉＯ2 膜
は多孔性を有することになる。
【００２８】従って、この多孔性を有するＳｉＯ2 膜の
比誘電率は、多孔性を有さない通常のＳｉＯ2 膜よりも
低くなる。更に、このこの多孔性を有するＳｉＯ2 膜
は、ＳｉとＯとを主体にして構成されるため、従来例に
係る有機系低誘電率膜と比較して膜の耐熱性が良くなる
と期待できる。
【００２９】第５に、本発明に係る層間絶縁膜の形成方
法によれば、被形成体上に、下地絶縁膜を形成した後に
Ｃｌ（塩素）プラズマ処理する。そして、ＴＥＯＳとＯ
3 とを反応ガス中に含む化学的気相成長法により、下地
絶縁膜上に多孔性を有するＳｉＯ2 膜を形成する。この
多孔性を有するＳｉＯ2 膜は下地絶縁膜上に形成されて
おり、上記のように被形成体上に直接形成する場合より
も、膜中に更に多くの空隙を有する。
【００３０】従って、この多孔性を有するＳｉＯ2 膜
は、被形成体上に直接形成する場合よりも、更に比誘電
率が低くなる。第６に、本発明に係る層間絶縁膜の形成
方法によれば、Ｃｌ（塩素）プラズマ処理した被形成体
上の多孔性を有するＳｉＯ2 膜の上、又は、Ｃｌ（塩
素）プラズマ処理した下地絶縁膜上の多孔性を有するＳ
ｉＯ2 膜の上に、第１の絶縁膜を形成する。そして、こ
の第１の絶縁膜をエッチングして平坦化した後、第１の
絶縁膜上にカバー絶縁膜を形成する。
【００３１】すなわち、このカバー絶縁膜により、多孔
性を有するＳｉＯ2 膜の内部に水分が侵入するのを防ぐ
ことができ、表面の平坦な、耐吸湿性と耐熱性の良い層
間絶縁膜を形成することができる。第７に、本発明に係
る層間絶縁膜の形成方法によれば、上記の多孔性を有す
る、低誘電率のＳｉＯ2 膜の形成方法を、ダマシンプロ
セスに適用することができる。
【００３２】すなわち、被形成体上に、上記の多孔性を
有するＳｉＯ2 膜を形成した後、ダマシン溝を形成す
る。そして、このダマシン溝の側部にサイドウォール絶
縁膜を形成し、ダマシン溝内部に金属膜を埋め込む。こ
のとき、サイドウォール絶縁膜により、ダマシン溝内部
の金属膜が多孔性を有するＳｉＯ2 膜の内部に拡散する
のを防ぐことができる。そして、この金属膜上に、バリ
ヤメタル層を形成する。このバリヤメタル層により、金
属膜がその上部に形成される膜中に拡散するのを防ぐこ
とができる。
【００３３】また、被形成体上に、下地絶縁膜を形成し
た後に上記の多孔性を有するＳｉＯ 2 膜を形成すること
により、この多孔性を有するＳｉＯ2 膜の比誘電率を更
に低くすることができる。ダマシンプロセスでは、電気
抵抗の小さいＣｕ配線層を形成することができるので、
Ｃｕ配線と上記の多孔性を有するＳｉＯ2 膜を併用する
ことにより、ＲＣ遅延の少ない半導体装置を作ることが
できる。
【００３４】第８に、本発明に係る層間絶縁膜の形成方
法によれば、上記のバリヤメタル層を形成後、このバリ
ヤメタル層上と多孔性を有するＳｉＯ2 膜上とにカバー
絶縁膜を形成する。すなわち、このカバー絶縁膜によ
り、多孔性を有するＳｉＯ2 膜の内部に水分が侵入する
のを防ぐことができ、耐吸湿性の良い層間絶縁膜を形成
することができる。
【００３５】第９に、本発明に係る層間絶縁膜の形成方
法によれば、上記の多孔性を有するＳｉＯ2 膜を形成
後、Ｈ（水素）プラズマ処理を行う。これにより、空隙
の表面のＳｉ−Ｏ結合中のＳｉのダングリングボンドが
Ｓｉ−Ｈ結合に置き換えられ、空隙の表面を安定化させ
ることができる。これにより、空隙の表面から水分が侵
入するのを防ぐことができ、耐吸湿性の良い層間絶縁膜
を形成することができる。
【００３６】
【発明の実施の形態】次ぎに、図面を参照しながら、本
発明の実施の形態について説明する。 （第１の実施の形態）図１の（ａ）〜（ｄ）、及び、図
２の（ａ）〜（ｃ）は第１の実施の形態を説明するため
の断面図である。
【００３７】まず、図１（ａ）に示すように、シリコン
基板１０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜１０２を形成する。そし
て、ＢＰＳＧ膜１０２上にアルミニウム膜を形成後、そ
れをパターニングしてアルミニウム配線層１０３を形成
する。このように形成されたシリコン基板１０１、ＢＰ
ＳＧ膜１０２、及び、アルミニウム配線層１０３によ
り、被形成体１０４が構成される。
【００３８】次ぎに、図１（ｂ）に示すように、被形成
体１０４の上にＳｉＯ2 膜１０５（下地絶縁膜）を形成
する。このＳｉＯ2 膜１０５は、プラズマＣＶＤ法（プ
ラズマ化学的気相成長法）により形成され、反応ガスと
してＳｉＨ4 とＮ2 Ｏを用いる。このＳｉＯ2 膜１０５
の膜厚は１０００Åである。続いて、図１（ｃ）に示す
ように、ＳｉＯ2 膜１０５（下地絶縁膜）の上に、多孔
性を有するＳｉＯ2 膜１０６（第３のＳｉＯ2 膜）を形
成する。このＳｉＯ 2 膜１０６は常圧ＣＶＤ法（常圧化
学的気相成長法）により形成され、ＴＥＯＳ（Ｔｅｔｒ
ａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）とＯ
2 （酸素）と低濃度のＯ3 （オゾン）とを含む反応ガス
を用いる。ここで、低濃度のＯ3 とは、上記ＴＥＯＳの
酸化に必要な濃度よりも低い濃度のＯ3 を言うものであ
る。具体的には、ＴＥＯＳの流量は２５ｓｃｃｍであ
り、Ｏ2 の流量は７．５ｓｌｍである。そして、Ｏ3 は
Ｏ2 中に流量比で１〜２％含まれている。
【００３９】なお、上記した反応ガスには、Ｎ2 （窒
素）が１〜３ｓｌｍの流量で含まれている。そして、Ｓ
ｉＯ2 膜１０６を形成している間、シリコン基板１０１
の温度は４００℃に保持されている。一般に、ＴＥＯＳ
とＯ3 を反応ガスとして用いる常圧ＣＶＤ法では、それ
により形成されるＳｉＯ2 膜について、次ぎのことが知
られている。すなわち、反応ガス中のＯ3 の濃度が高い
ほど、ＴＥＯＳの酸化がウェハ上で速く進み、流動性の
有るＳｉＯ2 膜が形成される。逆に、Ｏ3 の濃度が低い
と、ＴＥＯＳの酸化が充分に行われない。そのため、Ｏ
3 の濃度が低い場合、ウェハ上に形成されるＳｉＯ2 膜
の膜中に、ＣＨ基やＯＨ基が多く残る。特に、下地がＳ
ｉＯ2 膜の場合には、ＴＥＯＳと低濃度のＯ3 により、
表面の荒れたＳｉＯ2 膜の異常成長が起きる。
【００４０】ＳｉＯ2 膜１０６（第３のＳｉＯ2 膜）
は、上記のＳｉＯ2 膜の異常成長を利用して形成されて
おり、膜中に多くの空隙を有している。次ぎに、図１
（ｄ）に示すように、多孔性を有するＳｉＯ2 膜１０６
（第３のＳｉＯ2 膜）に対し、Ｈ（水素）プラズマ処理
を行う。このＨプラズマ処理は、流量が６００ｓｃｃｍ
であるＨ2 （水素）をチャンバ（図示せず）に供給した
状態で、該チャンバ内に互いに対向するようにして設け
られた上部電極及び下部電極（いずれも図示せず）にＲ
Ｆ電力を印加して行われる。そして、この上部電極に印
加するＲＦ電力としては、周波数が１３．５６ＭＨｚで
ありパワーが５０Ｗのものを用いる。一方、下部電極に
印加するＲＦ電力としては、周波数が４００ｋＨｚであ
りパワーが４００Ｗであるものを用いる。また、このＨ
プラズマ処理の際のチャンバの圧力は０．１〜０．２Ｔ
ｏｒｒであり、シリコン基板１０１の温度は４００℃に
保持されている。なお、このＨプラズマ処理の処理時間
は６０ｓｅｃである。
【００４１】このＨプラズマ処理により、空隙の表面の
Ｓｉ−Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ
結合に置き換えられる。そのため、空隙の表面におい
て、Ｓｉ−Ｏ結合中のＳｉのダングリングボンドにＯＨ
基や水分が結合し難くなり、膜の耐吸湿性が良くなる。
次ぎに、図２（ａ）に示すように、多孔性を有するＳｉ
Ｏ2 膜１０６（第３のＳｉＯ2 膜）の上に、ＳｉＯ2 膜
１０７（第４のＳｉＯ2 膜）を形成する。このＳｉＯ2
膜１０７は、常圧ＣＶＤ法により形成され、ＴＥＯＳと
Ｏ2 とＯ3 とを含む反応ガスを用いる。このときのＴＥ
ＯＳの流量は２５ｓｃｃｍであり、Ｏ2の流量は７．５
ｓｌｍである。そして、Ｏ3 はＯ2 中に流量比で５〜６
％含まれており、これはＴＥＯＳを酸化するのに十分な
濃度である。従って、上で説明したことから、ＳｉＯ2
膜１０７は流動性を有する。これにより、ＳｉＯ2 膜１
０７は、その下に形成されているＳｉＯ2 膜１０６の表
面が凹凸を有している場合でも、表面が平坦に近い形状
で形成され、自己平坦化が行われる。
【００４２】なお、上記ＳｉＯ2 膜１０７を形成する際
の反応ガスには、Ｎ2 が１〜３ｓｌｍの流量で含まれて
いる。そして、ＳｉＯ2 膜１０７を形成している間、シ
リコン基板１０１の温度は４００℃に保持されている。
続いて、図２（ｂ）に示すように、ＳｉＯ2 膜１０７
（第４のＳｉＯ2 膜）と、アルミニウム配線層の凸部１
０３ａより上に形成されているＳｉＯ2 膜１０６（第３
のＳｉＯ2 膜）をＣＭＰ法（化学機械研磨法）により研
磨し、平坦化する。これにより、アルミニウム配線層の
凸部１０３ａに形成されたＳｉＯ2 膜１０５（下地絶縁
膜）、及び、アルミニウム配線層の凹部１０３ｂに形成
されたＳｉＯ2 膜１０６が表面に露出することになる。
【００４３】次ぎに、図２（ｃ）に示すように、アルミ
ニウム配線層の凸部１０３ａに形成されたＳｉＯ2 膜１
０５（下地絶縁膜）の上、及び、アルミニウム配線層の
凹部１０３ｂに形成されたＳｉＯ2 膜１０６（第３のＳ
ｉＯ2 膜）の上に、ＳｉＯ2膜１０８（カバー絶縁膜）
を形成する。このＳｉＯ2 膜１０８は、プラズマＣＶＤ
法により形成される。このとき用いられる反応ガスはＳ
ｉＨ4 とＮ2 Ｏであり、ＳｉＯ2 膜１０８の膜厚は１０
００Åである。
【００４４】以上のように形成されたＳｉＯ2 膜１０５
（下地絶縁膜）、１０６（第３のＳｉＯ2 膜）、及び、
１０８（カバー絶縁膜）により、被形成体１０４上に耐
熱性、及び、耐吸湿性の良い低誘電率の層間絶縁膜が形
成されたことになる。すなわち、ＳｉＯ2 膜１０６が多
孔性を有しており、その比誘電率は２．０〜３．０とな
る。そして、この値は、通常のＳｉＯ2 膜の比誘電率
４．０よりも小さい値である。
【００４５】また、多孔性を有するＳｉＯ2 膜１０６の
上に通常のＳｉＯ2 膜１０８が形成されているため、Ｓ
ｉＯ2 膜１０６の内部に水分が侵入するのを防ぐことが
できる。そして、多孔性を有するＳｉＯ2 膜１０６に対
してＨプラズマ処理を行うことにより、ＳｉＯ2 膜１０
６の耐吸湿性を向上させることができる。
【００４６】更に、ＳｉＯ2 膜１０５、１０６、１０８
は、ＳｉとＯとを主体にして構成されるものであるた
め、従来例に係る有機系低誘電率膜と比較して耐熱性が
良くなると期待される。なお、上では被形成体１０４上
にＳｉＯ2 膜１０５（下地絶縁膜）を形成し、その上に
多孔性を有するＳｉＯ2 膜１０６（第３のＳｉＯ2 膜）
を形成した。しかし、本発明はこれに限られるものでは
なく、被形成体１０４の上に多孔性を有するＳｉＯ2 膜
１０６（第３のＳｉＯ2 膜）を直接形成しても上で説明
したのと同様の作用及び効果を奏することができる。但
し、成膜工程において被形成体１０４に水分が浸入する
のを防ぐには、最初に被形成体上にＳｉＯ2 膜１０５
（下地絶縁膜）を形成しておくのが好ましい。これは、
ＳｉＯ2 膜１０５により、被形成体１０４の表面からそ
の内部へ向かって水分が浸入し難くなるためである。
【００４７】（第２の実施の形態）図３の（ａ）〜
（ｄ）、図４の（ａ）〜（ｄ）、及び、図５（ａ）〜
（ｄ）は第２の実施の形態を説明するための断面図であ
る。第２の実施の形態は第１の実施の形態をダマシンプ
ロセスに適用したものである。
【００４８】まず、図３（ａ）に示すように、シリコン
基板２０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜２０２を形成し、その上
にアルミニウム層を形成した後パターニングすることに
より、アルミニウム配線層２０３を形成する。これらが
被形成体２０４となる。続いて、図３（ｂ）に示すよう
に、アルミニウム配線層２０３の上に膜厚が１０００Å
のＳｉＯ2 膜２０５（下地絶縁膜）を形成する。このＳ
ｉＯ2 膜２０５はプラズマＣＶＤ法により形成され、反
応ガスとしてＳｉＨ4 とＮ2 Ｏを用いる。
【００４９】次ぎに、図３（ｃ）に示すように、ＳｉＯ
2 膜２０５（下地絶縁膜）の上に膜厚が５０００ÅのＳ
ｉＯ2 膜２０６を形成する。このＳｉＯ2 膜２０６は常
圧ＣＶＤ法により形成され、ＴＥＯＳとＯ2 と低濃度の
Ｏ3 とを含む反応ガスを用いる。ここで、低濃度のＯ3
とは、上記ＴＥＯＳの酸化に必要な濃度よりも低い濃度
のＯ3 を言うものである。具体的には、ＴＥＯＳの流量
は２５ｓｃｃｍであり、Ｏ2 の流量は７．５ｓｌｍであ
る。そして、Ｏ3 はＯ2 中に流量比で１〜２％含まれて
いる。このように低濃度のＯ3 を用いるため、第１の実
施の形態で説明したことにより、ＳｉＯ2 膜２０６は多
孔性を有することになる。
【００５０】なお、上記した反応ガスには、Ｎ2 （窒
素）が１〜３ｓｌｍの流量で含まれている。そして、Ｓ
ｉＯ2 膜２０６を形成している間、シリコン基板２０１
の温度は４００℃に保持されている。続いて、図３
（ｄ）に示すように、多孔性を有するＳｉＯ2 膜２０６
に対し、Ｈ（水素）プラズマ処理を行う。このＨプラズ
マ処理の処理条件は、第１の実施の形態で説明したのと
同様である。すなわち、流量が６００ｓｃｃｍであるＨ
2（水素）をチャンバに供給した状態で、該チャンバ内
に互いに対向するようにして設けられた上部電極及び下
部電極にＲＦ電力を印加して行われる。そして、この上
部電極に印加するＲＦ電力としては、周波数が１３．５
６ＭＨｚでありパワーが５０Ｗのものを用いる。一方、
下部電極に印加するＲＦ電力としては、周波数が４００
ｋＨｚでありパワーが４００Ｗであるものを用いる。ま
た、このＨプラズマ処理の際のチャンバの圧力は０．１
〜０．２Ｔｏｒｒであり、シリコン基板２０１の温度は
４００℃に保持されている。なお、このＨプラズマ処理
の処理時間は６０ｓｅｃである。
【００５１】このＨプラズマ処理により、空隙の表面の
Ｓｉ−Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ
結合に置き換えられる。そのため、空隙の表面におい
て、Ｓｉ−Ｏ結合中のＳｉのダングリングボンドにＯＨ
基や水分が結合し難くなり、膜の耐吸湿性が良くなる。
続いて、図４（ａ）に示すように、ＳｉＯ2 膜２０６と
ＳｉＯ2 膜２０５とをパターニングにより開孔し、ダマ
シン溝２０７を形成する。このダマシン溝２０７は、Ｓ
ｉＯ2 膜２０６の下部に形成されているアルミニウム配
線層２０３まで通じている。
【００５２】次ぎに、図４（ｂ）に示すように、ＳｉＯ
2 膜２０６の上、及び、ダマシン溝２０７の側部と底部
にＳｉＯ2 膜２０８（第２の絶縁膜）を形成する。この
ＳｉＯ2 膜２０８は、プラズマＣＶＤ法により形成さ
れ、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用いる。ダマシ
ン溝２０７の側部に形成されるＳｉＯ2 膜２０８によ
り、後でダマシン溝２０７の内部に埋め込まれるＣｕ
が、多孔性を有するＳｉＯ2膜２０６の内部に拡散する
のを防ぐことができる。
【００５３】次ぎに、図４（ｃ）に示すように、ＳｉＯ
2 膜２０８（第２の絶縁膜）を異方的にエッチングす
る。これにより、ダマシン溝２０７の底部に形成された
ＳｉＯ 2 膜２０８が除去されると共に、エッチングされ
ずに残ったＳｉＯ2 膜２０８から成るサイドウォール絶
縁膜がダマシン溝２０７の側部に形成される。続いて、
図４（ｄ）に示すように、ダマシン溝２０７の内部、及
び、ＳｉＯ2膜２０６の上にＣｕ（銅）メッキ膜２０９
を形成する。ダマシン溝２０７の内部に形成されるＣｕ
メッキ膜２０９は、Ｃｕ配線として用いられるものであ
る。
【００５４】次ぎに、図５（ａ）に示すように、ＳｉＯ
2 膜２０６の上に形成されたＣｕメッキ膜２０９を、Ｃ
ＭＰ法（化学機械研磨法）により研磨し、除去する。こ
れにより、ダマシン溝２０７の内部にのみＣｕメッキ膜
が残ることになる。続いて、図５（ｂ）に示すように、
ダマシン溝２０７上部にバリヤメタル用のＴｉＮ膜２１
０（バリヤメタル層）を形成する。これにより、ダマシ
ン溝２０７の内部のＣｕが、後でダマシン溝２０７の上
部に形成されるＳｉＯ2 膜の膜中に拡散するのを防ぐこ
とができる。
【００５５】次ぎに、図５（ｃ）に示すように、パター
ニングにより、ダマシン溝２０７の上部に形成されたＴ
ｉＮ膜２１０ａを残して、他の部分に形成されたＴｉＮ
膜２１０をエッチングして除去する。続いて、図５
（ｄ）に示すように、ＳｉＯ2 膜２０６及びＴｉＮ膜２
１０ａの上に、ＳｉＯ2 膜２１１（カバー絶縁膜）を形
成する。このＳｉＯ2 膜２１１はプラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。
【００５６】以上により、被形成体２０４の上に耐熱
性、及び、耐吸湿性の良い低誘電率の層間絶縁膜が形成
されたことになる。すなわち、ＳｉＯ2 膜２０６は多孔
性を有しており、その比誘電率は２．０〜３．０とな
る。そして、この値は通常のＳｉＯ2 膜の比誘電率４．
０よりも小さい値である。また、多孔性を有するＳｉＯ
2 膜２０６の上に通常のＳｉＯ2 膜２１１（カバー絶縁
膜）が形成されているため、ＳｉＯ2 膜２０６の内部に
水分が侵入するのを防ぐことができる。
【００５７】そして、多孔性を有するＳｉＯ2 膜２０６
に対してＨプラズマ処理を行うことにより、ＳｉＯ2 膜
２０６の耐吸湿性を向上させることができる。更に、Ｓ
ｉＯ2 膜２０６と２１１は、ＳｉとＯとを主体にして構
成されるものであるため、従来例に係る有機系低誘電率
膜と比較して耐熱性が良くなると期待される。
【００５８】（第３の実施の形態）図６の（ａ）〜
（ｄ）、図７の（ａ）〜（ｄ）、及び図８は、第３の実
施の形態を説明するための断面図である。まず、図６
（ａ）に示すように、シリコン基板３０１上にＢＰＳＧ
（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓ
ｓ）膜３０２を形成する。そして、ＢＰＳＧ膜３０２上
にアルミニウム膜を形成後、それをパターニングしてア
ルミニウム配線層３０３を形成する。このように形成さ
れたシリコン基板３０１、ＢＰＳＧ膜３０２、及び、ア
ルミニウム配線層３０３により、被形成体３０４が構成
される。
【００５９】次ぎに、図６（ｂ）に示すように、被形成
体３０４の上にＳｉＯ2 膜３０５（下地絶縁膜）を形成
する。このＳｉＯ2 膜３０５は、プラズマＣＶＤ法によ
り形成され、反応ガスとしてＳｉＨ4 とＮ2 Ｏを用い
る。このＳｉＯ2 膜３０５の膜厚は１０００Åである。
続いて、図６（ｃ）に示すように、ＳｉＯ2 膜３０５
（下地絶縁膜）に対しＣｌ（塩素）プラズマ処理を行
う。このＣｌプラズマ処理は、流量が６００ｓｃｃｍで
あるＣｌ2 （塩素）をチャンバに供給した状態で、チャ
ンバ内の上部電極と下部電極とにＲＦ電力を印加するこ
とにより行われる。そして、この上部電極に印加される
ＲＦ電力としては、周波数が１３．５６ＭＨｚであり、
パワーが１００Ｗであるものを用いる。一方、下部電極
に印加するＲＦ電力としては、周波数が４００ｋＨｚで
ありパワーが４００Ｗであるものを用いる。なお、この
Ｃｌプラズマ処理の際のチャンバの圧力は約０．２Ｔ０
ｒｒである。また、Ｃｌプラズマ処理の処理時間は６０
ｓｅｃであり、シリコン基板３０１の温度は処理中４０
０℃に保持されている。
【００６０】このＣｌプラズマ処理により、ＳｉＯ2 膜
３０５の表面の一部にＣｌ（塩素）が残ることになる。
次ぎに、図６（ｄ）に示すように、Ｃｌ（塩素）プラズ
マ処理したＳｉＯ2 膜３０５（下地絶縁膜）の上に、膜
厚が５０００ÅのＳｉＯ2 膜３０６を形成する。このＳ
ｉＯ2 膜３０６は常圧ＣＶＤ法により形成され、ＴＥＯ
ＳとＯ2 とＯ3とを含む反応ガスを用いる。このときの
ＴＥＯＳの流量は２５ｓｃｃｍであり、Ｏ2 の流量は
７．５ｓｌｍである。そして、Ｏ3 はＯ2 中に流量比で
４〜６％含まれている。更に、この反応ガスにはＮ2 が
１〜３ｓｌｍの流量で含まれており、ＳｉＯ2 膜３０６
を形成している間のシリコン基板３０１の温度は４００
℃である。
【００６１】このとき、ＳｉＯ2 膜３０５の表面でＣｌ
（塩素）が残っている部分では、ＳｉＯ2 膜３０６の成
長が妨げられる。これにより、ＳｉＯ2 膜３０６の内部
には多くの空隙が形成され、ＳｉＯ2 膜３０６は多孔性
を有することになる。続いて、図７（ａ）に示すよう
に、多孔性を有するＳｉＯ2 膜３０６に対し、Ｈ（水
素）プラズマ処理を行う。
【００６２】このＨプラズマ処理の処理条件は、第１及
び第２の実施の形態で説明したのと同様である。すなわ
ち、流量が６００ｓｃｃｍであるＨ2 （水素）をチャン
バに供給した状態で、該チャンバ内に互いに対向するよ
うにして設けられた上部電極及び下部電極にＲＦ電力を
印加して行われる。そして、この上部電極に印加するＲ
Ｆ電力としては、周波数が１３．５６ＭＨｚでありパワ
ーが５０Ｗのものを用いる。一方、下部電極に印加する
ＲＦ電力としては、周波数が４００ｋＨｚでありパワー
が４００Ｗであるものを用いる。また、このＨプラズマ
処理の際のチャンバの圧力は０．１〜０．２Ｔｏｒｒで
あり、シリコン基板３０１の温度は４００℃に保持され
ている。なお、このＨプラズマ処理の処理時間は６０ｓ
ｅｃである。
【００６３】このＨプラズマ処理により、空隙の表面の
Ｓｉ−Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ
結合に置き換えられる。そのため、空隙の表面におい
て、Ｓｉ−Ｏ結合中のＳｉのダングリングボンドにＯＨ
基や水分が結合し難くなり、膜の耐吸湿性が良くなる。
続いて、図７（ｂ）に示すように、多孔性を有するＳｉ
Ｏ2 膜３０６の上にＳｉＯ2 膜３０７を形成する。この
ＳｉＯ2 膜３０７は、プラズマＣＶＤ法により形成され
る。
【００６４】次ぎに、図７（ｃ）に示すように、ＳｉＯ
2 膜３０７の上に膜厚が２０００ÅのＳｉＯ2 膜３０８
（第１の絶縁膜）を形成する。このＳｉＯ2 膜３０８
は、常圧ＣＶＤ法により形成され、ＴＥＯＳとＯ2 とＯ
3 とを含む反応ガスを用いる。このとき用いられるＯ3
の反応ガス中の濃度は通常よりも高いため、ＳｉＯ2 膜
３０８は流動性を有することになる。これにより、Ｓｉ
Ｏ2 膜３０８は、その下に形成されているＳｉＯ2 膜３
０７の表面が凹凸を有している場合でも、表面が平坦に
近い形状で形成され、自己平坦化が行われる。
【００６５】なお、このとき、先に形成されたＳｉＯ2
膜３０７により、流動性を有するＳｉＯ2 膜３０８が、
多孔性を有するＳｉＯ2 膜３０６の空隙に浸入するのを
防ぐことができる。続いて、図７（ｄ）に示すように、
平坦化のために、ＳｉＯ2 膜３０７とＳｉＯ2 膜３０８
（第１の絶縁膜）とをエッチングする。このエッチング
は、ＳｉＯ 2 膜３０８が、完全に除去されてしまわない
程度に行う。
【００６６】次ぎに、図８に示すように、エッチングで
除去されずに残っているＳｉＯ2 膜３０７、及びＳｉＯ
2 膜３０８（第１の絶縁膜）の上に、ＳｉＯ2 膜３０９
（カバー絶縁膜）を形成する。このＳｉＯ2 膜３０９は
プラズマＣＶＤ法により形成され、膜厚は１０００Åで
ある。以上のように形成されたＳｉＯ2 膜３０５（下地
絶縁膜）、ＳｉＯ2 膜３０６、ＳｉＯ2 膜３０７、Ｓｉ
Ｏ2 膜３０８（第１の絶縁膜）、及び、ＳｉＯ2 膜３０
９（カバー絶縁膜）により、被形成体３０４上に耐熱
性、及び、耐吸湿性の良い低誘電率の層間絶縁膜が形成
されたことになる。すなわち、ＳｉＯ2 膜３０６が多孔
性を有しており、その比誘電率は２．０〜３．０とな
る。そして、この値は通常のＳｉＯ2 膜の比誘電率４．
０よりも小さい値である。
【００６７】そして、多孔性を有するＳｉＯ2 膜３０６
に対してＨプラズマ処理を行うことにより、ＳｉＯ2 膜
３０６の耐吸湿性を向上させることができる。また、多
孔性を有するＳｉＯ2 膜３０６の上部に通常のＳｉＯ2
膜３０７、３０８、及び、３０９が形成されているた
め、ＳｉＯ2 膜３０６の内部に水分が侵入するのを防ぐ
ことができる。更に、ＳｉＯ2 膜３０５、ＳｉＯ2 膜３
０６、ＳｉＯ2 膜３０７、ＳｉＯ2 膜３０８、及びＳｉ
Ｏ2 膜３０９は、ＳｉとＯとを主体にして構成されるも
のであるため、従来例に係る有機系低誘電率膜と比較し
て耐熱性が良くなると期待される。
【００６８】なお、上では被形成体３０４上にＳｉＯ2
膜３０５（下地絶縁膜）を形成し、その上に多孔性を有
するＳｉＯ2 膜３０６を形成した。しかし、本発明はこ
れに限られるものではなく、被形成体３０４の上に多孔
性を有するＳｉＯ2 膜３０６を直接形成しても上で説明
したのと同様の作用及び効果を奏することができる。但
し、成膜工程において被形成体３０４に水分が浸入する
のを防ぐには、最初に被形成体上にＳｉＯ2 膜３０５
（下地絶縁膜）を形成しておくのが好ましい。これは、
ＳｉＯ2 膜３０５により、被形成体３０４の表面からそ
の内部へ向かって水分が浸入し難くなるためである。
【００６９】（第４の実施の形態）第４の実施の形態
は、第３の実施の形態をダマシンプロセスに適用したも
のである。図９の（ａ）〜（ｄ）、図１０の（ａ）〜
（ｄ）、図１１の（ａ）〜（ｄ）、及び、図１２の
（ａ）〜（ｂ）、は第４の実施の形態を説明するための
断面図である。
【００７０】まず、図９（ａ）に示すように、シリコン
基板４０１上にＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉ
ｌｉｃａｔｅ ｇｌａｓｓ）膜４０２を形成し、その上
にアルミニウム層を形成した後パターニングすることに
より、アルミニウム配線層４０３を形成する。これらが
被形成体４０４となる。続いて、図９（ｂ）に示すよう
に、アルミニウム配線層４０３の上に膜厚が１０００Å
のＳｉＯ2 膜４０５（下地絶縁膜）を形成する。このＳ
ｉＯ2 膜４０５はプラズマＣＶＤ法により形成され、反
応ガスとしてＳｉＨ4 とＮ2 Ｏを用いる。
【００７１】次ぎに、図９（ｃ）に示すように、ＳｉＯ
2 膜４０５（下地絶縁膜）に対しＣｌ（塩素）プラズマ
処理を行う。このＣｌプラズマ処理は、流量が６００ｓ
ｃｃｍであるＣｌ2 （塩素）をチャンバに供給した状態
で、チャンバ内の上部電極と下部電極とにＲＦ電力を印
加することにより行われる。そして、この上部電極に印
加されるＲＦ電力としては、周波数が１３．５６ＭＨｚ
であり、パワーが１００Ｗであるものを用いる。一方、
下部電極に印加するＲＦ電力としては、周波数が４００
ｋＨｚでありパワーが４００Ｗであるものを用いる。な
お、このＣｌプラズマ処理の際のチャンバの圧力は約
０．２Ｔ０ｒｒである。また、Ｃｌプラズマ処理の処理
時間は６０ｓｅｃであり、シリコン基板４０１の温度は
処理中４００℃に保持されている。
【００７２】このＣｌプラズマ処理により、ＳｉＯ2 膜
４０５の表面の一部にＣｌ（塩素）が残ることになる。
続いて、図９（ｄ）に示すように、Ｃｌ（塩素）プラズ
マ処理したＳｉＯ2 膜４０５（下地絶縁膜）の上に、膜
厚が５０００ÅのＳｉＯ2 膜４０６を形成する。このＳ
ｉＯ2 膜４０６は常圧ＣＶＤ法により形成され、ＴＥＯ
ＳとＯ2 とＯ3とを含む反応ガスを用いる。このときの
ＴＥＯＳの流量は２５ｓｃｃｍであり、Ｏ2 の流量は
７．５ｓｌｍである。そして、Ｏ3 はＯ2 中に流量比で
４〜６％含まれている。更に、この反応ガスにはＮ2 が
１〜３ｓｌｍの流量で含まれており、ＳｉＯ2 膜４０６
を形成している間のシリコン基板４０１の温度は４００
℃である。
【００７３】このとき、ＳｉＯ2 膜４０５の表面でＣｌ
（塩素）が残っている部分では、ＳｉＯ2 膜４０６の成
長が妨げられる。これにより、ＳｉＯ2 膜４０６の内部
には多くの空隙が形成され、ＳｉＯ2 膜４０６は多孔性
を有することになる。次ぎに、図１０（ａ）に示すよう
に、多孔性を有するＳｉＯ2 膜４０６に対し、Ｈ（水
素）プラズマ処理を行う。
【００７４】このＨプラズマ処理の処理条件は、第１〜
第３の実施の形態で説明したのと同様である。すなわ
ち、流量が６００ｓｃｃｍであるＨ2 （水素）をチャン
バに供給した状態で、該チャンバ内に互いに対向するよ
うにして設けられた上部電極及び下部電極にＲＦ電力を
印加して行われる。そして、この上部電極に印加するＲ
Ｆ電力としては、周波数が１３．５６ＭＨｚでありパワ
ーが５０Ｗのものを用いる。一方、下部電極に印加する
ＲＦ電力としては、周波数が４００ｋＨｚでありパワー
が４００Ｗであるものを用いる。また、このＨプラズマ
処理の際のチャンバの圧力は０．１〜０．２Ｔｏｒｒで
あり、シリコン基板４０１の温度は４００℃に保持され
ている。なお、このＨプラズマ処理の処理時間は６０ｓ
ｅｃである。
【００７５】このＨプラズマ処理により、空隙表面のＳ
ｉ−Ｏ結合中のＳｉのダングリングボンドがＳｉ−Ｈ結
合に置き換えられる。そのため、空隙の表面において、
Ｓｉ−Ｏ結合中のＳｉのダングリングボンドにＯＨ基や
水分が結合し難くなり、膜の耐吸湿性が良くなる。次ぎ
に、図１０（ｂ）に示すように、ＳｉＯ2 膜４０６の上
に、ＳｉＯ2 膜４０７を形成する。このＳｉＯ2 膜４０
７は、プラズマＣＶＤ法により形成され、反応ガスとし
てＳｉＨ4 とＮ2 Ｏを用いる。このＳｉＯ2 膜４０７に
より、後でＳｉＯ2 膜４０７の上部に形成されるＣｕメ
ッキ膜のＣｕが、多孔性を有するＳｉＯ2 膜４０６の内
部に拡散するのを防ぐことができる。
【００７６】続いて、図１０（ｃ）に示すように、Ｓｉ
Ｏ2 膜４０５（下地絶縁膜）、ＳｉＯ2 膜４０６、及び
ＳｉＯ2 膜４０７をパターニングにより開孔し、ダマシ
ン溝４０８を形成する。このダマシン溝４０８は、Ｓｉ
Ｏ2 膜４０５の下に形成されているアルミニウム配線層
４０３まで通じている。次ぎに、図１０（ｄ）に示すよ
うに、ＳｉＯ2 膜４０７の上、及び、ダマシン溝４０８
の側部と底部にＳｉＯ2 膜４０９（第２の絶縁膜）を形
成する。このＳｉＯ2 膜４０９は、プラズマＣＶＤ法に
より形成される。ダマシン溝４０８の側部に形成される
ＳｉＯ2 膜４０９により、後でダマシン溝４０８の内部
に埋め込まれるＣｕが、多孔性を有するＳｉＯ2 膜４０
６の内部に拡散するのを防ぐことができる。
【００７７】次ぎに、図１１（ａ）に示すように、Ｓｉ
Ｏ2 膜４０９（第２の絶縁膜）を異方的にエッチングす
る。これにより、ＳｉＯ2 膜４０９は、ダマシン溝４０
８の側部に形成されたものを残して除去され、ダマシン
溝４０８の下部に、アルミニウム配線層４０３に通じる
コンタクトホールが形成される。そして、ダマシン溝４
０８の側部には、エッチングされずに残ったＳｉＯ2 膜
４０９からなるサイドウォール絶縁膜が形成される。ま
た、ＳｉＯ2 膜４０７は、このエッチングにより除去さ
れずに、多孔性を有するＳｉＯ2 膜４０６の上に残る。
【００７８】続いて、図１１（ｂ）に示すように、ダマ
シン溝４０８の内部、及び、ＳｉＯ 2 膜４０７の上にＣ
ｕメッキ膜４１０を形成する。ダマシン溝４０８の内部
に形成されるＣｕメッキ膜４１０は、Ｃｕ配線として用
いられるものである。次ぎに、図１１（ｃ）に示すよう
に、ＳｉＯ2 膜４０７の上に形成されたＣｕメッキ膜４
１０を、ＣＭＰ法により研磨し、除去する。これによ
り、ダマシン溝４０８の内部にのみＣｕメッキ膜４１０
が残ることになる。
【００７９】続いて、図１１（ｄ）に示すように、ダマ
シン溝４０８上部にバリヤメタル用のＴｉＮ膜４１１
（バリヤメタル層）を形成する。これにより、ダマシン
溝４０８の内部のＣｕが、後でダマシン溝４０８の上部
に形成されるＳｉＯ2 膜の膜中に拡散するのを防ぐこと
ができる。次ぎに、図１２（ａ）に示すように、パター
ニングにより、ダマシン溝４０８の上部に形成されたＴ
ｉＮ膜４１１ａを残して、他の部分に形成されたＴｉＮ
膜４１１をエッチングして除去する。
【００８０】続いて、図１２（ｂ）に示すように、Ｓｉ
Ｏ2 膜４０７及びＴｉＮ膜４１１ａの上に、ＳｉＯ2 膜
４１２（カバー絶縁膜）を形成する。このＳｉＯ2 膜４
１２はプラズマＣＶＤ法により形成され、反応ガスとし
てＳｉＨ4 とＮ2 Ｏを用いる。以上により、被形成体４
０４の上に耐熱性、及び、耐吸湿性の良い低誘電率の層
間絶縁膜が形成されたことになる。すなわち、ＳｉＯ2
膜４０６は多孔性を有しており、その比誘電率は２．０
〜３．０となる。そして、この値は通常のＳｉＯ2 膜の
比誘電率４．０よりも小さい値である。
【００８１】そして、多孔性を有するＳｉＯ2 膜４０６
に対してＨプラズマ処理を行うことにより、ＳｉＯ2 膜
４０６の耐吸湿性を向上させることができる。また、多
孔性を有するＳｉＯ2 膜４０６の上部に通常のＳｉＯ2
膜４０７、及び、ＳｉＯ2 膜４１２（カバー絶縁膜）が
形成されているため、ＳｉＯ2 膜４０６の内部に水分が
侵入するのを防ぐことができる。
【００８２】更に、ＳｉＯ2 膜４０６、ＳｉＯ2 膜４０
７、及びＳｉＯ2 膜４１２は、ＳｉとＯとを主体にして
構成されるものであるため、従来例に係る有機系低誘電
率膜と比較して耐熱性が良くなると期待される。
【００８３】
【発明の効果】以上、本発明にかかる層間絶縁膜の形成
方法においては、第１に、ＴＥＯＳと、該ＴＥＯＳの酸
化に必要な濃度より低い濃度のＯ3 とを反応ガス中に含
む化学的気相成長法を用いる。これにより、多孔性を有
する低誘電率のＳｉＯ2 膜が被形成体上に形成される。
そして、この多孔性を有するＳｉＯ2 膜上に、膜中にＣ
Ｈ基やＯＨ基を含まない緻密なＳｉＯ2 膜を形成する。
この緻密なＳｉＯ2 膜により、多孔性を有するＳｉＯ2
膜の内部に水分が侵入するのを防ぐことができ、耐吸湿
性の良い層間絶縁膜を形成することができる。更に、こ
の多孔性を有するＳｉＯ2 膜と緻密なＳｉＯ2 膜はＳｉ
とＯとを主体にして構成されるため、従来例に係る有機
系低誘電率膜と比較して膜の耐熱性が良くなると期待で
きる。
【００８４】第２に、被形成体上に下地絶縁膜を形成し
た後、上記の多孔性を有するＳｉＯ 2 膜を形成すること
により、膜中に更に多くの空隙を形成することができ、
比誘電率を更に低くすることができる。第３に、上記の
多孔性を有するＳｉＯ2 膜を形成後、表面をＣＭＰ法に
より平坦化し、カバー絶縁膜を形成する。これにより、
表面が平坦な、耐吸湿性と耐熱性の良い層間絶縁膜を形
成することができる。
【００８５】第４に、被形成体をＣｌ（塩素）プラズマ
処理した後、ＴＥＯＳとＯ3 とを反応ガス中に含む化学
的気相成長法により、被形成体上にＳｉＯ2 膜を形成す
る。このＳｉＯ2 膜は多孔性を有し、比誘電率が低い。
更に、このＳｉＯ2 膜はＳｉとＯとを主体にして構成さ
れるため、従来例に係る有機系低誘電率膜と比較して膜
の耐熱性が良くなると期待できる。
【００８６】第５に、被形成体上に下地絶縁膜を形成
し、プラズマ処理した後、上記の多孔性を有するＳｉＯ
2 膜を形成する。これにより、膜中に更に多くの空隙を
形成することができ、比誘電率を更に低くすることがで
きる。第６に、Ｃｌ（塩素）プラズマ処理した被形成体
上の多孔性を有するＳｉＯ2膜上、又は、Ｃｌ（塩素）
プラズマ処理した下地絶縁膜上の多孔性を有するＳｉＯ
2 膜上に第１の絶縁膜を形成し、カバー絶縁膜を形成す
る。これにより、多孔性を有するＳｉＯ2 膜に水分が侵
入するのを防ぐことができ、耐吸湿性の良い層間絶縁膜
を形成することができる。
【００８７】第７に、本発明の多孔性を有するＳｉＯ2
膜の形成方法を、ダマシンプロセスに適用することがで
きる。ダマシンプロセスでは、電気抵抗の小さいＣｕ配
線層を形成することができるので、Ｃｕ配線と上記の多
孔性を有するＳｉＯ2 膜を併用することにより、ＲＣ遅
延の少ない半導体装置を提供することができる。第８
に、本発明の多孔性を有するＳｉＯ2 膜をダマシンプロ
セスに用いた場合、本発明の多孔性を有するＳｉＯ2 膜
の上部、及び、バリヤメタル層の上部にカバー絶縁膜を
形成する。これにより、多孔性を有するＳｉＯ2 膜に水
分が侵入するのを防ぐことができ、耐吸湿性の良い層間
絶縁膜を形成することができる。
【００８８】第９に、本発明の多孔性を有するＳｉＯ2
膜を形成後、Ｈ（水素）プラズマ処理を行う。これによ
り、空隙の表面が安定化され、空隙の表面から水分が侵
入するのを防ぐことができる。すなわち、耐吸湿性の良
い層間絶縁膜を形成することができる。これにより、Ｌ
ＳＩ等の半導体装置に、本発明における多孔性を有する
ＳｉＯ 2 膜を用いれば、データ処理速度を従来に比べて
高速化することが可能となる。即ち、本発明における多
孔性を有するＳｉＯ2 膜は、従来用いられているＳｉＯ
2 膜に比べて比誘電率が低いので、配線間の電気容量を
減らすことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その１）である。
【図２】本発明の第１の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その２）である。
【図３】本発明の第２の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その１）である。
【図４】本発明の第２の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その２）である。
【図５】本発明の第２の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その３）である。
【図６】本発明の第３の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その１）である。
【図７】本発明の第３の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その２）である。
【図８】本発明の第３の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その３）である。
【図９】本発明の第４の実施の形態に係る層間絶縁膜の
形成方法について示す断面図（その１）である。
【図１０】本発明の第４の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その２）である。
【図１１】本発明の第４の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その３）である。
【図１２】本発明の第４の実施の形態に係る層間絶縁膜
の形成方法について示す断面図（その４）である。
【符号の説明】
１０１、２０１、３０１、４０１ シリコン基板、 １０２、２０２、３０２、４０２ ＢＰＳＧ（ｂｏｒｏ
ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜、 １０３、２０３、３０３、４０３ アルミニウム配線
層、 １０３ａ アルミニウム配線層の凸部、 １０３ｂ アルミニウム配線層の凹部、 １０４、２０４、３０４、４０４ 被形成体、 １０５、２０５、３０５、４０５ ＳｉＯ2 膜（下地絶
縁膜）、 １０６ 多孔性を有するＳｉＯ2 膜（第３のＳｉＯ
2 膜）、 １０７ ＳｉＯ2 膜（第４のＳｉＯ2 膜）、 １０８、２１１、３０９、４１２ カバー絶縁膜、 ２０６、３０６、４０６ 多孔性を有するＳｉＯ2 膜、 ２０７、４０８ ダマシン溝、 ２０８、４０９ ＳｉＯ2 膜（第２の絶縁膜）、 ２０９、４１０ Ｃｕメッキ膜、 ２１０、４１１ ＴｉＮ膜（バリヤメタル層）、 ２１０ａ、４１１ａ ダマシン溝上部のＴｉＮ膜（バリ
ヤメタル層）、 ３０７、４０７ ＳｉＯ2 膜、 ３０８ ＳｉＯ2 膜（第１の絶縁膜）。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH11 HH33 JJ08 JJ11 JJ33 KK08 MM02 MM05 PP27 PP28 QQ00 QQ09 QQ16 QQ31 QQ48 RR04 SS01 SS02 SS04 SS12 SS15 TT06 TT07 WW04 XX01 XX18 XX24 5F058 BA20 BD01 BD04 BD18 BE10 BJ01 BJ02

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 ＴＥＯＳと、該ＴＥＯＳの酸化に必要な
    濃度より低い第１の濃度のＯ3 とを反応ガス中に含む化
    学的気相成長法により、被形成体上に多孔性を有する第
    １のＳｉＯ2 膜を形成し、 ＴＥＯＳと、該ＴＥＯＳの酸化に十分な第２の濃度のＯ
    3 とを反応ガス中に含む化学的気相成長法により、前記
    第１のＳｉＯ2 膜上に第２のＳｉＯ2 膜を形成する層間
    絶縁膜の形成方法。
  2. 【請求項２】被形成体上に下地絶縁膜を形成し、 ＴＥＯＳと、該ＴＥＯＳの酸化に必要な濃度より低い第
    １の濃度のＯ3 とを反応ガス中に含む化学的気相成長法
    により、前記下地絶縁膜上に多孔性を有する第３のＳｉ
    Ｏ2 膜を形成し、 ＴＥＯＳと、該ＴＥＯＳの酸化に十分な第２の濃度のＯ
    3 とを反応ガス中に含む化学的気相成長法により、前記
    第３のＳｉＯ2 膜上に第４のＳｉＯ2 膜を形成する層間
    絶縁膜の形成方法。
  3. 【請求項３】 請求項１に記載の第２のＳｉＯ2 膜、又
    は、請求項２に記載の第４のＳｉＯ2 膜を形成後、該第
    ２又は第４のＳｉＯ2 膜の表面をＣＭＰ法（化学機械研
    磨法）により研磨し、平坦化することを特徴とする請求
    項１又は請求項２に記載の層間絶縁膜の形成方法。
  4. 【請求項４】請求項１に記載の第２のＳｉＯ2 膜、又
    は、請求項２に記載の第４のＳｉＯ2 膜の表面をＣＭＰ
    法により研磨し、平坦化した後、該第２又は第４のＳｉ
    Ｏ2 膜上にカバー絶縁膜を形成することを特徴とする請
    求項３に記載の層間絶縁膜の形成方法。
  5. 【請求項５】 ＴＥＯＳと、該ＴＥＯＳの酸化に必要な
    濃度より低い濃度のＯ3 とを反応ガス中に含む化学的気
    相成長法により、被形成体上に多孔性を有するＳｉＯ2
    膜を形成し、 前記多孔性を有するＳｉＯ2 膜に前記被形成体に通じる
    ダマシン溝を形成し、 前記ダマシン溝の側部にサイドウォール絶縁膜を形成
    し、 前記ダマシン溝内部に金属膜を埋め込み、 前記金属膜上にバリヤメタル層を形成する層間絶縁膜の
    形成方法。
  6. 【請求項６】 被形成体上に下地絶縁膜を形成し、 ＴＥＯＳと、該ＴＥＯＳの酸化に必要な濃度より低い濃
    度のＯ3 とを反応ガス中に含む化学的気相成長法によ
    り、前記下地絶縁膜上に多孔性を有するＳｉＯ2膜を形
    成し、 前記下地絶縁膜、及び、前記多孔性を有するＳｉＯ2 膜
    に前記被形成体に通じるダマシン溝を形成し、 前記ダマシン溝の側部にサイドウォール絶縁膜を形成
    し、 前記ダマシン溝内部に金属膜を埋め込み、 前記金属膜上にバリヤメタル層を形成する層間絶縁膜の
    形成方法。
  7. 【請求項７】 被形成体をＣｌ（塩素）プラズマ処理
    し、 ＴＥＯＳと、Ｏ3 とを反応ガス中に含む化学的気相成長
    法により、前記被形成体上に多孔性を有するＳｉＯ2 膜
    を形成する層間絶縁膜の形成方法。
  8. 【請求項８】 被形成体上に、下地絶縁膜を形成し、 前記下地絶縁膜をＣｌ（塩素）プラズマ処理し、 ＴＥＯＳと、Ｏ3 とを反応ガス中に含む化学的気相成長
    法により、前記下地絶縁膜上に多孔性を有するＳｉＯ2
    膜を形成する層間絶縁膜の形成方法。
  9. 【請求項９】 前記多孔性を有するＳｉＯ2 膜を形成
    後、該多孔性を有するＳｉＯ2 膜上に第１の絶縁膜を形
    成し、 前記第１の絶縁膜を、前記多孔性を有するＳｉＯ2 膜の
    一部が除去される程度にエッチングすることにより、平
    坦化することを特徴とする請求項７又は請求項８に記載
    の層間絶縁膜の形成方法。
  10. 【請求項１０】 前記第１の絶縁膜を平坦化した後、該
    第１の絶縁膜上、及び、前記多孔性を有するＳｉＯ2 膜
    上の一部に、カバー絶縁膜を形成することを特徴とする
    請求項９に記載の層間絶縁膜の形成方法。
  11. 【請求項１１】 被形成体をＣｌ（塩素）プラズマ処理
    し、 ＴＥＯＳと、Ｏ3 とを反応ガス中に含む化学的気相成長
    法により、前記被形成体上に多孔性を有するＳｉＯ2 膜
    を形成し、 前記多孔性を有するＳｉＯ2 膜に前記被形成体に通じる
    ダマシン溝を形成し、 前記ダマシン溝の側部にサイドウォール絶縁膜を形成
    し、 前記ダマシン溝内部に金属膜を埋め込み、 前記金属膜上にバリヤメタル層を形成する層間絶縁膜の
    形成方法。
  12. 【請求項１２】 被形成体上に下地絶縁膜を形成し、前
    記下地絶縁膜をＣｌ（塩素）プラズマ処理し、 ＴＥＯＳと、Ｏ3 とを反応ガス中に含む化学的気相成長
    法により、前記下地絶縁膜上に多孔性を有するＳｉＯ2
    膜を形成し、 前記下地絶縁膜、及び、前記多孔性を有するＳｉＯ2 膜
    に前記被形成体に通じるダマシン溝を形成し、 前記ダマシン溝の側部にサイドウォール絶縁膜を形成
    し、 前記ダマシン溝内部に金属膜を埋め込み、 前記金属膜上にバリヤメタル層を形成する層間絶縁膜の
    形成方法。
  13. 【請求項１３】 前記サイドウォール絶縁膜は、前記ダ
    マシン溝を形成後、前記多孔性を有するＳｉＯ2 膜の
    上、前記ダマシン溝の側部、及び、該ダマシン溝の底部
    に第２の絶縁膜を形成し、 前記第２の絶縁膜を、前記ダマシン溝の側部に形成され
    た該第２の絶縁膜が残り、かつ、前記被形成体の表面が
    該ダマシン溝の底部に露出する程度に、異方的にエッチ
    ングすることにより形成することを特徴とする請求項
    ５、請求項６、請求項１１又は請求項１２のいずれかに
    記載の層間絶縁膜の形成方法。
  14. 【請求項１４】 前記多孔性を有するＳｉＯ2 膜上、及
    び、前記バリヤメタル層上にカバー絶縁膜を形成するこ
    とを特徴とする請求項５、請求項６、請求項１１、請求
    項１２又は請求項１３のいずれかに記載の層間絶縁膜の
    形成方法。
  15. 【請求項１５】 請求項１に記載の多孔性を有する第１
    のＳｉＯ2 膜、請求項２に記載の多孔性を有する第３の
    ＳｉＯ2 膜、又は、請求項３から請求項１４に記載の多
    孔性を有するＳｉＯ2 膜を形成後、該多孔性を有する第
    １のＳｉＯ2膜、該多孔性を有する第３のＳｉＯ2 膜、
    又は、該多孔性を有するＳｉＯ2 膜を、Ｈ（水素）プラ
    ズマ処理することを特徴とする請求項１から請求項１４
    のいずれかに記載の層間絶縁膜の形成方法。
  16. 【請求項１６】 請求項１から請求項１５のいずれかに
    記載の層間絶縁膜の形成方法により形成された層間絶縁
    膜を有する半導体装置。
JP2000009419A 1999-03-17 2000-01-18 層間絶縁膜の形成方法及び半導体装置 Expired - Lifetime JP3827056B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2000009419A JP3827056B2 (ja) 1999-03-17 2000-01-18 層間絶縁膜の形成方法及び半導体装置
US09/521,843 US6524972B1 (en) 1999-03-17 2000-03-09 Method for forming an interlayer insulating film, and semiconductor device
TW089104230A TW552639B (en) 1999-03-17 2000-03-09 Method for forming interlayer insulating film and its semiconductor device
KR10-2000-0013124A KR100430114B1 (ko) 1999-03-17 2000-03-15 층간 절연막 형성 방법 및 반도체 장치
EP00105332A EP1037276B1 (en) 1999-03-17 2000-03-16 Method for forming a porous silicon dioxide film
EP02001182A EP1213759A1 (en) 1999-03-17 2000-03-16 Method for forming a porous silicon dioxide film
DE60005875T DE60005875T2 (de) 1999-03-17 2000-03-16 Herstellungsverfahren für einen porösen Siliziumdioxid-Film
KR10-2002-0039935A KR100390322B1 (ko) 1999-03-17 2002-07-10 반도체 장치의 제조방법 및 반도체 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-72245 1999-03-17
JP7224599 1999-03-17
JP2000009419A JP3827056B2 (ja) 1999-03-17 2000-01-18 層間絶縁膜の形成方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2000332011A true JP2000332011A (ja) 2000-11-30
JP3827056B2 JP3827056B2 (ja) 2006-09-27

Family

ID=26413386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000009419A Expired - Lifetime JP3827056B2 (ja) 1999-03-17 2000-01-18 層間絶縁膜の形成方法及び半導体装置

Country Status (6)

Country Link
US (1) US6524972B1 (ja)
EP (2) EP1037276B1 (ja)
JP (1) JP3827056B2 (ja)
KR (2) KR100430114B1 (ja)
DE (1) DE60005875T2 (ja)
TW (1) TW552639B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198364A (ja) * 2000-12-25 2002-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7056825B2 (en) 2003-06-05 2006-06-06 Renesas Technology Corp. Method for manufacturing a semiconductor device that includes plasma treating an insulating film with a mixture of helium and argon gases
JP2008529296A (ja) * 2005-01-27 2008-07-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスの製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627532B1 (en) 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
DE10134099A1 (de) * 2001-07-13 2002-10-17 Infineon Technologies Ag Bedeckung von Leiterbahnen einer integrierten Halbleiterschaltung durch zwei Deckschichten
US7247252B2 (en) * 2002-06-20 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of avoiding plasma arcing during RIE etching
DE10350689B4 (de) * 2003-10-30 2007-06-21 Infineon Technologies Ag Verfahren zur Erzeugung von Isolatorstrukturen in einem Halbleitersubstrat
KR100555539B1 (ko) * 2003-12-17 2006-03-03 삼성전자주식회사 고밀도 플라즈마 화학기상증착 공정에 의한 갭 충전방법및 그 충전방법을 포함하는 집적 회로 소자의 제조방법
US8053171B2 (en) 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
KR100885895B1 (ko) 2007-07-02 2009-02-26 삼성전자주식회사 반도체 장치의 제조 방법
JP2010108360A (ja) * 2008-10-31 2010-05-13 Elpida Memory Inc シミュレーション方法、情報処理装置およびプログラム
JP5284756B2 (ja) * 2008-10-31 2013-09-11 凸版印刷株式会社 電源回路及び電源安定化方法
US8524616B2 (en) * 2008-11-12 2013-09-03 Microchip Technology Incorporated Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
NL2003600A (en) 2008-12-04 2010-06-07 Asml Netherlands Bv Imprint lithography apparatus and method.
KR101081659B1 (ko) 2010-01-29 2011-11-09 이병훈 병명이 표시되는 혈압기
US8476142B2 (en) * 2010-04-12 2013-07-02 Applied Materials, Inc. Preferential dielectric gapfill

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104090A (en) 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
JPH0680657B2 (ja) 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
EP0678913A1 (en) 1994-04-15 1995-10-25 Matsushita Electric Industrial Co., Ltd. Multilevel metallization forming method
KR0144228B1 (ko) 1995-03-04 1998-08-17 김주용 다층 금속배선의 층간 절연막 형성 방법
KR100387989B1 (ko) * 1995-08-24 2003-09-19 캐논 한바이 가부시키가이샤 반도체장치의제조방법
JP4420986B2 (ja) 1995-11-21 2010-02-24 株式会社東芝 シャロウ・トレンチ分離半導体基板及びその製造方法
US5614270A (en) 1996-02-09 1997-03-25 National Science Council Method of improving electrical characteristics of a liquid phase deposited silicon dioxide film by plasma treatment
JP2917897B2 (ja) 1996-03-29 1999-07-12 日本電気株式会社 半導体装置の製造方法
JP2991657B2 (ja) 1996-04-05 1999-12-20 キヤノン販売株式会社 成膜方法
JPH1092808A (ja) 1996-09-11 1998-04-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US5726090A (en) 1997-05-01 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gap-filling of O3 -TEOS for shallow trench isolation
AU7371898A (en) 1997-05-07 1998-11-27 Mark J. Hampden-Smith Low density film for low dielectric constant applications
EP0881678A3 (en) 1997-05-28 2000-12-13 Texas Instruments Incorporated Improvements in or relating to porous dielectric structures
JP2994616B2 (ja) * 1998-02-12 1999-12-27 キヤノン販売株式会社 下地表面改質方法及び半導体装置の製造方法
US6149987A (en) * 1998-04-07 2000-11-21 Applied Materials, Inc. Method for depositing low dielectric constant oxide films
US6153528A (en) * 1998-10-14 2000-11-28 United Silicon Incorporated Method of fabricating a dual damascene structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198364A (ja) * 2000-12-25 2002-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4610080B2 (ja) * 2000-12-25 2011-01-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7056825B2 (en) 2003-06-05 2006-06-06 Renesas Technology Corp. Method for manufacturing a semiconductor device that includes plasma treating an insulating film with a mixture of helium and argon gases
JP2008529296A (ja) * 2005-01-27 2008-07-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスの製造方法

Also Published As

Publication number Publication date
KR20000076868A (ko) 2000-12-26
US6524972B1 (en) 2003-02-25
DE60005875T2 (de) 2004-05-19
EP1037276B1 (en) 2003-10-15
JP3827056B2 (ja) 2006-09-27
TW552639B (en) 2003-09-11
DE60005875D1 (de) 2003-11-20
EP1037276A1 (en) 2000-09-20
KR100390322B1 (ko) 2003-07-04
KR20020072259A (ko) 2002-09-14
KR100430114B1 (ko) 2004-05-03
EP1213759A1 (en) 2002-06-12

Similar Documents

Publication Publication Date Title
JP3084367B1 (ja) 層間絶縁膜の形成方法及び半導体装置
US6180490B1 (en) Method of filling shallow trenches
KR100495896B1 (ko) 실리콘 카바이드 접착 프로모터 층을 이용하여 저유전상수플루오르화 비결정 탄소에 대한 실리콘 질화물의 접착을강화하는 방법
TW432476B (en) A silicon carbide deposition for use as a barrier layer and an etch stop
US7888741B2 (en) Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
JP3827056B2 (ja) 層間絶縁膜の形成方法及び半導体装置
US6800940B2 (en) Low k dielectric composite layer for integrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
JP2973905B2 (ja) 半導体装置の製造方法
US6207554B1 (en) Gap filling process in integrated circuits using low dielectric constant materials
JP3967567B2 (ja) 半導体装置およびその製造方法
JP3236576B2 (ja) 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
JP2001244337A (ja) 基材上にフィルムを作る方法及び装置
JP2004253791A (ja) 絶縁膜およびそれを用いた半導体装置
JPH10163192A (ja) 半導体装置およびその製造方法
JP4738349B2 (ja) 低ｋのｃｖｄ材料の勾配堆積
KR100426147B1 (ko) 층간 절연막을 형성하기위한 방법 및, 반도체 장치
JP3184177B2 (ja) 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
JP2004153274A (ja) 金属カルボニルを使用して堆積したバリアメタル層を使用したダマシン相互接続の形成方法
US20060115980A1 (en) Method for decreasing a dielectric constant of a low-k film
JP2000058641A (ja) 半導体装置、その製造方法及び層間絶縁膜の形成方法
JPH09199503A (ja) 半導体装置およびその製造方法
JP2006054326A (ja) 半導体装置の製造方法及び半導体装置
JPH08306684A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4