KR20000076868A - 층간 절연막 형성 방법 및 반도체 장치 - Google Patents

층간 절연막 형성 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20000076868A
KR20000076868A KR1020000013124A KR20000013124A KR20000076868A KR 20000076868 A KR20000076868 A KR 20000076868A KR 1020000013124 A KR1020000013124 A KR 1020000013124A KR 20000013124 A KR20000013124 A KR 20000013124A KR 20000076868 A KR20000076868 A KR 20000076868A
Authority
KR
South Korea
Prior art keywords
film
forming
insulating film
sio
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020000013124A
Other languages
English (en)
Other versions
KR100430114B1 (ko
Inventor
마에다가즈오
Original Assignee
무라세 하루오
캐논 세일즈 가부시끼가이샤
마에다 가즈오
가부시끼가이샤 세미콘덕터 프로세스 레버레이토리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라세 하루오, 캐논 세일즈 가부시끼가이샤, 마에다 가즈오, 가부시끼가이샤 세미콘덕터 프로세스 레버레이토리 filed Critical 무라세 하루오
Publication of KR20000076868A publication Critical patent/KR20000076868A/ko
Application granted granted Critical
Publication of KR100430114B1 publication Critical patent/KR100430114B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 층간 절연막을 형성하는 방법에 관한 것이다. 이 방법은 형성물 상에 하지 절연막을 형성하는 단계와, TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하고, TEOS를 산화하는 데에 필요한 농도보다 낮은 제1 농도로 O3을 가스원에 함유하는 화학 기상 증착법으로 상기 하지 절연막 상에 다공성 SiO2막을 형성하는 단계를 포함한다.
또한 본 발명은 층간 절연막을 형성하는 다른 방법에 관한 것이다. 이 방법은 형성물 상에 하지 절연막을 형성하는 단계와, 상기 하지 절연막 상에 Cl(염소) 플라즈마 처리를 수행하는 단계와, TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하는 화학 기상 증착법으로 상기 하지 절연막 상에 다공성 SiO2막을 형성하는 단계를 포함한다.

Description

층간 절연막 형성 방법 및 반도체 장치{METHOD FOR FORMING AN INTERLAYER INSULATING FILM, AND SEMICONDUCTOR DEVICE}
본 발명은 층간 절연막의 형성 방법에 관한 것으로, 더욱 상세하게는 고밀도 반도체 장치에 필요한 저유전률을 갖는 층간 절연막의 형성 방법에 관한 것이다. 근년 반도체 장치에서 고집적화에의 발전은 배선 간격의 협폭화를 초래하였다. 배선 간의 간격이 좁아짐으로써 배선 간의 정전 용량이 증가함에 따라, 저유전률을 갖는 층간 절연막의 형성에 대한 요구가 대두되었다.
최근 LSI 장치의 고집적도의 진전에 따라, 배선이 소형화, 다층화되었다. 또한 배선 간의 정전 용량도 증가하였다. 이러한 정전 용량의 증가는 동작 속도의 현격한 감소를 야기하였다. 이에 따라 이점에 대한 개선이 강력하게 요구되었다. 개선 수단의 하나로서, 배선 간의 정전용량을 감소시키는 방법이 연구되었다. 이 방법은 현재 층간 절연막으로서 사용되는 SiO2보다 유전률이 낮은 층간 절연막을 사용한다.
현재 연구중인 저유전률 층간 절연막의 예로는 (1) SiOF막 (2)저유전률 유기 절연막이 있다. 이들에 대해 상세히 설명한다.
(1)SiOF막
SiOF막은 F를 함유하는 가스원을 사용하여 SiO2의 Si-O결합 일부를 Si-F 결합으로 치환하여 형성된다. 이 SiOF막은 막의 F의 농도가 증가함에 따라 단조 감소하는 비유전률(relative dielectric constant)을 갖는다.
이와 같은 SiOF막을 형성함에 있어서, 몇 가지 방법이 보고되어 있다(월간지 "Semiconductor World"의 1996년 2월 발행의 82페이지를 볼 것). 이들 방법 중에서 가장 유망한 것은 SiH4, O2및 SiF4를 가스원으로 사용하여 고밀도 플라즈마 강화 CVD법(HDCVD법)에 의해 SiOF막을 형성하는 방법이다. 이 방법에 의해 형성된 SiOF막의 비유전률은 3.1~4.0의 범위(막의 F의 농도에 따라 변함)이다. 이 값은 종래로부터 층간 절연물로 사용되어 온 SiO2의 비유전률 4.0보다 낮다.
(2) 저유전률 유기 절연막
SiOF막보다도 유전률이 낮은 절연재(3.0 미만)로서, 저유전률 유기 절연막에 관심이 모아지고 있다. 표1은 보고된 저유전률 유기 절연막의 몇 가지 예와 각각의 유전률 및 열분해 온도를 나타낸다.
그러나 막의 F의 농도의 증가가 내흡습성(moisture absorption resistance)의 감소로 이어지는 점에서SiOF막은 불리하다. 내흡습성의 감소는 트랜지스터 특성과 상부 배리어 금속층의 접착에 영향을 주기 때문에 심각한 문제를 낳는다.
저유전률 유기 절연막에는 실리콘 웨이퍼 또는 SiO2막과의 불량한 접촉으로 인해 박리가 생기기 쉽다. 또한 열분해 온도가 400℃이므로 내열성이 낮다는 점에서 유기 절연막은 불리하다. 내열성의 열화는 고온에서의 웨이퍼 어닐링에 문제를 일으킨다.
본 발명의 목적은 양호한 내흡습성과 내열성을 갖는 저유전률 층간 절연막을 형성하는 방법을 제공하는 것이다. 본 발명의 다른 목적은 상기 방법을 사용한 반도체 장치를 제공하는 것이다.
도1a~도1g는 본 발명의 제1 실시예에 의한 층간 절연막을 형성하는 방법을 각각 나타내는 단면도.
도2a~도2l은 본 발명의 제2 실시예에 의한 층간 절연막을 형성하는 방법을 각각 나타내는 단면도.
도3a~도3i는 본 발명의 제3 실시예에 의한 층간 절연막을 형성하는 방법을 각각 나타내는 단면도.
도4a~도4n은 본 발명의 제4 실시예에 의한 층간 절연막을 형성하는 방법을 각각 나타내는 단면도.
층간 절연막을 형성하는 본 발명의 방법에 의하면, 제1로, 다공성 SiO2막이 형성물(object to be formed) 상에 형성된다. 이 다공성 SiO2막은 TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하는데, O3의 농도는 TEOS를 산화하는 데 필요한 농도보다 낮다. 따라서 많은 보이드가 막에 형성된다. 환언하면, 이와 같이 해서 SiO2,막에 다공성이 제공된다.
따라서 다공성 SiO2막은 다공성이 없는 통상의 SiO2막보다 유전률이 낮다.
또한 SiO2막이 다공성 SiO2막 상에 형성된다. O3의 농도가 TEOS를 산화하기에 충분하도록 TEOS와 O3을 함유하는 가스원을 사용하는 화학 기상 증착법으로 SiO2막이 형성된다. 따라서 이와 같이 해서 형성된 SiO2막은 CH기와 OH기를 포함하지 않는 고밀도 SiO2막이 된다.
따라서 다공성 SiO2막 상에 형성된 SiO2막이 고밀도이므로, 다공성 SiO2막으로 습기가 침투하는 것을 막을 수 있어, 양호한 내습성을 갖는 층간 절연막이 형성될 수 있다.
또한 이들 SiO2막이 주로 Si와 O로 되어 있으므로, 종래 기술의 유기 절연막에 비해서 양호한 내열성을 나타낼 것으로 기대된다.
제2로, 층간 절연막을 형성하기 위한 본 발명의 방법에 의하면, Cl(염소) 플라즈마 처리가 형성물에 수행된다. 그 결과 Cl(염소) 원자가 형성물의 표면의 일부에 잔류한다. 이어서 다공성 SiO2막이 가스원으로서 TEOS와 O3을 포함하는 화학 기상 증착법으로 형성물 상에 형성된다. 이 때, Cl(염소) 원자가 잔류한 표면의 일부에는 SiO2막의 성장이 방지된다. 그 결과 많은 보이드가 SiO2막에 형성된다. 환언하면 이와 같이 해서 형성된 SiO2막에 다공성이 제공된다.
따라서 SiO2막은 다공성이 없는 통상의 SiO2막보다 유전률이 낮다.
또한 이들 SiO2막이 주로 Si와 O로 되어 있으므로, 종래 기술의 유기 절연막에 비해서 양호한 내열성을 나타낼 것으로 기대된다.
제3으로, 층간 절연막을 형성하기 위한 본 발명의 방법에 의하면, 형성물 상에 형성되어 있는 다공성 SiO2막 상에 제1 절연막이 형성되고, 형성물에는 Cl(염소) 플라즈마 처리가 가해진다. 제1 절연막이 에칭되어 평탄화된 후에 피복 절연막이 형성된다.
환언하면, 피복 절연막에 의해 다공성 SiO2막으로 습기가 침투하는 것을 방지할 수 있다. 따라서 표면이 평평하고 내흡습성 및 내열성이 양호한 층간 절연막을 형성할 수 있다.
또한 상기 다공성 SiO2막의 형성 방법은 다마신(damascene) 공정에 적용될 수 있다. 다마신 공정에 의하면, 열 저항이 작은 Cu(동) 배선층이 형성될 수 있다. Cu(동) 배선층을 상기 다공성 SiO2막에 결합함으로써 배선의 기생 정전 용량이 작고 데이터 처리 속도가 빠른 반도체 장치를 제공할 수 있다.
제4로, 층간 절연막을 형성하기 위한 본 발명의 방법에 의하면, 상기 다공성 SiO2막의 형성 후에 H(수소) 플라즈마 처리가 수행된다. 따라서 보이드의 표면의 Si-O 결합에서 Si의 현수 결합(dangling bond)이 Si-H 결합으로 치환된다.
따라서 보이드의 표면으로부터의 습기의 침투가 방지되고, 양호한 내흡습성을 갖는 층간 절연막을 형성할 수 있다.
(실시예)
이하, 첨부한 도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.
(제1 실시예)
도1a~도1g는 본 발명의 제1 실시예를 각각 나타내는 단면도이다.
도1a에 나타낸 바와 같이, BPSG(borophosphosilicate glass)막(102)이 실리콘 기판(101) 상에 형성된다. 다음에 알루미늄막이 BPSG막(102) 상에 형성되고, 알루미늄막을 패터닝하여 알루미늄 배선층(103)이 형성된다. 이와 같이 해서 형성된 실리콘 기판(101), BPSG막(102) 및 알루미늄 배선층(103)이 형성물(104)을 구성한다.
다음에 도1b에 나타낸 바와 같이, SiO2막(105)(하지 절연막)이 형성물(104) 상에 형성된다. SiO2막(105)은 SiH4와 N2O가 가스원으로서 사용된 플라즈마 강화 CVD법(플라즈마 강화 화학 기상 증착법)에 의해 형성되고, 이 SiO2막(105)의 막 두께는 100nm이다.
도1c에 나타낸 바와 같이, 다공성 SiO2막(106)이 SiO2막(105)(하지 절연막) 상에 형성된다. 이 다공성 SiO2막(106)은 플라즈마 강화 CVD법(플라즈마 강화 화학 기상 증착법)에 의해 형성되며, CVD법의 가스원에는 저농도의 O3(O3of low concentration)와O2가 포함되어 있다. 여기서 저농도의 O3은 TEOS를 산화하는 데에 필요한 것보다 농도가 낮은 O3을 의미한다. 구체적으로는 TEOS의 유량이 25sccm이고 O2의 유량이 7.5slm이면, 유량비로서 1~2%의 O3이 O2에 포함되어 있다.
또한 유량 1~3slm의 N2(질소)가 가스원에 함유되어 있다. SiO2막(106)의 형성 동안 실리콘 기판(101)의 온도는 400℃로 유지된다.
일반적으로 TEOS와 O3을 가스원으로서 사용하는 대기 CVD법의 경우, 형성된 SiO2막에 대해서 이하의 사실이 발견되었다. 즉, 가스원에서 O3의 농도가 증가됨에 따라, TEOS의 산화가 유동성을 갖는 SiO2막을 형성할 웨이퍼 상에서 더욱 빠르게 진행한다는 것이다. 반대로 O3의 농도가 감소하면, TEOS의 산화가 불충분하다는 것이다. 따라서 O3의 농도가 낮으면, 많은 CH 또는 OH기가 웨이퍼에 형성될 SiO2막에 잔류한다. 특히 하지막이 SiO2막이면, 저농도의 O3과 TEOS를 사용함으로써 표면이 거친 SiO2막의 비정상적인 성장이 발생한다.
상기한 SiO2막의 비정상 성장을 이용함으로써 다공성 SiO2막(106)이 형성되고, 많은 보이드가 막에 형성된다.
다음에 도1d에 나타낸 바와 같이, H(수소) 플라즈마 처리가 다공성 SiO2막(106)에 수행된다.
이 H 플라즈마 처리는 600sccm의 H2를 쳄버(도시 생략)에 공급하고, RF 전력을 쳄버 내에서 서로 대향하는 상부 및 하부 전극(도시 생략)에 인가하여 수행된다. RF 전력은 상부 전극에 13.56MHz의 주파수와 50W의 전력으로 인가된다. 한편, 하부 전극에 인가되는 RF 전력은 400kHz의 주파수와 400W의 전력을 갖는다. H 플라즈마 처리가 진행되는 동안, 쳄버 내의 압력은 0.1~0.2Torr이고, 실리콘 기판(101)의 온도는 400℃로 유지된다. 또한 H 플라즈마 처리 시간은 60초이다.
H 플라즈마 처리는 보이드의 표면에서 Si-O 결합의 Si의 현수 결합을 Si-H 결합으로 치환한다. 따라서 OH기와 물이 Si의 현수 결합에 하는 것이 어렵도록 만들어짐으로써 필름의 내흡습성을 향상시킨다.
도1e에 나타낸 바와 같이, SiO2막(107)이 다공성 SiO2막(106) 상에 형성된다. SiO2막(107)이 대기 CVD법에 의해 형성되고, O2, O3및 TEOS를 함유하는 가스원이 사용된다. 이 때에 TEOS의 유량은 25sccm이고, O2의 유량은 7.5slm이다. 또한 O2는 유량비로 O3의 5~6%를 포함하고, 이는 TEOS를 산화하는 데에 충분하다. 따라서 상술한 바와 같이, SiO2막(107)은 유동성을 갖는다. 따라서 아래에 형성된 SiO2막(106)의 표면에 요철이 형성되어 있더라도, SiO2막(107)은 거의 매끈한 표면 형상을 갖도록 형성되고, 자체 평탄화가 수행된다.
또한 유량비1~3의 N2(질소)가 가스원에 함유된다. 실리콘 기판(101)의 온도는 SiO2막(107)의 형성 동안 400℃로 유지된다.
따라서 도1f에 나타낸 바와 같이, SiO2막(107) 및 알루미늄 배선층의 볼록부(103a) 상에 형성된 다공성 SiO2막(106)이 CMP법(화학적 기계 연마법)으로 연마되어 평탄화된다. 연마를 수행한 후에, 알루미늄 배선막의 볼록부(103a)에 형성된 SiO2막(105)(하지 절연막)과, SiO2막(105)의 오목부에 형성된 다공성 SiO2막(106)이 표면에 노출된다.
다음에, 도1g에 나타낸 바와 같이, SiO2막(108)(피복 절연막)이 알루미늄 배선층의 볼록부(103a)에 형성된 SiO2막(105)(하지 절연막)과, SiO2막(105)의 오목부에 형성된 다공성 SiO2막(106) 상에 형성된다. 이 SiO2막(108)은 플라즈마 강화 CVD법으로 수행된다. 이 때에 사용되는 가스원은 SiH4와 N2O이고, SiO2막(108)의 막 두께는 100nm이다.
SiO2막(105)(하지 절연막), SiO2막(106), SiO2막(108)(피복 절연막)을 형성하는 상기 공정은 형성물(104)이 저유전률의, 내열성 및 내흡습성이 양호한 층간 절연물로 형성되게 한다. 즉 SiO2막(106)은 다공성이고, 유전률이 2.0~3.0이다. 이 값은 통상의 SiO2막의 4.0보다 작다. 또한 통상의 SiO2막(108)이 다공성 SiO2막(106) 상에 형성되므로, 습기가 SiO2막(106)으로 침투하는 것을 방지할 수 있다.
또한 SiO2막(106)에 대한 H 플라즈마 처리는 SiO2막(106)의 내흡습성을 향상시킬 수 있다.
또한 SiO2막(105,106,108)은 주로 Si와 O로 되어 있으므로 종래의 유기 절연막에 비해 양호한 내열성을 가진다.
(제2 실시예)
도2a~ 도2l은 제2 실시예를 각각 나타내는 단면도이다.
제2 실시예는 제1 실시예를 다마신 공정에 적용한 경우이다.
먼저, 도2a에 나타낸 바와 같이, BPSG(borophosphosilicate glass)막(202)이 실리콘 기판(201) 상에 형성된다. 알루미늄층이 BPSG막(202) 상에 형성된 후에, 알루미늄층을 패터닝하여 알루미늄 배선층(203)이 형성된다. 다음에 실리콘 기판(201), BPSG막(202) 및 알루미늄 배선층(203)이 형성물(204)을 구성한다.
이어서 도2b에 나타낸 바와 같이, 두께 100nm의 SiO2막(205)(하지 절연막)이 알루미늄 배선층(203) 상에 형성된다. 이 SiO2막(205)는 SiH4와 N2O가 가스원으로 사용되는 플라즈마 강화 CVD법(플라즈마 강화 화학 기상 증착법)으로 형성된다.
다음에 도2c에 나타낸 바와 같이, 두께 500nm의 SiO2막(206)이 SiO2막(205)(하지 절연막)에 형성된다. 이 SiO2막(206)은 가스원이 O2와 저농도의 O3및 TEOS(테트라에톡시 실란)을 포함하는 대기 CVD법(대기 화학 기상 증착법)에 의해 형성된다.
여기서 저농도의 O3은 TEOS를 산화하는 데에 필요한 것보다 농도가 낮은 O3을 의미한다. 구체적으로는 TEOS의 유량이 25sccm이고 O2의 유량이 7.5slm이면, 유량비로서 1~2%의 O3이 O2에 포함되어 있다.
제1 실시예에서 설명한 바와 같이, 저농도의 O3이 사용되므로, SiO2막(206)에는 다공성이 제공된다. 따라서 많은 보이드가 SiO2막(206)에 형성된다.
또한 유량 1~3slm의 N2(질소)가 가스원에 함유되어 있음을 명심하길 바란다. SiO2막(206)의 형성 동안 실리콘 기판(201)의 온도는 400℃로 유지된다.
다음에 도2d에 나타낸 바와 같이, H(수소) 플라즈마 처리가 다공성 SiO2막(106)에 수행된다. H(수소) 플라즈마 처리에 대한 공정 조건은 제1 실시예에서 설명한 것과 동일하다. 즉 600sccm의 H2를 쳄버(도시 생략)에 공급하고, RF 전력을 쳄버 내에서 서로 대향하는 상부 및 하부 전극(도시 생략)에 인가하여 수행된다. 그리고 RF 전력은 상부 전극에 13.56MHz의 주파수와 50W의 전력으로 인가된다. 한편, 하부 전극에 인가되는 RF 전력은 400kHz의 주파수와 400W의 전력을 갖는다. 또한 H 플라즈마 처리가 진행되는 동안, 쳄버 내의 압력은 0.1~0.2Torr이고, 실리콘 기판(201)의 온도는 400℃로 유지된다. 또한 H 플라즈마 처리 시간은 60초이다.
H 플라즈마 처리는 보이드의 표면에서 Si-O 결합의 Si의 현수 결합을 Si-H 결합으로 치환한다. 따라서 OH기와 물이 Si의 현수 결합에 하는 것이 어렵도록 만들어짐으로써 필름의 내흡습성을 향상시킨다.
이어서 도2e에 나타낸 바와 같이, SiO2막(205, 206)에 패터닝이 수행되어 다마신 트렌치(trench)(207)는 SiO2막(206) 아래에 형성된 알루미늄 배선층(203)에 도달한다.
도2f에 나타낸 바와 같이, SiO2막(208)(제2 절연막)이 SiO2막(206) 위와 다마신 트렌치(207)의 측부 및 저부에 형성된다. 이 SiO2막(208)은 플라즈마 강화 CVD법에 의해 형성되고, SiH4와 N2O가 가스원으로서 사용된다. 다마신 트렌치(207)의 측부에 형성된 SiO2막(208)에 의해, 나중에 다마신 트렌치(207)에 매립된 동이 SiO2막(206)의 내측으로 확산되는 것을 방지할 수 있다.
도2g에 나타낸 바와 같이, 이방성 에칭이 SiO2막(208)(제2 절연막)에 수행된다. 에칭은 다마신 트렌치(207)의 저부에 형성된 SiO2막(208)을 제거하지만, 다마신 트렌치(207)의 측부에 형성된 SiO2막(208)은 이 에칭으로 제거되지 않는다. 잔류하는 SiO2막(208)은 다마신 트렌치(207)의 측부에 측벽 절연막을 구성한다.
도2h에 나타낸 바와 같이, Cu(동)도금막(209)이 다마신 트렌치(207)와 SiO2막(206) 상에 형성된다. 다마신 트렌치(207)에 형성된 Cu도금막(209)이 Cu 배선으로서 사용된다.
다음에 도2i에 나타낸 바와 같이, SiO2막(206) 상에 형성된 Cu도금막(209)이 CMP법(화학적 기계 연마법)으로 연마되어 제거된다. 이에 따라 Cu도금막은 다마신 트렌치(207)에만 남는다.
이어서 도2j에 나타낸 바와 같이, 배리어 금속 TiN막(210)이 다마신 트렌치(207) 상에 형성된다. 이에 따라 다마신 트렌치(207)의 Cu가 나중에 다마신 트렌치(207) 상에 형성된 SiO2막으로 확산되는 것을 방지할 수 있다.
도2k에 나타낸 바와 같이, 패터닝이 수행되어 다마신 트렌치(207) 상에 형성된 TiN막(210a)은 남고 다른 부분에 형성된 TiN막(210)은 에칭되어 제거된다.
이어서, 도2l에 나타낸 바와 같이, SiO2막(211)(피복 절연막)이 SiO2막(206)과 TiN막(210a) 상에 형성된다. 이 SiO2막(211)은 SiH4와 N2O가 가스원으로 사용되는 플라즈마 강화 CVD법으로 형성된다.
상기 공정은 형성물(204)이 저유전률의, 내열성 및 내흡습성이 양호한 층간 절연물로 형성되게 한다. 즉 SiO2막(206)은 다공성이고, 유전률이 2.0~3.0이다. 이 값은 통상의 SiO2막의 4.0보다 작다. 또한 통상의 SiO2막(211)(피복 절연막)이 다공성 SiO2막(206) 상에 형성되므로, 습기가 SiO2막(206)으로 침투하는 것을 방지할 수 있다.
또한 SiO2막(206)에 대한 H 플라즈마 처리는 SiO2막(206)의 내흡습성을 향상시킬 수 있다.
또한 SiO2막(206,211)은 주로 Si와 O로 되어 있으므로 종래의 유기 절연막에 비해 양호한 내열성을 가진다.
(제3실시예)
도3a~ 도3i는 제3 실시예를 각각 나타내는 단면도이다.
먼저, 도3a에 나타낸 바와 같이, BPSG(borophosphosilicate glass)막(302)이 실리콘 기판(301) 상에 형성된다. 알루미늄층이 BPSG막(302) 상에 형성된 후에, 알루미늄층을 패터닝하여 알루미늄 배선층(303)이 형성된다. 실리콘 기판(301), BPSG막(302) 및 알루미늄 배선층(303)이 형성물(304)을 구성한다.
이어서 도3b에 나타낸 바와 같이, SiO2막(305)(하지 절연막)이 형성물(304) 상에 형성된다. 이 SiO2막(305)은 SiH4와 N2O가 가스원으로 사용되는 플라즈마 강화 CVD법(플라즈마 강화 화학 기상 증착법)으로 형성되고, SiO2막(305)의 막 두께는 100nm이다.
이어서 도3c에 나타낸 바와 같이, Cl(염소) 플라즈마 처리가 SiO2막(305)(하지 절연막)에 수행된다.
이 Cl 플라즈마 처리는 600sccm의 Cl2를 쳄버(도시 생략)에 공급하고, RF 전력을 쳄버 내에서 서로 대향하는 상부 및 하부 전극(도시 생략)에 인가하여 수행된다. RF 전력은 상부 전극에 13.56MHz의 주파수와 100W의 전력으로 인가된다. 한편, 하부 전극에 인가되는 RF 전력은 400kHz의 주파수와 400W의 전력을 갖는다. Cl 플라즈마 처리가 진행되는 동안, 쳄버 내의 압력은 0.2Torr이고, 실리콘 기판(301)의 온도는 400℃로 유지된다.
두께 500nm의 SiO2막(306)이 Cl(염소) 플라즈마 처리가 가해진 SiO2막(305)(하지 절연막) 상에 형성된다. 이 SiO2막(306)은 가스원이 O2, O3및 TEOS(테트라에톡시 실란)을 포함하는 대기 CVD법(대기 화학 기상 증착법)에 의해 형성된다. TEOS의 유량이 25sccm이고 O2의 유량이 7.5slm이면, 유량비로 4~6%의 O3이 O2에 포함되어 있다. 또한 유량 1~3slm의 N2(질소)가 가스원에 함유되어 있다. 또한 SiO2막(306)이 형성될 동안 실리콘 기판(301)의 온도는 400℃로 유지된다.
이 때에 Cl(염소) 원자가 잔류한 표면의 일부에는 SiO2막(306)의 성장이 방지된다. 따라서 많은 보이드가 SiO2막(306)에 형성된다. 이에 따라 SiO2막(306)에 많은 보이드가 형성되어 다공성이 제공된다.
이어서 도3e에 나타낸 바와 같이, 다공성 SiO2막(306)에 H(수소) 플라즈마 처리가 수행된다.
H 플라즈마 처리의 공정 조건은 제1 및 제2 실시예와 동일하다. 즉 600sccm의 H2를 쳄버(도시 생략)에 공급하고, RF 전력을 쳄버 내에서 서로 대향하는 상부 및 하부 전극(도시 생략)에 인가하여 수행된다. RF 전력은 상부 전극에 13.56MHz의 주파수와 50W의 전력으로 인가된다. 한편, 하부 전극에 인가되는 RF 전력은 400kHz의 주파수와 400W의 전력을 갖는다. 또한 H 플라즈마 처리가 진행되는 동안, 쳄버 내의 압력은 0.1~0.2Torr이고, 실리콘 기판(101)의 온도는 400℃로 유지된다. 또한 H 플라즈마 처리 시간은 60초이다.
H 플라즈마 처리는 보이드의 표면에서 Si-O 결합의 Si의 현수 결합을 Si-H 결합으로 치환한다. 따라서 OH기와 물이 Si의 현수 결합에 하는 것이 어렵도록 만들어짐으로써 필름의 내흡습성을 향상시킨다.
이어서 도3f에 나타낸 바와 같이, SiO2막(307)이 다공성 SiO2막(306) 상에 형성된다. 이 SiO2막(307)은 플라즈마 강화 CVD법에 의해 형성된다.
다음에 도3g에 나타낸 바와 같이, 두께가 200nm인 SiO2막(308)(제1 절연막)이 SiO2막(307) 상에 형성된다. 이 SiO2막(308)은 대기 CVD법에 의해 형성되고, O2, O3및 TEOS를 함유하는 가스원이 사용된다. 이 때 가스원의 O3의 농도가 통상보다 높으므로, 유동성이 SiO2막(308)에 제공된다. 그 결과, 아래에 형성된 SiO2막(307)의 표면에 요철이 형성되어 있더라도, SiO2막(308)은 거의 매끈한 표면 형상을 갖도록 형성되고, 자체 평탄화가 수행된다.
이 경우, 미리 형성된 SiO2막(307)에 의해 유동성을 갖는 SiO2막(308)이 SiO2막(306)의 보이드로 침투하는 것을 방지할 수 있다.
이어서 도3h에 나타낸 바와 같이, 표면을 평탄화하기 위해서 SiO2막(307) 및 SiO2막( 308)(제1 절연막)에 에칭이 수행된다. 이 에칭은 SiO2막(308)이 완전히 제거되지 않도록 수행되어야 한다.
다음에 도3i에 나타낸 바와 같이, SiO2막(309)(피복 절연막)이 잔류한 SiO2막(307) 및 SiO2막(308)(제1 절연막), 즉 에칭으로 제거되지 않고 남은 막의 부분에 형성된다. 이 SiO2막(309)은 플라즈마 강화 CVD법에 의해 형성되고, 그 막 두께는 100nm이다.
SiO2막(305)(하지 절연막), SiO2막(306,307), SiO2막(308)(제1 절연막) 및 SiO2막(309)(피복 절연막)을 형성하는 상기 공정은 형성물(304)이 저유전률의, 내열성 및 내흡습성이 양호한 층간 절연물로 형성되게 한다. 즉 SiO2막(306)은 다공성이고, 유전률이 2.0~3.0이다. 이 값은 통상의 SiO2막의 4.0보다 작다.
또한 SiO2막(306)에 대한 H 플라즈마 처리는 SiO2막(306)의 내흡습성을 향상시킬 수 있다.
또한 통상의 SiO2막(307, 308, 309)이 다공성 SiO2막(306) 상에 형성되므로, 습기가 SiO2막(306)으로 침투하는 것을 방지할 수 있다.
또한 SiO2막(305,306, 307, 308, 309)은 주로 Si와 O로 되어 있으므로 종래의 유기 절연막에 비해 양호한 내열성을 가진다.
(제4실시예)
제4 실시예는 제3 실시예를 다마신 공정에 적용한 경우이다.
도4a~ 도4n은 제4 실시예를 각각 나타내는 단면도이다.
먼저, 도4a에 나타낸 바와 같이, BPSG(borophosphosilicate glass)막(402)이 실리콘 기판(401) 상에 형성된다. 알루미늄층이 BPSG막(402) 상에 형성된 후에, 알루미늄층을 패터닝하여 알루미늄 배선층(403)이 형성된다. 실리콘 기판(401), BPSG막(402) 및 알루미늄 배선층(403)이 형성물(404)을 구성한다.
이어서 도4b에 나타낸 바와 같이, 두께 100nm의 SiO2막(405)(하지 절연막)이 알루미늄 배선층(403) 상에 형성된다. 이 SiO2막(405)은 SiH4와 N2O가 가스원으로 사용되는 플라즈마 강화 CVD법(플라즈마 강화 화학 기상 증착법)으로 형성되고, 다음에 도4c에 나타낸 바와 같이, Cl(염소) 플라즈마 처리가 SiO2막(405)(하지 절연막)에 수행된다.
이 Cl 플라즈마 처리는 600sccm의 Cl2를 쳄버(도시 생략)에 공급하고, RF 전력을 쳄버 내에서 서로 대향하는 상부 및 하부 전극(도시 생략)에 인가하여 수행된다. RF 전력은 상부 전극에 13.56MHz의 주파수와 100W의 전력으로 인가된다. 한편, 하부 전극에 인가되는 RF 전력은 400kHz의 주파수와 400W의 전력을 갖는다. Cl 플라즈마 처리가 진행되는 동안, 쳄버 내의 압력은 0.2Torr이고, 실리콘 기판(401)의 온도는 400℃로 유지된다.
두께 500nm의 SiO2막(406)이 Cl(염소) 플라즈마 처리가 가해진 SiO2막(405)(하지 절연막) 상에 형성된다. 이 SiO2막(406)은 가스원이 O2, O3및 TEOS(테트라에톡시 실란)을 포함하는 대기 CVD법(대기 화학 기상 증착법)에 의해 형성된다. TEOS의 유량이 25sccm이고 O2의 유량이 7.5slm이면, 유량비로 4~6%의 O3이 O2에 포함되어 있다. 또한 유량 1~3slm의 N2(질소)가 가스원에 함유되어 있다. 또한 SiO2막(406)이 형성될 동안 실리콘 기판(401)의 온도는 400℃로 유지된다.
이 때에 Cl(염소) 원자가 잔류한 SiO2막(405)의 표면의 일부에는 SiO2막(406)의 성장이 방지된다. 그 결과 많은 보이드가 SiO2막(406)에 형성되어 다공성이 제공된다.
이어서 도4e에 나타낸 바와 같이, 다공성 SiO2막(406)에 H(수소) 플라즈마 처리가 수행된다.
H 플라즈마 처리의 공정 조건은 제1 및 제3 실시예와 동일하다. 즉 600sccm의 H2를 쳄버(도시 생략)에 공급하고, RF 전력을 쳄버 내에서 서로 대향하는 상부 및 하부 전극(도시 생략)에 인가하여 수행된다. RF 전력은 상부 전극에 13.56MHz의 주파수와 50W의 전력으로 인가된다. 한편, 하부 전극에 인가되는 RF 전력은 400kHz의 주파수와 400W의 전력을 갖는다. 또한 H 플라즈마 처리가 진행되는 동안, 쳄버 내의 압력은 0.1~0.2Torr이고, 실리콘 기판(101)의 온도는 400℃로 유지된다. 또한 H 플라즈마 처리 시간은 60초이다.
H 플라즈마 처리는 보이드의 표면에서 Si-O 결합의 Si의 현수 결합을 Si-H 결합으로 치환한다. 따라서 OH기와 물이 Si의 현수 결합에 하는 것이 어렵도록 만들어짐으로써 필름의 내흡습성을 향상시킨다.
이어서 도4f에 나타낸 바와 같이, SiO2막(407)이 다공성 SiO2막(406) 상에 형성된다. 이 SiO2막(407)은 플라즈마 강화 CVD법에 의해 형성되고, SiH4와 N2O가 가스원으로서 사용된다. 이 SiO2막(407)에 의해 SiO2막(407) 상에 나중에 형성된 Cu 도금막의 Cu가 다공성 SiO2막(406)에 확산되는 것을 방지할 수 있다.
이어서 도4g에 나타낸 바와 같이, 패터닝이 SiO2막(405)(하지 절연막), SiO2막(406, 407)에 수행되어 다마신 트렌치(408)를 형성한다. 이 다마신 트렌치(408)는 SiO2막(405) 아래에 형성된 알루미늄 배선층(403)에 도달한다.
다음에 도4h에 나타낸 바와 같이, SiO2막(409)(제2 절연막)이 SiO2막(407)과 다마신 트렌치(408)의 저부에 형성된다. 이 SiO2막(409)은 플라즈마 강화 CVD법으로 형성된다. 다마신 트렌치(408)의 측부에 형성된 SiO2막(409)에 의해, 다마신 트렌치(408)에 나중에 매립된 Cu가 다공성 SiO2막(406)에 확산되는 것을 방지할 수 있다.
다음에 도4i에 나타낸 바와 같이, 이방성 에칭이 SiO2막(409)(제2 절연막)에 수행된다. 그 결과 다마신 트렌치(408)의 측부의 부분을 제외하고는 SiO2막(409)이 제거되고 알루미늄 배선층(403)에 도달하는 콘택홀이 다마신 트렌치(408)의 저부에 형성된다. 그리고 다마신 트렌치(408)의 측부에 잔류하는 SiO2막(409)이 측벽 절연막을 구성한다. SiO2막(407)은 에칭으로 제거되지 않고 다공성 SiO2막(406) 상에 남는다.
이어서 도4j에 나타낸 바와 같이, Cu도금막(410)이 다마신 트렌치(408)와 SiO2막(407)에 형성된다. 다마신 트렌치(408)에 형성된 Cu도금막(410)이 Cu 배선층으로서 사용된다.
다음에 도4k에 나타낸 바와 같이, SiO2막(407) 상에 형성된 Cu도금막(410)이 CMP법에 의해 연마되어 제거된다. 그 결과 Cu도금막(410)은 다마신 트렌치(408)에만 잔류한다.
이어서 도4l에 나타낸 바와 같이, 배리어 금속 TiN막(411)이 다마신 트렌치(408) 상에 형성된다. 그 결과 다마신 트렌치(408)의 Cu가 나중에 다마신 트렌치(408) 상에 형성된 SiO2막에 확산되는 것을 방지할 수 있다.
도4m에 나타낸 바와 같이, 패터닝이 수행되어 다마신 트렌치(408) 상에 형성된 TiN막(411a)을 남기고 다른 부분에 형성된 TiN막(411)은 에칭되어 제거된다.
이어서 도4n에 나타낸 바와 같이, SiO2막(412)(피복 절연막)이 SiO2막(407)과 TiN막(411a) 상에 형성된다. 이 SiO2막(412)은 SiH4와 N2O가 가스원으로서 사용되는 플라즈마 강화 CVD법으로 형성된다. 상기 공정은 형성물(404)이 저유전률의, 내열성 및 내흡습성이 양호한 층간 절연물로 형성되게 한다. 즉 SiO2막(406)은 다공성이고, 유전률이 2.0~3.0이다. 이 값은 통상의 SiO2막의 4.0보다 작다.
또한 SiO2막(406)에 대한 H 플라즈마 처리는 SiO2막(406)의 내흡습성을 향상시킬 수 있다.
또한 통상의 SiO2막(407)과 SiO2막(412)(피복 절연막)이 다공성 SiO2막(406) 상에 형성되므로, SiO2막(406)에 습기가 침투하는 것을 방지할 수 있다.
또한 SiO2막(406,407,412)은 주로 Si와 O로 되어 있으므로 종래의 유기 절연막에 비해 양호한 내열성을 가진다.
이상 설명한 바와 같이 본 발명에 의하면, 양호한 내흡습성과 내열성을 갖는 저유전률 층간 절연막을 형성할 수 있다.

Claims (17)

  1. TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하고, TEOS를 산화하는 데에 필요한 농도보다 낮은 제1 농도로 O3을 가스원에 함유하는 화학 기상 증착법으로 형성물(object to be formed) 상에 다공성 SiO2막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 층간 절연막 형성 방법.
  2. 형성물 상에 하지 절연막을 형성하는 단계와,
    TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하고, TEOS를 산화하는 데에 필요한 농도보다 낮은 제1 농도로 O3을 가스원에 함유하는 화학 기상 증착법으로 상기 하지 절연막 상에 다공성 SiO2막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 층간 절연막 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 다공성막의 형성 후에, TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하고, TEOS를 산화하는 데에 필요한 농도보다 낮은 제2 농도로 O3을 가스원에 함유하는 화학 기상 증착법에 의해 SiO2막이 상기 다공성막 상에 형성되는 것을 특징으로 하는 층간 절연막 형성 방법.
  4. 제3항에 있어서,
    상기 다공성 SiO2막 상의 상기 SiO2막의 형성 후에, 상기 SiO2막의 표면이 CMP법으로 연마되어 평탄화되는 것을 특징으로 하는 층간 절연막 형성 방법.
  5. 제4항에 있어서,
    상기 SiO2막의 표면이 CMP법으로 연마되어 평탄화된 후에, 피복 절연막이 상기 표면에 형성되는 것을 특징으로 하는 층간 절연막 형성 방법.
  6. 형성물에 Cl(염소) 플라즈마 처리를 수행하는 단계와,
    TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하는 화학 기상 증착법으로 상기 형성물 상에 다공성 SiO2막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 층간 절연막 형성 방법.
  7. 형성물 상에 하지 절연막을 형성하는 단계와,
    상기 하지 절연막에 Cl(염소) 플라즈마 처리를 수행하는 단계와,
    TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하는 화학 기상 증착법으로 상기 하지 절연막 상에 다공성 SiO2막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 층간 절연막 형성 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 다공성 SiO2막의 형성 후에, TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하는 화학 기상 증착법으로 다공성 SiO2막 상에 제1 절연막을 형성하는 단계와,
    상기 제1 절연막의 표면을 평탄화하기 위해 상기 표면을 에칭하는 단계
    를 더 포함하는 것을 특징으로 하는 층간 절연막 형성 방법.
  9. 제8항에 있어서,
    상기 제1 절연막의 상기 표면을 평탄화한 후에, 피복 절연막이 상기 제1 절연막 상에 형성되는 것을 특징으로 하는 층간 절연막 형성 방법.
  10. TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하고, TEOS를 산화하는 데에 필요한 농도보다 낮은 농도로 O3을 가스원에 함유하는 화학 기상 증착법으로 형성물 상에 다공성 SiO2막을 형성하는 단계와,
    다마신 트렌치(trench)가 상기 형성물에 도달하도록 상기 다공성 SiO2막에 다마신 트렌치를 형성하는 단계와,
    상기 다마신 트렌치의 측부에 측벽 절연막을 형성하는 단계와,
    금속막을 상기 다마신 트렌치에 매립하는 단계와,
    상기 금속막 상에 배리어 금속막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 층간 절연막 형성 방법.
  11. 형성물 상에 하지 절연막을 형성하는 단계와,
    TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하고, TEOS를 산화하는 데에 필요한 농도보다 낮은 농도로 O3을 가스원에 함유하는 화학 기상 증착법으로 상기 하지 절연막 상에 다공성 SiO2막을 형성하는 단계와,
    다마신 트렌치가 상기 형성물에 도달하도록 상기 하지 절연막과 상기 다공성 SiO2막에 다마신 트랜치를 형성하는 단계와,
    상기 다마신 트렌치의 측부에 측벽 절연막을 형성하는 단계와,
    금속막을 상기 다마신 트렌치에 매립하는 단계와,
    상기 금속막 상에 배리어 금속막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 층간 절연막 형성 방법.
  12. 형성물에 Cl(염소) 플라즈마 처리를 수행하는 단계와,
    TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하는 화학 기상 증착법으로 상기 형성물 상에 다공성 SiO2막을 형성하는 단계와,
    다마신 트렌치가 상기 형성물에 도달하도록 상기 다공성 SiO2막에 다마신 트랜치를 형성하는 단계와,
    상기 다마신 트렌치의 측부에 측벽 절연막을 형성하는 단계와,
    금속막을 상기 다마신 트렌치에 매립하는 단계와,
    상기 금속막 상에 배리어 금속막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 층간 절연막 형성 방법.
  13. 형성물 상에 하지 절연막을 형성하는 단계와,
    상기 하지 절연막에 Cl(염소) 플라즈마 처리를 수행하는 단계와,
    TEOS(테트라에톡시 실란)와 O3을 함유하는 가스원을 사용하는 화학 기상 증착법으로 상기 하지 절연막 상에 다공성 SiO2막을 형성하는 단계와,
    상기 형성물에 도달하도록 다마신 트렌치를 상기 하지 절연막과 상기 다공성 SiO2막에 형성하는 단계와,
    상기 다마신 트렌치의 측부에 측벽 절연막을 형성하는 단계와,
    금속막을 상기 다마신 트렌치에 매립하는 단계와,
    상기 금속막 상에 배리어 금속막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 층간 절연막 형성 방법.
  14. 제10항 내지 제13항중 어느 한항에 있어서,
    상기 다마신 트렌치의 형성 후에 상기 다공성 SiO2막과 상기 다마신 트렌치의 측부 및 저부 상에 제2 절연막을 형성함으로써 상기 측벽 절연막이 형성되고, 상기 다마신 트렌치의 측부에 형성된 제2절연막의 부분을 남기도록 상기 제2 절연막에 이방성 에칭을 수행하여, 상기 다마신 트렌치의 저부에서 상기 형성물의 표면을 노출시키는 것을 특징으로 하는 층간 절연막 형성 방법.
  15. 제10항 내지 제13항중 어느 한항에 있어서,
    상기 배리어 금속막의 형성 후에, 피복 절연막이 상기 다공성 SiO2막 및 상기 배리어 금속막 상에 형성되는 것을 특징으로 하는 층간 절연막 형성 방법.
  16. 제1항, 제2항, 제6항, 제7항, 제10항 내지 제13항중 어느 한항에 있어서,
    상기 다공성 SiO2막의 형성 후에, H(수소) 플라즈마 처리가 다공성 SiO2막에 수행되는 것을 특징으로 하는 층간 절연막 형성 방법.
  17. 제1항 내지 제15항중 어느 한항의 방법에 의해 형성된 층간 절연막을 갖는 것을 특징으로 하는 반도체 장치.
KR10-2000-0013124A 1999-03-17 2000-03-15 층간 절연막 형성 방법 및 반도체 장치 Expired - Fee Related KR100430114B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7224599 1999-03-17
JP99-72245 1999-03-17
JP2000-9419 2000-01-18
JP2000009419A JP3827056B2 (ja) 1999-03-17 2000-01-18 層間絶縁膜の形成方法及び半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0039935A Division KR100390322B1 (ko) 1999-03-17 2002-07-10 반도체 장치의 제조방법 및 반도체 장치

Publications (2)

Publication Number Publication Date
KR20000076868A true KR20000076868A (ko) 2000-12-26
KR100430114B1 KR100430114B1 (ko) 2004-05-03

Family

ID=26413386

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2000-0013124A Expired - Fee Related KR100430114B1 (ko) 1999-03-17 2000-03-15 층간 절연막 형성 방법 및 반도체 장치
KR10-2002-0039935A Expired - Fee Related KR100390322B1 (ko) 1999-03-17 2002-07-10 반도체 장치의 제조방법 및 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2002-0039935A Expired - Fee Related KR100390322B1 (ko) 1999-03-17 2002-07-10 반도체 장치의 제조방법 및 반도체 장치

Country Status (6)

Country Link
US (1) US6524972B1 (ko)
EP (2) EP1213759A1 (ko)
JP (1) JP3827056B2 (ko)
KR (2) KR100430114B1 (ko)
DE (1) DE60005875T2 (ko)
TW (1) TW552639B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972941B2 (en) 2007-07-02 2011-07-05 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627532B1 (en) 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
JP4610080B2 (ja) * 2000-12-25 2011-01-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
DE10134099A1 (de) * 2001-07-13 2002-10-17 Infineon Technologies Ag Bedeckung von Leiterbahnen einer integrierten Halbleiterschaltung durch zwei Deckschichten
US7247252B2 (en) * 2002-06-20 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of avoiding plasma arcing during RIE etching
TW200428470A (en) 2003-06-05 2004-12-16 Semiconductor Leading Edge Tec Method for manufacturing semiconductor device
DE10350689B4 (de) * 2003-10-30 2007-06-21 Infineon Technologies Ag Verfahren zur Erzeugung von Isolatorstrukturen in einem Halbleitersubstrat
KR100555539B1 (ko) * 2003-12-17 2006-03-03 삼성전자주식회사 고밀도 플라즈마 화학기상증착 공정에 의한 갭 충전방법및 그 충전방법을 포함하는 집적 회로 소자의 제조방법
US8053171B2 (en) 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
TW200631095A (en) * 2005-01-27 2006-09-01 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
JP5284756B2 (ja) * 2008-10-31 2013-09-11 凸版印刷株式会社 電源回路及び電源安定化方法
JP2010108360A (ja) * 2008-10-31 2010-05-13 Elpida Memory Inc シミュレーション方法、情報処理装置およびプログラム
US8524616B2 (en) * 2008-11-12 2013-09-03 Microchip Technology Incorporated Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
KR101678040B1 (ko) 2008-12-04 2016-11-21 에이에스엠엘 네델란즈 비.브이. 임프린트 리소그래피 장치 및 방법
KR101081659B1 (ko) 2010-01-29 2011-11-09 이병훈 병명이 표시되는 혈압기
US8476142B2 (en) * 2010-04-12 2013-07-02 Applied Materials, Inc. Preferential dielectric gapfill
RU2439743C1 (ru) * 2010-05-11 2012-01-10 Государственное образовательное учреждение высшего профессионального образования Томский государственный университет систем управления и радиоэлектроники (ТУСУР) Способ получения пористого диоксида кремния

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104090A (en) 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
JPH0680657B2 (ja) 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
EP0678913A1 (en) 1994-04-15 1995-10-25 Matsushita Electric Industrial Co., Ltd. Multilevel metallization forming method
KR0144228B1 (ko) 1995-03-04 1998-08-17 김주용 다층 금속배선의 층간 절연막 형성 방법
KR100387989B1 (ko) * 1995-08-24 2003-09-19 캐논 한바이 가부시키가이샤 반도체장치의제조방법
JP4420986B2 (ja) 1995-11-21 2010-02-24 株式会社東芝 シャロウ・トレンチ分離半導体基板及びその製造方法
US5614270A (en) 1996-02-09 1997-03-25 National Science Council Method of improving electrical characteristics of a liquid phase deposited silicon dioxide film by plasma treatment
JP2917897B2 (ja) 1996-03-29 1999-07-12 日本電気株式会社 半導体装置の製造方法
JP2991657B2 (ja) 1996-04-05 1999-12-20 キヤノン販売株式会社 成膜方法
JPH1092808A (ja) 1996-09-11 1998-04-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US5726090A (en) 1997-05-01 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gap-filling of O3 -TEOS for shallow trench isolation
AU7371898A (en) 1997-05-07 1998-11-27 Mark J. Hampden-Smith Low density film for low dielectric constant applications
EP0881678A3 (en) 1997-05-28 2000-12-13 Texas Instruments Incorporated Improvements in or relating to porous dielectric structures
JP2994616B2 (ja) * 1998-02-12 1999-12-27 キヤノン販売株式会社 下地表面改質方法及び半導体装置の製造方法
US6149987A (en) * 1998-04-07 2000-11-21 Applied Materials, Inc. Method for depositing low dielectric constant oxide films
US6153528A (en) * 1998-10-14 2000-11-28 United Silicon Incorporated Method of fabricating a dual damascene structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972941B2 (en) 2007-07-02 2011-07-05 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
KR100430114B1 (ko) 2004-05-03
EP1213759A1 (en) 2002-06-12
JP2000332011A (ja) 2000-11-30
DE60005875D1 (de) 2003-11-20
EP1037276A1 (en) 2000-09-20
TW552639B (en) 2003-09-11
DE60005875T2 (de) 2004-05-19
KR100390322B1 (ko) 2003-07-04
KR20020072259A (ko) 2002-09-14
EP1037276B1 (en) 2003-10-15
US6524972B1 (en) 2003-02-25
JP3827056B2 (ja) 2006-09-27

Similar Documents

Publication Publication Date Title
KR100375999B1 (ko) 층간 절연막의 형성방법, 및 반도체 장치
KR100430114B1 (ko) 층간 절연막 형성 방법 및 반도체 장치
US7052997B2 (en) Method to form etch and/or CMP stop layers
KR100424969B1 (ko) 반도체 장치의 제조방법
US5850102A (en) Semiconductor device having a second insulating layer which includes carbon or fluorine at a density lower than a first insulating layer
US6566283B1 (en) Silane treatment of low dielectric constant materials in semiconductor device manufacturing
US20090093100A1 (en) Method for forming an air gap in multilevel interconnect structure
CN1319148C (zh) 具有改进的层间界面强度的半导体器件及其制备方法
JP2973905B2 (ja) 半導体装置の製造方法
US6207554B1 (en) Gap filling process in integrated circuits using low dielectric constant materials
JP3399252B2 (ja) 半導体装置の製造方法
JP2004253791A (ja) 絶縁膜およびそれを用いた半導体装置
JP4738349B2 (ja) 低ｋのｃｖｄ材料の勾配堆積
US6281113B1 (en) Method for forming an interplayer insulating film and semiconductor device
KR20060029762A (ko) 반도체 장치의 박막 형성 방법
JP3184177B2 (ja) 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
US6472330B1 (en) Method for forming an interlayer insulating film, and semiconductor device
JPH06216122A (ja) 半導体装置の製造方法
JP2006186003A (ja) 半導体装置及びその製造方法
KR20060078663A (ko) 반도체 소자의 구리 배선 형성방법
JPH0621242A (ja) 半導体装置及びその製造方法
JP2006073907A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

A107 Divisional application of patent
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20090413

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100423

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100423

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000