DE60005875T2 - Herstellungsverfahren für einen porösen Siliziumdioxid-Film - Google Patents

Herstellungsverfahren für einen porösen Siliziumdioxid-Film Download PDF

Info

Publication number
DE60005875T2
DE60005875T2 DE60005875T DE60005875T DE60005875T2 DE 60005875 T2 DE60005875 T2 DE 60005875T2 DE 60005875 T DE60005875 T DE 60005875T DE 60005875 T DE60005875 T DE 60005875T DE 60005875 T2 DE60005875 T2 DE 60005875T2
Authority
DE
Germany
Prior art keywords
film
sio
forming
porous sio
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60005875T
Other languages
English (en)
Other versions
DE60005875D1 (de
Inventor
Kazuo 2-13-29 Konan Maeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical Semiconductor Process Laboratory Co Ltd
Application granted granted Critical
Publication of DE60005875D1 publication Critical patent/DE60005875D1/de
Publication of DE60005875T2 publication Critical patent/DE60005875T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Ausbildung eines isolierenden Films als Zwischenschicht und genauer ein Verfahren zur Ausbildung eines isolierenden Films mit niedriger Dielektrizitätskonstante als Zwischenschicht, was für ein hochintegriertes Halbleiterbauteil erforderlich ist. Der Halbleiterbauteile betreffende Fortschritt bei der hohen Integration hat in den vergangenen Jahren zu einem engeren Abstand zwischen den Verdrahtungsleitungen geführt. Eine engerer Abstand zwischen den Verdrahtungsleitungen verursacht eine erhöhte Kapazität zwischen den Verdrahtungsleitungen, daher besteht Nachfrage nach der Ausbildung eines isolierenden Films als Zwischenschicht, der eine niedrige Dielektrizitätskonstante aufweist.
  • Mit dem jüngsten Fortschritt der hohen Integration von LSI-Bauteilen wurden die Verdrahtungsleitungen in den Mikromaßstab überführt und mehrschichtig ausgeschaltet. Ebenso gab es Anstieg der Kapazität zwischen den Verdrahtungsleitungen. Ein solcher Anstieg der Kapazität hat die Betriebsgeschwindigkeiten stark vermindert. Somit wurden diesbezügliche Verbesserungen stark angefordert. Als eine Verbesserungsmaßnahme ist ein Verfahren zur Verringerung der Kapazität zwischen den Verdrahtungslinien untersucht worden. Dieses Verfahren nutzt einen isolierenden Film als Zwischenschicht, der eine niedrigere Dielektrizitätskonstante als das gegenwärtig für isolierende Filme als Zwischenschicht genutzte SiO2 aufweist.
  • Typische isolierende Filme als Zwischenschichten mit niedriger Dielektrizitätskonstante die gegenwärtig untersucht werden, sind (1) ein SiOF-Film und (2) ein organischer isolierender Film mit niedriger Dielektrizitätskonstante. Diese Filme sollen nun beschrieben werden.
  • (1) SiOF-Film
  • sEin SiOF-Film wird unter Anwendung eines Gases ausgebildet, enthaltend F, und durch Ersetzen einer Si-F-Bindung für einen Teil der Si-O-Bindungen in dem SiO2. Dieser SiOF-Film weist eine relative Dielektrizitätskonstante auf, die mit steigender Konzentration von F im Film monoton sinkt.
  • Zur Ausbildung solcher SiOF-Filme sind zahlreiche Verfahren berichtet worden (siehe Seite 82 der monatlichen Zeitschrift "Semiconductor World", Ausgabe Februar 1996). Am vielversprechensten unter diesen Verfahren ist eines zur Ausbildung eines SiOF-Films unter Anwendung von SiH4, O2, Ar und SiF4 als Quellgase und unter Anwendung eines hochdichten plasmaverstärkten CVD-Verfahrens (HDPCVD-Verfahren). Eine relative Dielektrizitätskonstante eines über dieses Verfahren ausgebildeten SiOF-Films liegt im Bereich von 3,1 bis 4,0 (schwankt in Abhängigkeit der F-Konzentration im Film). Dieser Wert ist niedriger als eine relative Dielektrizitätskonstante von 4,0 für SiO2, das herkömmlich für den isolierenden Film als Zwischenschicht genutzt worden ist.
  • (2) Organischer isolierender Film mit niedriger Dielektrizitätskonstante
  • Als ein isolierender Film, der eine niedrigere Dielektrizitätskonstante (3,0 oder darunter) im Vergleich zum SiOF-Film aufweist, steht nun eine organischer isolierender Film mit niedriger Dielektrizitätskonstante im Zentrum der Aufmerksamkeit. Tabelle 1 zeigt einige wenige organische isolierende Filme geringer Dielektrizitätskonstante, die beschrieben worden sind, und die jeweiligen relativen Dielektrizitätskonstanten und thermischen Zersetzungstemperaturen derselben. TABELLE 1
    Figure 00030001
  • Der SiOF-Film ist jedoch dahingehend nachteilig, dass ein Anstieg der F-Konzentration im Film zu einer Verringerung der Beständigkeit gegen Feuchtigkeitsabsorption führt. Diese verringerte Beständigkeit gegen Feuchtigkeitsabsorption stellt ein ernsthaftes Problem dar, da die Transistoreigenschaften und die Haftung einer oberen metallischen Sperrschicht beeinträchtigt sind.
  • Ein Abblättern tritt in dem organischen isolierenden Film mit einer niedrigen Dielektrizitätkonstante leicht auf und zwar aufgrund der schlechten Haftung auf dem Silikonwafer oder dem SiO2-Film. Darüber hinaus ist der organische isolierende Film dahingehend nachteilig, dass die Wärmebeständigkeit gering ist, da seine thermische Zersetzungstemperatur um 400 °C liegt. Der Nachteil der geringen Wärmebeständigkeit stellt ein Problem für das Annealen eines Wafers bei hoher Temperatur dar.
  • Die EP-A-0 435 161 offenbart ein Verfahren zur Produktion eines Halbleiterbauteils, die Abscheidung eines CVD-SiO2-Films bei einer gegebenen ersten O3-Konzentration gemäß einer TEOS-O3-Reaktion, der eine weitere Abscheidung eines CVD-SiO2-Films an einer bei einer zweiten O3-Konzentration erfolgt, die höher als die erste O3-Konzentration ist, nach dem TEOS-O3-Verfahren, um einen CVD-SiO2-Film mit einer vorbestimmten Dicke und einer wenig unebenen Oberfläche auszubilden.
  • Die US-A-5,614,270 offenbart eine über Flüssigphasenabscheidung gezogene SiO2Schicht, die einer Sauerstoff- oder Wasserstoff-Plasmabehandlung unterworfen wird, um ihre physikalischen und elektrischen Eigenschaften zu verbessern.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Ausbildung eines isolierenden Films mit einer niedrigen Dielektrizitätskonstanten als Zwischenschicht, wie in Anspruch 1 definiert, bereitzustellen, welcher Film gute Beständigkeit gegen Feuchtigkeitsabsorption und Wärmebeständigkeit aufweist.
  • Gemäß dem Verfahren der Erfindung zur Ausbildung eines isolierenden Films als Zwischenschicht wird zunächst ein poröser SiO2-Film auf einem zu bildenden Objekt ausgebildet. Dieser poröse SiO2-Film wird unter Anwendung eines chemischen Dampfabscheidungsverfahrens ausgebildet, das Quellgase nutzt, enthaltend TEOS (Tetraethoxysilan) und O3, worin die Konzentration des O3 geringer als diejenige ist, die zum Oxidieren des TEOS erforderlich ist. Dementsprechend bilden sich viele Lücken in dem Film. In anderen Worten wird auf diese Weise dem ausgebildeten SiO2-Film Porosität verliehen.
  • Daher ist eine Dielektrizitätskonstante des porösen SiO2-Films kleiner als diejenige eines üblichen SiO2-Films, der keine Porosität aufweist.
  • Das Verfahren zur Ausbildung des oben genannten porösen SiO2-Films wird auf einen Damascene Prozess bzw. Einkerbungsprozess angewandt. Gemäß diesem Einkerbungsprozess wird eine Verdrahtungsschicht aus Cu (Kupfer) mit geringem elektrischen Widerstand ausgebildet. Durch Kombinieren der Verdrahtungsschicht aus Cu (Kupfer) mit dem oben genannten porösen SiO2-Film ist es möglich, ein Halbleiterbauteil bereitzustellen, worin die parasitische Kapazität einer Verdrahtungsleitung gering und die Datenverarbeitungsgeschwindigkeit hoch ist.
  • Viertens wird gemäß dem Verfahren der vorliegenden Erfindung zur Ausbildung eines isolierenden Films als Zwischenschicht nach Ausbildung des oben genannten porösen SiO2-Films eine H-Plasmabehandlung (Wasserstoff-Plasmabehandlung) durchgeführt. Dementsprechend wird eine Si-H-Bindung für eine freie Bindung des Si in einer Si-O-Bindung in der Oberfläche der Lücke ersetzt, und kann die Oberfläche der Lücke somit stabil gestaltet werden.
  • Daher kann der Eintritt von Feuchtigkeit von der Oberfläche der Lücke her verhindert werden und ist es möglich, einen isolierenden Film als Zwischenschicht auszubilden, der gute Beständigkeit gegen Feuchtigkeitsabsorption aufweist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die 1A bis 1G sind Querschnittsansichten, von denen jede ein Verfahren zur Ausbildung eines isolierenden Films als Zwischenschicht gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • die 2A bis 2L sind Querschnittsansichten, von denen jede ein Verfahren zur Ausbildung eines isolierenden Films als Zwischenschicht gemäß einer zweiten Ausführungsform der Erfindung zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Als nächstes sollen die bevorzugten Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die angefügten Zeichnungen beschrieben werden.
  • Erste Ausführungsform nur zur Veranschaulichung
  • Die 1A bis 1G sind Querschnittsansichten, von denen jede eine erste Ausführungsform der vorliegenden Erfindung veranschaulicht.
  • Zunächst wird, wie in 1A gezeigt, ein BPSG-Film 102 (Borphosphorsilikatglasfilm) auf einem Siliziumsubstrat 101 gebildet. Anschließend wird, nachdem ein Aluminiumfilm auf dem BPSG-Film 102 ausgebildet wurde, eine Aluminiumverdrahtungsschicht 103 durch Mustern des Aluminiumfilms ausgebildet. Das Siliziumsubstrat 101, der BPSG-Film 102 und die Aluminiumverdrahtungsschicht 103, die auf diese Weise ausgebildet wurden, stellen ein zu formendes Objekt 104 dar.
  • Dann wird, wie in 1B gezeigt, ein SiO2-Film 105 (darunter liegender isolierender Film) auf dem auszubildenden Objekt 104 gebildet. Dieser SiO2-Film 105 wird über ein plasmaverstärktes CVD-Verfahren (plasmaverstärktes chemisches Dampfabscheidungsverfahren) ausgebildet, und SiH4 und N2O werden als Quellgase genutzt. Die Filmdicke dieses SiO2-Films 105 beträgt 100nm.
  • Anschließend wird, wie in 1C gezeigt, ein poröser SiO2-Film 106 auf dem SiO2-Film 105 (dem darunter liegenden isolierenden Film) ausgebildet. Dieser poröse SiO2-Film 106 wird mit Hilfe eines atmosphärischen CVD-Verfahren (atmosphärisches chemisches Dampfabscheidungsverfahren) ausgebildet. Für das CVD-Verfahren sind TEOS (Tetraethoxysilan), O3 geringer Konzentration und O2 in dem Quellgas enthalten. Hier wird das O3 geringer Konzentration als das O3 mit einer Konzentration definiert, die geringer als diejenige ist, die zum Oxidieren des TEOS erforderlich ist. Genauer beträgt die Strömungsgeschwindigkeit des TEOS 25 sccm und diejenige von O2 7,5 slm. Das O3 ist in dem O2 in 1–2 % gemäß Verhältnis der Strömungsgeschwindigkeit enthalten.
  • Darüber hinaus ist auch N2 (Stickstoff) mit einer Strömungsgeschwindigkeit von 1–3 slm im Quellgas enthalten. Die Temperatur des Siliziumsubstrats 101 wird während der Ausbildung des SiO2-Films 106 auf 400 °C gehalten.
  • Im Allgemeinen wurde im Falle des atmosphärischen CVD-Verfahrens, das TEOS und O3 als Quellgase nutzt, das folgende für eine dadurch ausgebildeten SiO2-Film entdeckt. D. h., dass mit steigender Konzentration von O3 im Quellgas die Oxidation des TEOS schneller auf einem Wafer voranschreitet, um einen SiO2-Film mit guter Fließfähigkeit zu erhalten. Im Gegenzug ist mit sinkender Konzentration von O3 die Oxidation des TEOS unzureichend. Dementsprechend verbleiben dann, wenn die Konzentration von O3 niedrig ist, viele CH- oder OH-Radikale in einem auf dem Wafer ausgebildeten SiO2-Film. Insbesondere tritt dann, wenn es sich bei einem darunter liegendem Film um einen SiO2-Film handelt, ein anormales Wachstum eines SiO2-Films mit rauer Oberfläche auf, indem man O3 in niedrigen Konzentration mit TEOS verwendet.
  • Der poröse SiO2-Film 106 wird durch Anwendung des oben genannten anormalen Wachstums des SiO2-Films ausgebildet, und viele Lücken bilden sich in dem Film.
  • Dann wird, wie in 1D ezeigt, eine H-Plasmabehandlung (Wasserstoff-Plasmabehandlung) an dem porösen SiO2 Film 106 ausgeführt.
  • Diese H-Plasmabehandlung erfolgt durch Bereitstellen von H2 mit 600 sccm an eine Kammer (nicht gezeigt) und Anlegen einer RF-Energie an obere und untere Elektroden (nicht gezeigt), die einander in der Kammer gegenüberliegen. Die an die obere Elektrode angelegte RF-Energie hat einer Frequenz von 13,56 MHz und eine Energie von 50 W. Andererseits weist die RF-Energie, die an die untere Elektrode angelegt wird, eine Frequenz von 400 kHZ und eine Energie von 400 W auf. Darüber hinaus beträgt während der H-Plasmabehandlung der Druck in der Kammer 0,1 ~ 0,2 Torr, und die Temperatur des Siliziumsubstrats 101 wird auf 400 °C gehalten. Noch weiterhin dauert die H-Plasmabehandlung 60 Sekunden.
  • Die H-Plasmabehandlung ersetzt Si-H-Bindungen für freie Bindungen des Si in einer Si-O-Bindung an der Oberfläche der Lücke. Dementsprechend wird es OH-Radikalen und Wasser erschwert, an die freien Bindungen des Si zu binden, was die Feuchtigkeitsabsorptionsbeständigkeit des Films verbessert.
  • Anschließend wird, wie in 1E gezeigt, ein SiO2-Film 107 auf dem porösen SiO2-Film 106 ausgebildet. Dieser SiO2-Film 107 wird über ein atmosphärisches CVD-Verfahren ausgebildet, für das ein Quellgas, enthaltend O2, O3 und TEOS, genutzt wird. Diesmal beträgt die Strömungsgeschwindigkeit des TEOS 25 sccm und diejenige von O2 7,5 slm. Darüber hinaus enthält das O2 O3 in 5 ~ 6 % im Verhältnis der Strömungsgeschwindigkeit, was für die Oxidation des TEOS ausreichend ist. Dementsprechend weist; wie oben beschrieben, der SiO2-Film 107 gute Fließfähigkeit auf. Somit wird sogar dann, wenn der darunter ausgebildete SiO2-Film 106 konvexe und konkarve Stellen in der Oberfläche aufweist, der SiO2-Film 107 so ausgebildet, dass er eine nahezu glatte Oberflächenform aufweist, und ein Selbsteinebnen wird durchgeführt.
  • Darüber hinaus ist auch N2 (Stickstoff) mit einer Strömungsgeschwindigkeit von 1 ~ 3 in dem Quellgas enthalten. Und die Temperatur des Siliziumsubstrats 101 wird während der Bildung des SiO2-Films 107 auf 400 °C gehalten.
  • Im Anschluss werden, wie in 1F gezeigt, der SiO2-Film 107 und der poröse SiO2-Film 106, die über einer konvexen Stelle 103a der Aluminiumverdrahtungsschicht ausgebildet sind, zum Planarisieren über ein CMP-Verfahren (chemisch mechanisches Polierverfahren) poliert. Nach vollständigem Polieren sind der SiO2-Film 105 (darunter liegender isolierender Film), der auf der konvexen Stelle 103a der Aluminiumverdrahtungsschicht ausgebildet ist, wie auch der poröse SiO2-Film 106 der auf einer konkarven Stelle 103b derselben Schicht ausgebildet ist, auf der Oberfläche exponiert.
  • Anschließend wird, wie in 1G gezeigt, ein SiO2-Film 108 (isolierender Deckfilm) auf dem SiO2-Film 105 (darunter liegenden isolierenden Film), der auf der konvexen Stelle 103a der Aluminiumverdrahtungsschicht ausgebildet ist, und auf dem porösen SiO2-Film 106, der auf der konkaven Stelle 103b derselben ausgebildet ist, gebildet. Dieser SiO2-Film 108 wird über ein plasmaverstärktes CVD-Verfahren ausgebildet. Die diesmal genutzten Quellgase sind SiH4 und N2O, und die Filmdicke des SiO2-Films 108 beträgt 100nm.
  • Das oben genannte Verfahren zur Ausbildung der SiO2-Filme 105 (darunter liegender isolierender Film), 106 und 108 (isolierender Deckfilm) führt zur Bildung eines isolierenden Films als Zwischenschicht mit niedriger Dielektrizitätskonstanter auf dem zu bildenden Objekt 104, der gute Wärmebeständigkeit und Beständigkeit gegen Feuchtigkeitsabsorption aufweist. D. h., dass eine Dielektrizitätskonstante desselben 2,0 bis 3,0 beträgt, da der SiO2-Film 106 porös ist. Dieser Wert ist kleiner als eine Dielektrizitätskonstante von 4,0 eines übliche SiO2-Films. Auch kann, da der üblich SiO2-Film 108 auf dem porösen SiO2-Film 106 ausgebildet ist, der Eintritt von Feuchtigkeit in den SiO2-Film 106 verhindert werden.
  • Darüber hinaus kann die H-Plasmabehandlung für den SiO2-Film 106 die Beständigkeit des Films 106 gegen Feuchtigkeitsabsorption verbessern.
  • Noch weiterhin weisen die SiO2-Filme 105, 106 und 108 verbesserte Wärmebeständigkeit im Vergleich zum organischen isolierenden Film des Standes der Technik auf, da diese Filme hauptsächlich aus Si und O bestehen.
  • Zweite Ausführungsform
  • Die 2A bis 2L sind Querschnittsansichten, von denen jede eine zweite Ausführungsform veranschaulicht.
  • Die zweite Ausführungsform ist ein Fall der Anwendung der ersten Ausführungsform auf ein Einschnittsverfahren (damascene process).
  • Zunächst wird, wie in 2A gezeigt, ein BPSG-Film 202 (Borphosphorsilikatglasfilm) auf einem Siliziumsubstrat 201 gebildet. Nach Ausbildung einer Aluminiumschicht auf dem BPSG-Film 202 wird eine Aluminiumverdrahtungsschicht 203 durch Mustern der Aluminiumschicht gebildet. Anschließend stellen das Siliziumsubstrat 201 der BPSG-Film 202 und die Aluminiumverdrahtungsschicht 203 ein zu bildendes Objekt 204 dar.
  • Im Folgenden wird, wie in 2B gezeigt ein SiO2-Film 205 (darunter liegender isolierender Film) mit einer Filmdicke von 100 nm auf der Aluminiumverdrahtungsschicht 203 ausgebildet. Dieser SiO2-Film 205 wird über ein plasmaverstärktes CVD-Verfahren (plasmaverstärktes chemisches Dampfabscheidungsverfahren) ausgebildet, und SiH4 und N2O werden als Quellgase genutzt.
  • Dann wird, wie in 2C gezeigt, ein SiO2-Film 206 mit einer Filmdicke von 500 nm auf dem SiO2-Film 205 (darunter liegenden isolierenden Film) ausgebildet. Dieser SiO2-Film 206 wird über ein atmosphärisches CVD-Verfahren (atmosphärisches chemisches Dampfabscheidungsverfahren) ausgebildet, für das das Quellgas genutzt wird, welches O2, O3 in geringer Konzentration und TEOS (Tetraethoxysilan) enthält.
  • Hier wird das O3 in geringer Konzentration als das O3 definiert; welches eine geringere Konzentration als diejenigen hat, die zum Oxidieren des TEOS erforderlich ist. Insbesondere beträgt die Strömungsgeschwindigkeit des TEOS 25 sccm und diejenige von O2 7,5 slm. Das O3 ist in dem O2 in 1 ~ 2 % nach Verhältnis der Strömungsgeschwindigkeit enthalten.
  • Wie oben in der ersten Ausführungsform beschrieben, wird dem SiO2-Film 206 Porosität verliehen, da O3 geringer Konzentration verwendet wird. Daher bilden sich viele Lücken in dem SiO2-Film 206.
  • Es sei angemerkt, dass auch N2 (Stickstoff) mit einer Strömungsgeschwindigkeit von 1 – 3 slm in dem Quellgas enthalten ist. Die Temperatur des Siliziumsubstrats 201 wird während der Bildung des SiO2-Films 206 auf 400 °C gehalten.
  • Anschließend wird, wie in 2D gezeigt, eine H-Plasmabehandlung (Wasserstoff-Plasmabehandlung) an dem SiO2-Film 206 durchgeführt. Die Verfahrensbedingungen für die H-Plasmabehandlung sind dieselben, wie in der ersten Ausführungsform erläutert. Dementsprechend wird diese durch Bereitstellen von N2 mit 600 sccm an eine Kammer (nicht gezeigt) und Anlegen einer RF-Energie an obere und untere Elektroden (nicht gezeigt) durchgeführt, die einander in der Kammer gegenüber liegen. Die an die obere Elektrode angelegte RF-Energie weist eine Frequenz von 13,56 MHz und eine Energie von 50 W auf. Andererseits hat die an die untere Elektrode angelegte RF-Energie eine Frequenz von 400 kHz und eine Energie von 400 W. Weiterhin beträgt während der H-Plasmabehandlung der Druck in der Kammer 0,1 ~ 0,2 Torr, und die Temperatur des Siliziumsubstrats 201 wird auf 400 °C gehalten. Noch weiterhin dauert die N-Plasmabehandlung 60 Sekunden.
  • Die H-Plasmabehandlung ersetzt Si-H-Bindungen für freie Bindungen des Si in einer Si-O-Bindung in der Oberfläche der Lücke. Dementsprechend wird es OH-Radikalen und Wasser erschwert, an die freien Bindungen des Si zu binden, was die Feuchtigkeitsabsorptionsbeständigkeit des Films verbessert.
  • Anschließend werden, wie in 2E gezeigt, die SiO2-Filme 205 und 206 gemustert, um einen Einschnitt (damascene trench) 207 zu bilden. Dieser Einschnitt 207 erreicht die unterhalb des SiO2-Films 206 ausgebildete Aluminiumverdrahtungsschicht 203.
  • Anschließend wird, wie in 2F gezeigt, ein SiO2-Film 208 (zweiter isolierender Film) auf dem SiO2-Film 206 und den Seiten- und Bodenanteilen des Einschnittes 207 gebildet. Dieser SiO2-Film 208 wird über ein plasmaverstärktes CVD-Verfahren ausgebildet, und SiH4 und N2O werden als Quellgase genutzt. Mit Hilfe dieses auf den Seitenteilen des Einschnittes 207 ausgebildeten SiO2-Films 208 kann in dem Einschnitt 207 später verborgenes Cu am Dispergieren innerhalb des porösen SiO2-Films 206 gehindert werden.
  • Anschließend erfolgt, wie in 2G gezeigt, ein anisotropes Ätzen des SiO2-Films 208 (zweiten isolierenden Films). Während dieses Ätzens den auf den Bodenteilen des Einschnittes 207 ausgebildeten SiO2-Film 208 eliminiert, wird der auf den Seitenteilen des Einschnittes 207 ausgebildete SiO2-Film 208 in diesem Ätzen nicht eliminiert. Der verbleibende SiO2-Film 208 stellt einen die Seitenwände isolierenden Film auf dem Seitenteil des Einschnittes 207 dar.
  • Anschließend wird, wie in 2N gezeigt, ein Cu(Kupfer)-platierter Film 209 in dem Einschnitt 207 und auf dem SiO2-Film 206 ausgebildet. Der in dem Einschnitt 207 ausgebildete Cu-platierte Film 209 wird als Cu-Verdrahtungsleitung genutzt.
  • Anschließend wird, wie in 21 gezeigt, der auf dem SiO2-Film 206 ausgebildete Cu-platierte Film 209 poliert und über ein CMP-Verfahren (chemisch mechanisches Polierverfahren) eliminiert. Dementsprechend verbleibt der Cu-platierte Film ausschließlich in dem Einschnitt 207.
  • Anschließend wird, wie in 2J gezeigt, ein TiN-Film 210 als metallische Sperre auf dem Einschnitt 207 ausgebildet. Dementsprechend kann man das Cu in dem Einschnitt 207 daran hindern, in einen SiO2-Film zu dispergieren, der später über dem Einschnitt 207 ausgebildet wird.
  • Anschließend erfolgt ein Mustern, wie in 2K gezeigt, um einem TiN-Film 210a zu belassen, der über dem Einschnitt 207 ausgebildet ist, und der in anderen Teilen gebildete TiN-Film 210 wird zum Eliminieren geätzt.
  • Anschließend wird, wie in 2L gezeigt, ein SiO2-Film 211 (isolierender Deckfilm) auf dem SiO2-Film 206 und dem TiN-Film 210a gebildet. Dieser SiO2-Film 211 wird über ein plasmaverstärktes CVD-Verfahren ausgebildet, und SiH4 und N2O werden als Quellgase genutzt.
  • Das obige Verfahren führt zur Bildung eines isolierenden Films als Zwischenschicht mit niedriger Dielektrizitätskonstante auf dem zu bildenden Objekt 204, der gute Wärmebeständigkeit und Beständigkeit gegen Feuchtigkeitsabsorption aufweist. Dies meint, dass der SiO2-Film 206 porös ist und eine Dielektrizitätskonstante von 2,0 bis 3,0 hat. Dieser Wert ist kleiner als eine Dielektrizitätskonstante von 4,0 eines übliche SiO2-Films. Auch kann, da der übliche SiO2-Film 211 (isolierender Deckfilm) auf dem porösen SiO2-Film 206 ausgebildet ist, der Eintritt von Feuchtigkeit in den SiO2-Film 206 verhindert werden.
  • Darüber hinaus kann die H-Plasmabehandlung am SiO2-Film 206 die Beständigkeit gegen Feuchtigkeitsabsorption des Films 206 verbessern.
  • Noch weiterhin weisen die SiO2-Filme 206 und 211 im Vergleich zum organischen isolierenden Film des Standes der Technik bessere Wärmebeständigkeit auf, da diese Filme hauptsächlich aus Si und 0 bestehen.

Claims (6)

  1. Verfahren zum Ausbilden eines isolierenden Films als Zwischenschicht, umfassend die Schritte: Ausbilden eines porösen SiO2-Films (206) auf einem Objekt (204), der durch eine chemische Dampfabscheidung ausgebildet wird, die ein Ausgangsmaterialgas nutzt, enthaltend TEOS (Tetraethoxysilan) und O3, worin das O3 in dem Ausgangsmaterialgas in einer Konzentration von 1 – 2 % der Strömungsgeschwindigkeit im O2 enthalten ist, welche Konzentration niedriger als diejenige Konzentration ist, die zum Oxidieren des TEOS erforderlich ist; Ausbilden eines Einschnitts (207) (Damaszene trench) in dem porösen SiO2-Film (206), worin der Einschnitt (207) das zu bildende Objekt (204) erreicht; Ausbilden eines isolierenden Seitenwandfilms auf einem Seitenteil des Einschnittes (207); Versenken eines metallischen Films (209) in dem Einschnitt (207); und Ausbilden eines metallischen Sperrfilms (210a) auf dem metallischen Film (209).
  2. Verfahren gemäß Anspruch 1, zusätzlich umfassend die Schritte: Ausbilden eines darunter liegenden isolierenden Films (105, 205) auf dem Objekt (104, 204) vor Ausbilden des porösen SiO2-Films (106, 206); und Ausbilden des porösen SiO2-Films (106, 206) auf dem darunter liegenden isolierenden Film (105, 205).
  3. Verfahren gemäß Anspruch 1, zusätzlich umfassend den Schritt: Polieren einer Oberfläche des SiO2-Films (107) mit Hilfe eines CMP-Verfahrens (chemisch mechanisches Polierverfahren).
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, zusätzlich umfassen den Schritt: Ausbilden eines isolierenden Abdeckfilms (211) auf dem porösen SiO2-Film (206) und dem metallischen Sperrfilm (210a) nach Bildung des metallischen Sperrfilms (210a).
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, zusätzlich umfassend den Schritt: Durchführen einer Wasserstoff-Plasmabehandlung an dem porösen SiO2-Film (106, 206) nach Ausbildung des porösen SiO2-Films (106, 206).
  6. Verfahren nach einem der Ansprüche 1 bis 5, worin das Objekt (104) ein Siliziumsubstrat (101, 201) umfasst.
DE60005875T 1999-03-17 2000-03-16 Herstellungsverfahren für einen porösen Siliziumdioxid-Film Expired - Fee Related DE60005875T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7224599 1999-03-17
JP7224599 1999-03-17
JP2000009419 2000-01-18
JP2000009419A JP3827056B2 (ja) 1999-03-17 2000-01-18 層間絶縁膜の形成方法及び半導体装置

Publications (2)

Publication Number Publication Date
DE60005875D1 DE60005875D1 (de) 2003-11-20
DE60005875T2 true DE60005875T2 (de) 2004-05-19

Family

ID=26413386

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60005875T Expired - Fee Related DE60005875T2 (de) 1999-03-17 2000-03-16 Herstellungsverfahren für einen porösen Siliziumdioxid-Film

Country Status (6)

Country Link
US (1) US6524972B1 (de)
EP (2) EP1213759A1 (de)
JP (1) JP3827056B2 (de)
KR (2) KR100430114B1 (de)
DE (1) DE60005875T2 (de)
TW (1) TW552639B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627532B1 (en) 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
JP4610080B2 (ja) * 2000-12-25 2011-01-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
DE10134099A1 (de) * 2001-07-13 2002-10-17 Infineon Technologies Ag Bedeckung von Leiterbahnen einer integrierten Halbleiterschaltung durch zwei Deckschichten
US7247252B2 (en) * 2002-06-20 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of avoiding plasma arcing during RIE etching
TW200428470A (en) 2003-06-05 2004-12-16 Semiconductor Leading Edge Tec Method for manufacturing semiconductor device
DE10350689B4 (de) * 2003-10-30 2007-06-21 Infineon Technologies Ag Verfahren zur Erzeugung von Isolatorstrukturen in einem Halbleitersubstrat
KR100555539B1 (ko) * 2003-12-17 2006-03-03 삼성전자주식회사 고밀도 플라즈마 화학기상증착 공정에 의한 갭 충전방법및 그 충전방법을 포함하는 집적 회로 소자의 제조방법
US8053171B2 (en) 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
TW200631095A (en) * 2005-01-27 2006-09-01 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
KR100885895B1 (ko) 2007-07-02 2009-02-26 삼성전자주식회사 반도체 장치의 제조 방법
JP5284756B2 (ja) * 2008-10-31 2013-09-11 凸版印刷株式会社 電源回路及び電源安定化方法
JP2010108360A (ja) * 2008-10-31 2010-05-13 Elpida Memory Inc シミュレーション方法、情報処理装置およびプログラム
US8524616B2 (en) * 2008-11-12 2013-09-03 Microchip Technology Incorporated Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
KR101678040B1 (ko) 2008-12-04 2016-11-21 에이에스엠엘 네델란즈 비.브이. 임프린트 리소그래피 장치 및 방법
KR101081659B1 (ko) 2010-01-29 2011-11-09 이병훈 병명이 표시되는 혈압기
US8476142B2 (en) * 2010-04-12 2013-07-02 Applied Materials, Inc. Preferential dielectric gapfill

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104090A (en) 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
JPH0680657B2 (ja) 1989-12-27 1994-10-12 株式会社半導体プロセス研究所 半導体装置の製造方法
EP0678913A1 (de) 1994-04-15 1995-10-25 Matsushita Electric Industrial Co., Ltd. Herstellungsverfahren für Mehrlager-Metallisierung
KR0144228B1 (ko) 1995-03-04 1998-08-17 김주용 다층 금속배선의 층간 절연막 형성 방법
KR100387989B1 (ko) * 1995-08-24 2003-09-19 캐논 한바이 가부시키가이샤 반도체장치의제조방법
JP4420986B2 (ja) 1995-11-21 2010-02-24 株式会社東芝 シャロウ・トレンチ分離半導体基板及びその製造方法
US5614270A (en) 1996-02-09 1997-03-25 National Science Council Method of improving electrical characteristics of a liquid phase deposited silicon dioxide film by plasma treatment
JP2917897B2 (ja) 1996-03-29 1999-07-12 日本電気株式会社 半導体装置の製造方法
JP2991657B2 (ja) 1996-04-05 1999-12-20 キヤノン販売株式会社 成膜方法
JPH1092808A (ja) 1996-09-11 1998-04-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
US5726090A (en) 1997-05-01 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gap-filling of O3 -TEOS for shallow trench isolation
AU7371898A (en) 1997-05-07 1998-11-27 Mark J. Hampden-Smith Low density film for low dielectric constant applications
KR19980087552A (ko) 1997-05-28 1998-12-05 윌리엄 버. 켐플러 집적 회로 유전체 및 그 방법
JP2994616B2 (ja) * 1998-02-12 1999-12-27 キヤノン販売株式会社 下地表面改質方法及び半導体装置の製造方法
US6149987A (en) * 1998-04-07 2000-11-21 Applied Materials, Inc. Method for depositing low dielectric constant oxide films
US6153528A (en) * 1998-10-14 2000-11-28 United Silicon Incorporated Method of fabricating a dual damascene structure

Also Published As

Publication number Publication date
JP3827056B2 (ja) 2006-09-27
JP2000332011A (ja) 2000-11-30
KR20000076868A (ko) 2000-12-26
KR20020072259A (ko) 2002-09-14
KR100390322B1 (ko) 2003-07-04
EP1037276A1 (de) 2000-09-20
KR100430114B1 (ko) 2004-05-03
TW552639B (en) 2003-09-11
EP1213759A1 (de) 2002-06-12
DE60005875D1 (de) 2003-11-20
EP1037276B1 (de) 2003-10-15
US6524972B1 (en) 2003-02-25

Similar Documents

Publication Publication Date Title
DE60005874T2 (de) Herstellungsverfahren für einen porösen Siliziumoxid-Film
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE10123858B4 (de) Atomschicht-Abscheidungsverfahren zur Bildung einer Siliciumnitrid-haltigen Dünnschicht
DE60127973T2 (de) Herstellungsprozess eines halbleiterbauelements mit einem zwischenfilm aus siliziumnitrid mit niedriger dielektrizitätskonstante
DE60022857T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE60037395T2 (de) Herstellung eines halbleiter-bauelementes
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
EP0582724A1 (de) Verfahren zur lokal und global planarisierenden CVD-Abscheidung von SiO2-Schichten auf strukturierten Siliziumsubstraten
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
EP1678746A2 (de) Verfahren zum ausbilden eines dielektrikums auf einer kupferhaltigen metallisierung und kondensatoranordnung
DE19963864A1 (de) Plasmabehandlung zur Verbesserung der Haftung anorganischer Dielektrika auf Kupfer
DE102005057057B4 (de) Verfahren zur Herstellung einer isolierenden Deckschicht für eine Kupfermetallisierungsschicht unter Anwendung einer Silanreaktion
EP1444724A2 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE112006000811B4 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
DE10248272A1 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE102005035740A1 (de) Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE60034979T2 (de) Eine verbesserte Methode für die Abscheidung und Planarisierung von fluorierten BPSG Filmen
DE60311016T2 (de) Dielektrischer film mit hohem k, herstellungsverfahren dafür und diesbezügliches halbleiterbauelement
DE102008045035B4 (de) Verbessern der Strukturintegrität von Dielektrika mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen unter Anwendung einer Risse verhindernden Materialschicht
DE10154346A1 (de) Ausffüllen von Substratvertiefungen mit SiO ¶¶2¶¶ durch HDP-Gasphasenabscheidung unter Beteiligung von H¶¶2¶¶O¶¶2¶¶ oder H¶¶2¶¶O als Reaktionsgas
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE10240176A1 (de) Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
DE10224167A1 (de) Ein Halbleiterelement mit einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration und ein Verfahren zur Herstellung desselben
DE19645033A1 (de) Verfahren zur Bildung eines Metalldrahtes

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee