DE60022857T2 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE60022857T2
DE60022857T2 DE60022857T DE60022857T DE60022857T2 DE 60022857 T2 DE60022857 T2 DE 60022857T2 DE 60022857 T DE60022857 T DE 60022857T DE 60022857 T DE60022857 T DE 60022857T DE 60022857 T2 DE60022857 T2 DE 60022857T2
Authority
DE
Germany
Prior art keywords
layer
insulating layer
porous
insulating
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60022857T
Other languages
English (en)
Other versions
DE60022857D1 (de
Inventor
Tomomi Minato-ku Suzuki
Hiroshi Minato-ku Ikakura
Kazuo Maeda
Yoshimi Shioya
Koichi Ohira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Original Assignee
Semiconductor Process Laboratory Co Ltd
Canon Marketing Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, Canon Marketing Japan Inc filed Critical Semiconductor Process Laboratory Co Ltd
Application granted granted Critical
Publication of DE60022857D1 publication Critical patent/DE60022857D1/de
Publication of DE60022857T2 publication Critical patent/DE60022857T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements zur Ausbildung eines Durchgangslochs oder eines Kontaktlochs in einer isolierenden Zwischenschicht-Schicht bzw. Zwischenlagen-Schicht mit einer niedrigen Dielektrizitätskonstanten.
  • 2. Beschreibung des Stands der Technik
  • In den letzten Jahren war entsprechend dem höheren Integrationsgrad und der höheren Dichte der integrierten Halbleiterschaltungs-Bauelemente ein Anstieg bei der Datenübertragungsrate erwünscht. Daher wurde das Verdrahtungsmaterial vom herkömmlichen Aluminium (Al) auf Kupfer (Cu) mit einem niedrigen Widerstand umgestellt.
  • Zusätzlich ist hinsichtlich der isolierenden Zwischenschicht-Schicht bzw. Zwischenlagen-Schicht, die diese Verdrahtung umgibt, nun einer Schicht mit einer niedrigen Dielektrizitätskonstante anstatt der herkömmlichen SiO2 Schicht (dielektrische Konstante 4,0) erwünscht. Zum Beispiel kann jetzt eine poröse SiO2 Schicht gebildet werden, deren Dielektrizitätskonstante auf weniger als 2,0 verringert ist.
  • Da jedoch die poröse SiO2 Schicht, die durch das Schichtbildungs-Verfahren nach dem Stand der Technik ausgebildet wurde, poröse Eigenschaften hat, absorbiert sie Feuchtigkeit, wenn sie an Luft gelassen wird, oder sie absorbiert die Feuchtigkeit, wenn sie nach der Schichtbildung einem Waschverfahren unterzogen wird. Infolgedessen gibt es ein Problem dahingehend, dass die Dielektrizitätskonstante erhöht ist.
  • Wenn insbesondere das Kontaktloch oder das Durchgangsloch ausgebildet wird, wird manchmal Feuchtigkeit von der Seitenwand eines Öffnungsteils wie einem Kontaktloch usw. absorbiert.
  • Ferner gibt es ein weiteres Problem, dass die Feuchtigkeit in die isolierende Zwischenlagen-Schicht eindringt, so dass die Korrosion einer unterliegenden Verdrahtungsschicht verursacht wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelements bereitzustellen, das einen Anstieg der Dielektrizitätskonstante der isolierenden Zwischenschicht-Schicht bzw. Zwischenlagen-Schicht durch die Unterdrückung der Absorption von Feuchtigkeit der isolierenden Zwischenlagen-Schicht verhindern kann, selbst wenn die isolierende Zwischenlagen-Schicht mit einer niedrigen Dielektrizitätskonstante ausgebildet und dann ein Durchgangsloch oder ein Kontaktloch in der isolierenden Zwischenlagen-Schicht ausgebildet wird.
  • Nach dem Verfahren zur Herstellung eines Halbleiterbauelements gemäß der vorliegenden Erfindung wird eine isolierende Zwischenlagen-Schicht bereitgestellt, die eine mehrschichtige Struktur umfasst, so dass eine poröse, isolierende Schicht auf einer unterliegenden, isolierenden Schicht ausgebildet ist, die aus einer Stickstoff enthaltenden, isolierenden Schicht ausgebildet ist, wobei dann ein Öffnungsteil in der isolierenden Zwischenlagen-Schicht ausgebildet wird.
  • Die poröse, isolierende Schicht ist für die isolierende Zwischenlagen-Schicht gut geeignet, da sie eine niedrige Dielektrizitätskonstante hat, wobei die Korrosion der Verdrahtung jederzeit auftreten kann, wenn die poröse, isolierende Schicht direkt auf der Verdrahtung usw. ausgebildet wird, da sie eine hohe Feuchtigkeitsdurchdringung hat. Nach der Erfindung dieser Anmeldung wird eine unterliegende, isolierende Schicht, die aus einer Stickstoff enthaltenden, isolierenden Schicht gebildet wird, unter der porösen, isolierenden Schicht bereitgestellt. Daher kann, da das Eindringen von Feuchtigkeit in die unterliegende, isolierende Schicht unterdrückt werden kann, die Korrosion der Verdrahtung usw. verhindert werden.
  • Nach dem Schritt der Ausbildung des Öffnungsteils in der porösen, isolierenden Schicht kann zusätzlich eine Stickstoff enthaltende, isolierende Schicht auf der Oberfläche der porösen, isolierenden Schicht und der inneren Oberfläche des Öffnungsteils ausgebildet werden, indem die freiliegende Oberfläche mit einem Gasplasma aus Ammoniakgas, Stickstoffgas oder Sauerstoffnitridgas in Kontakt gebracht wird.
  • Da die gesamte Oberfläche der isolierenden Zwischenlagen-Schicht mit einer Stickstoff enthaltenden, isolierenden Schicht bedeckt ist, kann demzufolge das Eindringen von Feuchtigkeit in die isolierende Zwischenlagen-Schicht weiter unterdrückt werden.
  • Nach dem Schritt der Ausbildung des Öffnungsteils in der porösen, isolierenden Schicht kann außerdem der Öffnungsteil einem CXHY Gasplasma ausgesetzt werden. Da demzufolge die isolierende Deckschicht, die aus einer CXHY, z.B. CH3, enthaltenden Kohlenwasserstoffschicht ausgebildet ist, auf der Oberfläche der porösen, isolierenden Schicht ausgebildet werden kann, die die innere Oberfläche (speziell die Seitenwand) des Öffnungsteils enthält, kann eine Verbesserung der Feuchtebeständigkeit erreicht werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1A bis 1G Schnittansichten, die ein Verfahren zur Herstellung eines Halbleiterbauelements entsprechend einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigen;
  • 2A bis 2F Schnittansichten, die ein Verfahren zur Herstellung eines Halbleiterbauelements zeigen, die für das Verständnis der vorliegenden Erfindung nützlich sind; und
  • 3 eine Schnittansicht, die ein Verfahren zur Herstellung eines Halbleiterbauelements entsprechend einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Nachfolgend werden Ausführungsbeispiele der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen erläutert.
  • (Erstes Ausführungsbeispiel)
  • 1A bis 1G sind Schnittansichten, die ein Verfahren zur Herstellung eines Halbleiterbauelements entsprechend einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigen.
  • Zunächst wird ein Siliziumsubstrat 1 in eine druckreduzierbare Kammer geladen, wobei danach das Siliziumsubstrat 1 auf einem Substrat-Haltetisch, der in der Regel als eine untere Elektrode der parallelen Plattenelektrode genutzt wird, angeordnet und dann auf 300°C erwärmt wird. Während diese Temperatur aufrechterhalten und ein gemischtes Gas aus SiN2, dessen Strömungsgeschwindigkeit etwa 50 SCCM beträgt, und NH3, dessen Strömungsgeschwindigkeit etwa 250 SCCM beträgt, in die Kammer eingeführt wird, wird der Gasdruck in der Kammer auf 0,5 Torr (66,5 Pa) eingestellt.
  • Daraufhin wird eine Leistung von 100 W bei einer Frequenz von 400 kHz an eine untere Elektrode angelegt, auf der das Siliziumsubstrat 1 gehalten wird, wobei eine Leistung von 50 W bei einer Frequenz von 13,56 MHz an eine obere Elektrode angelegt wird, die der unteren Elektrode gegenüberliegt. Damit kann das gemischte Gas aus SiH4 und NH3 in den Plasmazustand versetzt werden. Während dieser Zustand gemäß 1A gehalten wird, wird eine SiN Schicht (Stickstoff enthaltende, isolierende Schicht) 2 auf dem Siliziumsubstrat 1 durch ein Plasma-CVD-Verfahren ausgebildet. Die SiN Schicht bedeutet eine isolierende Schicht, die nur aus Silizium (Si) und Stickstoff (N) besteht.
  • An Stelle der SiN Schicht 2 kann eine SiON Schicht verwendet werden. Falls die SiON Schicht ausgebildet wird, wird dem gemischten Gas aus SiH4 und NH3 des Weiteren ein N2O Gas hinzugefügt. Die Strömungsgeschwindigkeit des N2O Gases wird zum Beispiel auf 20 SCCM eingestellt, wenn die Strömungsgeschwindigkeit des SiH4 auf etwa 50 SCCM und die Strömungsgeschwindigkeit des NH3 auf etwa 250 SCCM eingestellt werden.
  • Danach wird, während das Siliziumsubstrat 1 auf 300°C erwärmt und das gemischte Gas aus (CH3)3SiOSi(CH3)3, dessen Strömungsgeschwindigkeit etwa 50 SCCM beträgt, und O2, dessen Strömungsgeschwindigkeit etwa 25 SCCM beträgt, in die Kammer eingeführt wird, der Gasdruck auf 2 Torr (266 Pa) eingestellt. Dann wird eine Leistung von 100 W bei einer Frequenz von 400 kHz an die untere Elektrode angelegt, während eine Leistung von 50 W bei einer Frequenz von 13,56 MHz an die obere Elektrode angelegt wird. Damit kann das gemischte Gas aus (CH3)3SiOSi(CH3)3 und O2 in den Plasmazustand versetzt werden. Während dieser Zustand gemäß 1B gehalten wird, wird auf der SiN Schicht 2 durch das Plasma-CVD-Verfahren eine SiOCH Schicht 3 mit einer Dicke von etwa 400 nm ausgebildet. Die SiOCH Schicht 3 bedeutet eine isolierende Schicht, die nur aus Silizium (Si), Sauerstoff (O), Kohlenstoff (C) und Wasserstoff (N) besteht.
  • Daraufhin wird unter der Bedingung, dass das Siliziumsubstrat 1 auf 400°C erwärmt wird, O2 mit einer Strömungsgeschwindigkeit von etwa 25 SCCM in die Kammer eingeführt, während der Gasdruck auf 0,4 Torr (53 Pa) eingestellt wird. Dann wird eine Leistung von 100 W bei einer Frequenz von 400 kHz an die untere Elektrode angelegt. Damit wird O2 in den Plasmazustand versetzt. Wenn dieser Zustand gehalten wird, reagieren der Kohlenstoff in der SiOCH Schicht 3 und der ankommende Sauerstoff miteinander, um in der SiOCH Schicht 3 Hohlräume zu bilden, so dass sich die SiOCH Schicht 3 mit einer Anzahl von Hohlräumen ausbildet. Im Folgenden wird die SiOCH Schicht 3 mit einer Anzahl von Hohlräumen manchmal eine poröse SiOCH Schicht genannt.
  • Danach wird unter der Bedingung, dass das Siliziumsubstrat 1 auf 400°C erwärmt wird, NH3 mit einer Strömungsgeschwindigkeit von etwa 25 SCCM in die Kammer eingeführt, während der Gasdruck auf 0,4 Torr (53 Pa) eingestellt wird. Dann wird eine Leistung von 400 W bei einer Frequenz von 400 kHz an die untere Elektrode angelegt. Damit wird gemäß 1C NH3 in den Plasmazustand versetzt. Durch das Halten dieses Zustands wird eine Stickstoff enthaltende, isolierende Schicht (isolierende Deckschicht) 4 auf einer Oberflächenschicht der SiOCH Schicht 3 ausgebildet. Die SiN Schicht 2, die SiOCH Schicht 3 und die Stickstoff enthaltende, isolierende Schicht 4 bilden als ein Ganzes eine isolierende Zwischenschicht-Schicht bzw. Zwischenlagen-Schicht 3a. In der Folge wird manchmal die isolierende Zwischenlagen-Schicht, die die poröse SiOCH Schicht enthält, eine poröse, isolierende Zwischenlagen-Schicht genannt.
  • Daraufhin wird auf der porösen, isolierenden Zwischenlagen-Schicht 3a eine Fotolackschicht 5 ausgebildet, wobei dann ein Öffnungsteil 6 auf der Fotolackschicht 5 in einem Bereich ausgebildet wird, in dem ein Kontaktloch der isolierenden Zwischenlagen-Schicht 3a durch die Strukturierung der Fotolackschicht 5 ausgebildet werden soll.
  • Danach wird gemäß 1D durch ein Plasma-Ätzverfahren mittels eines gemischten Gases aus CF4, CHF3 und O2 in der Stickstoff enthaltenden, isolierenden Schicht 4 und der porösen, isolierenden Zwischenlagen-Schicht 3 aus der porösen, isolierenden Zwischenlagen-Schicht 3a über dem Öffnungsteil 6 in der Fotolackschicht 5 ein Öffnungsteil 7a gebildet.
  • Daraufhin wird gemäß 1E die Fotolackschicht 5 durch Lackentfernung mittels O2 entfernt, wobei dann der Rest der Fotolackschicht 5 durch ein chemisches Verfahren entfernt wird.
  • Danach wird gemäß 1F NH3 mit einer Strömungsgeschwindigkeit von etwa 400 SCCM in die Kammer eingeführt, während der Gasdruck auf 0,2 Torr (27 Pa) eingestellt wird. Dann wird eine Leistung von 300 W bei einer Frequenz von 400 kHz an die untere Elektrode angelegt. Damit wird NH3 in den Plasmazustand versetzt. Während dieser Zustand gemäß 1F gehalten wird, wird auf der Oberflächenschicht der isolierenden Zwischenlagen-Schicht 3a, die die Innenwand des Öffnungsteils 7a enthält, die Stickstoff enthaltende, isolierende Schicht (isolierende Deckschicht) 4, 4a ausgebildet. Die Stickstoff enthaltende, isolierende Schicht 4, 4a kann mittels N2 an Stelle von NH3 unter den gleichen Bedingungen ausgebildet werden.
  • Daraufhin wird gemäß 1G die SiN Schicht 2, die am Boden des Öffnungsteils 7a freiliegt, durch anisotropes Ätzen mittels eines gemischten Gases aus Cl2, O2 und CF4 entfernt, um einen Öffnungsteil 7b zu bilden. Damit erscheint das Siliziumsubstrat 1 am Boden des neuen Öffnungsteils 7.
  • Hiernach wird eine Verdrahtungs-Metallschicht (nicht dargestellt) ausgebildet, wobei dann die obere Verdrahtungsschicht durch die Strukturierung der Verdrahtungs-Metallschicht ausgebildet wird.
  • Wie oben angegeben wurde, wird entsprechend dem ersten Ausführungsbeispiel die poröse, isolierende Zwischenlagen-Schicht 3a gebildet, in der die poröse SiOCH Schicht 3 zwischen der Stickstoff enthaltenden, isolierenden Schicht 4 und der unterliegenden, isolierenden Schicht 2, die jeweils aus der SiN Schicht ausgebildet sind, angeordnet ist, wobei dann der Öffnungsteil 7 in der porösen, isolierenden Zwischenlagen-Schicht 3a ausgebildet wird.
  • Das heißt, die unterliegende, isolierende Schicht 2, die aus der SiN Schicht ausgebildet ist, wird unter der porösen SiOCH Schicht 3 bereitgestellt. Demzufolge kann das Eindringen der Feuchtigkeit durch die unterliegende, isolierende Schicht 2 unterdrückt werden, wobei daher ein Eindringen der Feuchtigkeit in den unteren Bereich der porösen, isolierenden Zwischenlagen-Schicht 3a verhindert werden kann. Damit kann zum Beispiel die Korrosion der unteren Verdrahtung usw. verhindert werden.
  • Dann werden gemäß 1E nach dem Schritt der Ausbildung des Öffnungsteils 7a in der porösen, isolierenden Zwischenlagen-Schicht 3a die SiN Schichten 4, 4a auf der Oberfläche der porösen, isolierenden Zwischenlagen-Schicht 3a bzw. der Seitenwand des Öffnungsteils 7a ausgebildet, indem die freiliegende Oberfläche mit dem Ammoniak-Gasplasma in Kontakt gebracht wird.
  • Demzufolge wird die gesamte Oberfläche der porösen, isolierenden Zwischenlagen-Schicht 3a, die den Öffnungsteil 7a enthält, mit den SiN Schichten 4, 4a bedeckt, wobei daher das Eindringen der Feuchtigkeit in die poröse, isolierende Zwischenlagen-Schicht 3a und deren unteren Bereich viel weiter unterdrückt werden kann.
  • Da wie oben beschrieben eine Verbesserung der Feuchtebeständigkeit der porösen, isolierenden Zwischenlagen-Schicht 3a erlangt werden kann, kann ein guter Kontaktwiderstand zwischen den oberen und unteren Verdrahtungs-Elektroden usw. ohne die Verschlechterung der Eigenschaft der niedrigen Dielektrizitätskonstante erreicht werden. Infolgedessen ist die vorliegende Erfindung als das Verfahren der Ausbildung des Kontaktlochs in der porösen, isolierenden Zwischenlagen-Schicht 3a in der logischen, integrierten Hochgeschwindigkeits-Halbleiterschaltung wirksam und hat eine beachtliche Auswirkung auf die höhere Arbeitsgeschwindigkeit auf Grund der niedrigeren Dielektrizitätskonstante der isolierenden Zwischenlagen-Schicht.
  • (Zweites Verfahren)
  • 2A bis 2F sind Schnittansichten, die ein Verfahren zur Herstellung eines Halbleiterbauelements zeigen, die für das Verständnis der vorliegenden Erfindung nützlich sind.
  • Es unterscheidet sich vom ersten Ausführungsbeispiel, dass die SiOCH Schicht als die unterliegende, isolierende Schicht 12 an Stelle der SiN Schicht verwendet wird und dass eine Kohlenwasserstoffschicht (eine Kohlenwasserstoff enthaltende, isolierende Schicht; eine isolierende Deckschicht) 17, die CXHY, z.B. CH3, enthält, auf einer Oberflächenschicht einer porösen, isolierenden Zwischenlagen-Schicht 13 ausgebildet ist, die eine Innenwand eines Öffnungsteils 16a enthält. Im Folgenden wird deren Herstellungsverfahren erläutert.
  • Zuerst wird ein Wafer 11 in eine druckreduzierbare Kammer geladen, wobei der Wafer 11 danach auf einem Substrat-Haltetisch, der in der Regel als die untere Elektrode der parallelen Plattenelektrode verwendet wird, angeordnet und dann auf 300°C erwärmt wird. Man nehme an, dass ein Siliziumsubstrat von der Oberfläche des Wafers erscheint.
  • Während die Erwärmungstemperatur für das Substrat aufrechterhalten und ein gemischtes Gas aus (CH3)3SiOSi(CH3)3, dessen Strömungsgeschwindigkeit etwa 50 SCCM beträgt, und O2, dessen Strömungsgeschwindigkeit etwa 25 SCCM beträgt, eingeführt wird, wird der Gasdruck auf 2 Torr (266 Pa) eingestellt.
  • Daraufhin wird eine Leistung von 100 W bei einer Frequenz von 400 kHz an die untere Elektrode angelegt, wobei eine Leistung von 50 W bei einer Frequenz von 13,56 MHz an die obere Elektrode angelegt wird, die der unteren Elektrode gegenüberliegt. Damit können (CH3)3SiOSi(CH3)3 und O2 in den Plasmazustand versetzt werden. Während dieser Zustand gemäß 2A gehalten wird, wird eine SiOCH Schicht 12 mit einer Dicke von etwa 20 nm auf dem Siliziumsubstrat auf dem Wafer 11 durch das Plasma-CVD-Verfahren ausgebildet. Die SiOCH Schicht 12 bedeutet eine isolierende Schicht, die nur Silizium (Si), Sauerstoff (O), Kohlenstoff (C) und Wasserstoff (H) enthält.
  • Danach wird, während der Wafer 11 bei einer Temperatur von 300°C erwärmt und ein gemischtes Gas aus (CH3)3SiOSi(CH3)3, dessen Strömungsgeschwindigkeit etwa 50 SCCM beträgt, und O2, dessen Strömungsgeschwindigkeit etwa 25 SCCM beträgt, in die Kammer eingeführt wird, der Gasdruck auf 2 Torr (266 Pa) eingestellt. Dann wird eine Leistung von 100 W bei einer Frequenz von 400 kHz an die untere Elektrode angelegt, wobei eine Leistung von 50 W bei einer Frequenz von 13,56 MHz an die obere Elektrode angelegt wird, die der unteren Elektrode zugewandt ist. Infolgedessen können (CH3)3SiOSi(CH3)3 und O2 in den Plasmazustand versetzt werden. Während dieser Zustand gemäß 2B gehalten wird, wird die SiOCH Schicht 13 mit einer Dicke von etwa 400 nm auf der SiOCH Schicht 12 durch das Plasma-CVD-Verfahren ausgebildet.
  • Daraufhin wird eine Fotolackschicht 14 auf der SiOCH Schicht 13 ausgebildet, wobei dann ein Öffnungsteil 15 der Fotolackschicht 14 in einem Bereich ausgebildet wird, in dem ein Kontaktloch der SiOCH Schicht 13 durch Strukturierung der Fotolackschicht 14 ausgebildet werden soll. Dann wird gemäß 2C ein Öffnungsteil 16a in der SiOCH Schicht 13 über den Öffnungsteil 15 in der Fotolackschicht 14 durch ein Plasma-Ätzverfahren mittels des gemischten Gases aus CF4, CHF3 und O2 ausgebildet.
  • Danach wird die Fotolackschicht 14 durch Lackentfernung mittels O2 entfernt, wobei dann der Rest der Fotolackschicht durch ein chemisches Verfahren entfernt wird.
  • Während danach der Wafer 11 auf 400°C erwärmt und O2 bei einer Strömungsgeschwindigkeit von etwa 25 SCCM eingeführt wird, wird der Gasdruck auf 0,4 Torr (53 Pa) eingestellt. Dann wird eine Leistung von 400 W bei einer Frequenz von 400 kHz an die untere Elektrode angelegt. Damit wird O2 in den Plasmazustand versetzt. Wenn dieser Zustand gemäß 2D gehalten wird, reagieren der Kohlenstoff in der SiOCH Schicht 13 und der ankommende Sauerstoff miteinander, um den Kohlenstoff zu entfernen, wobei daher in der Schicht Hohlräume gebildet werden. Folglich wird die poröse SiOCH Schicht 13 gebildet.
  • Danach wird gemäß 2E der Wafer 11 auf 400°C erwärmt, wobei CXHY mit einer Strömungsgeschwindigkeit von etwa 100 SCCM in die Kammer eingeführt wird, während der Gasdruck auf etwa 0,4 Torr (53 Pa) eingestellt wird. Dann wird eine Leistung von 400 W bei einer Frequenz von 400 kHz an die untere Elektrode angelegt, um CXHY in den Plasmazustand zu versetzen. Während dieser Zustand gemäß 2E gehalten wird, wird die Kohlenwasserstoffschicht (isolierende Deckschicht) 17, die CXHY enthält, auf der porösen SiOCH Schicht ausgebildet, die die Innenwand des Öffnungsteils 16a enthält. Die SiOCH Schicht 12, die poröse SiOCH Schicht 13 und die Kohlenwasserstoffschicht 17 bilden als ein Ganzes eine poröse, isolierende Zwischenlagen-Schicht 13a.
  • Daraufhin wird gemäß 2F die SiOCH Schicht 12, die am Boden des Öffnungsteils 16a freiliegt, durch anisotropes Ätzen mittels eines gemischten Gases aus CF4, CHF3 und O2 entfernt, um einen Öffnungsteil 16b zu bilden. Damit kommt das Siliziumsubstrat 11 am Boden des neuen Öffnungsteils 16 zum Vorschein.
  • Hiernach wird die Verdrahtungs-Metallschicht (nicht dargestellt) ausgebildet, wobei dann die obere Verdrahtungsschicht durch Strukturierung der Verdrahtungs-Metallschicht ausgebildet wird.
  • Nach dem Verfahren zur Herstellung eines Halbleiterbauelements entsprechend der vorliegenden Erfindung wird, wie oben erwähnt wurde, die poröse SiOCH Schicht 13 auf der unterliegenden, isolierenden Schicht 12 ausgebildet, die aus der SiOCH Schicht besteht, wobei dann der Öffnungsteil 16a in der porösen SiOCH Schicht 13 ausgebildet wird.
  • Da ein Eindringen von Feuchtigkeit in die untere Schicht durch die unterliegende, isolierende Schicht 12 unterdrückt werden kann, kann ein Anhaften von Verunreinigungen auf dem Siliziumsubstrat, die Korrosion der Elektrode auf der Oberfläche des Siliziumsubstrats usw. verhindert werden.
  • Zusätzlich wird nach dem Schritt der Ausbildung des Öffnungsteils 16a in der porösen SiOCH Schicht 13 der Öffnungsteil 16a dem CXHY Gasplasma ausgesetzt. Demzufolge kann die Kohlenwasserstoffschicht 17, die das CXHY enthält, auf der Oberfläche der porösen SiOCH Schicht 13 ausgebildet werden, die die Innenwand des Öffnungsteils 16a enthält, wobei damit eine Verbesserung der Feuchtebeständigkeit erreicht werden kann.
  • Da in diesem Fall, wie nach dem ersten Ausführungsbeispiel, die Verbesserung der Feuchtebeständigkeit der porösen, isolierenden Zwischenlagen-Schicht 13a erreicht werden kann, kann man den guten Kontaktwiderstand zwischen den oberen und unteren Verdrahtungs-Elektroden usw. ohne die Verschlechterung der Eigenschaft einer niedrigen, Dielektrizitätskonstante erhalten. Infolgedessen ist das vorliegende Verfahren als das Verfahren der Ausbildung des Kontaktlochs in der porösen, isolierenden Zwischenlagen-Schicht 3a in der logischen, integrierten Hochgeschwindigkeits-Halbleiterschaltung wirksam und hat eine beachtliche Auswirkung auf die höhere Arbeitsgeschwindigkeit auf Grund der niedrigeren Dielektrizitätskonstante der isolierenden Zwischenlagen-Schicht.
  • (Zweites Ausführungsbeispiel)
  • 3 ist eine Schnittansicht, die ein Verfahren zur Herstellung eines Halbleiterbauelements entsprechend einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • Der Unterschied vom ersten Ausführungsbeispiel und dem zweiten Verfahren ist der, dass eine untere Verdrahtung (das leitende Substrat) 22, die aus einer Al-Schicht 22a und einer Ti-Schicht 22b auf der Al-Schicht 22a besteht, auf einer unteren, isolierenden Schicht 21 ausgebildet ist, die auf dem Siliziumsubstrat des Wafers ausgebildet ist.
  • 3 ist eine Schnittform, nachdem eine poröse, isolierende Zwischenschicht-Schicht bzw. Zwischenlagen-Schicht 24a und ein Öffnungsteil 26 auf der unteren Verdrahtung 22 durch Anwenden der vorliegenden Erfindung auf den Wafer ausgebildet werden. In 3 bezeichnet 23 eine unterliegende, isolierende Schicht, die aus dem gleichen Material wie das im ersten Ausführungsbeispiel ausgebildet ist; 24 eine poröse, isolierende Schicht, die aus dem gleichen Material wie das im ersten Ausführungsbeispiel ausgebildet ist und 25 eine isolierende Deckschicht, die aus dem gleichen Material wie das im ersten Ausführungsbeispiel oder im zweiten Verfahren ausgebildet ist.
  • Da im Fall des zweiten Ausführungsbeispiels das Eindringen von Feuchtigkeit in die poröse, isolierende Zwischenlagen-Schicht 24a und deren unteren Bereich durch die unterliegende, isolierende Schicht 23 und die isolierende Deckschicht 25 unterdrückt werden kann, kann die Korrosion der unteren Verdrahtung 22 verhindert werden.
  • Da in diesem Fall, wie nach dem ersten Ausführungsbeispiel, die Verbesserung der Feuchtebeständigkeit der porösen, isolierenden Zwischenlagen-Schicht 24a erreicht werden kann, kann man einen guten Kontaktwiderstand zwischen den oberen und unteren Verdrahtungsschichten ohne die Verschlechterung der Eigenschaft einer niedrigen, Dielektrizitätskonstante erhalten. Infolgedessen ist die vorliegende Erfindung als das Verfahren der Ausbildung des Kontaktlochs in der isolierenden Zwischenlagen-Schicht 24a in der logischen, integrierten Hochgeschwindigkeits-Halbleiterschaltung wirksam und hat eine beachtliche Auswirkung auf die höhere Arbeitsgeschwindigkeit auf Grund der niedrigeren Dielektrizitätskonstante der isolierenden Zwischenlagen-Schicht 24a.
  • Obwohl die vorliegende Erfindung ausführlich mit Bezug auf das Ausführungsbeispiel erläutert wurde, ist der Umfang der vorliegenden Erfindung nicht auf die in den oben genannten Ausführungsbeispielen konkret gezeigten Beispiele beschränkt. Verschiedene Modifikationen der oben genannten Ausführungsbeispiele können im Umfang der vorliegenden Erfindung, wie sie in den angeführten Ansprüchen definiert ist, enthalten sein.
  • Zum Beispiel wird nach dem ersten Ausführungsbeispiel die SiN Schicht 2 unter der porösen SiOCH Schicht 3 bereitgestellt, wobei aber andere isolierende Schichten wie die SiON Schicht bereitgestellt werden können. Die SiOCH Schicht 12 wird nach dem zweiten Verfahren unter der porösen SiOCH Schicht 13 bereitgestellt, wobei aber eine andere isolierende Schicht wie die SiN Schicht oder die SiON Schicht bereitgestellt werden kann. Zusätzlich kann nach einem für das Verständnis der Erfindung nützlichen Verfahren die unterliegende, isolierende Schicht, die aus einer SiOC Schicht oder einer SiOCHN Schicht ausgebildet ist, an Stelle dieser unterliegenden, isolierenden Schichten bereitgestellt werden. Hier bedeutet die SiOC Schicht eine isolierende Schicht, die nur Si, O, C und N enthält, wobei die SiOCHN Schicht eine isolierende Schicht bedeutet, die nur Si, O, C, H und N enthält. In diesem Fall kann die SiOC Schicht durch das Plasma-CVD-Verfahren mittels (CH3)3SiOSi(CH3)3 ausgebildet werden, dessen Strömungsgeschwindigkeit 50 SCCM unter der Bedingung beträgt, dass der Gasdruck auf 1 Torr (133 Pa) eingestellt und eine Leistung von 200 W bei einer Frequenz von 400 kHz an die untere Elektrode angelegt wird, wobei die SiOCHN Schicht durch das Plasma-CVD-Verfahren mittels eines Gases ausgebildet werden kann, in dem ein sehr kleiner Anteil von N2O zu dem die SiOCH Schicht ausbildenden Gas, d.h. dem gemischten Gas aus (CH3)3SiOSi(CH3)3 und O2, hinzugefügt wird.
  • Zusätzlich werden nach dem ersten Ausführungsbeispiel nach dem Schritt der Ausbildung des Öffnungsteils 7a in der porösen, isolierenden Zwischenlagen-Schicht 3a die Stickstoff enthaltenden, isolierenden Schichten 4, 4a auf der Oberfläche der porösen, isolierenden Zwischenlagen-Schicht 3a ausgebildet, die jeweils die Seitenwand des Öffnungsteils 7a enthält, in dem die freiliegende Oberfläche mit Ammoniakgas in Kontakt gebracht wird. In diesem Fall kann die freiliegende Oberfläche mit Stickstoffgas oder Sauerstoff-Dinitridgas an Stelle des Ammoniakgases in Kontakt gebracht werden.
  • Außerdem wird gemäß 1E, nachdem die Schutzschicht 5 entfernt wurde, die Innenwand des Öffnungsteils 7a mit Stickstoff enthaltendem Gas wie Ammoniakgas usw. in Kontakt gebracht. Alternativ kann die Innenwand des Öffnungsteils 7a mit dem Stickstoff enthaltenden Gas wie Ammoniakgas usw. in Kontakt gebracht werden, während die Schutzschicht 5 zurückgelassen wird. Die Verarbeitungsbedingungen können ähnlich zu dem Fall eingestellt werden, in dem die Schutzschicht entfernt wird.
  • Obwohl die poröse, isolierende Schicht 3 bereits mit der Stickstoff enthaltenden, isolierenden Schicht 4 bedeckt wurde, bevor die freiliegende Oberfläche mit dem Ammoniakgas in Kontakt gebracht wurde, wird die Stickstoff enthaltende, isolierende Schicht 4 nicht vor dem Kontakt mit dem Ammoniakgas ausgebildet. In diesem Fall wird die Oberfläche der porösen, isolierenden Schicht 3 direkt mit dem Ammoniakgas in Kontakt gebracht, so dass die Stickstoff enthaltende, isolierende Schicht 4 auf der Oberfläche der porösen, isolierenden Schicht 3 gebildet wird, während die Stickstoff enthaltende, isolierende Schicht 4a auf der inneren Oberfläche des Öffnungsteils 7a ausgebildet wird.
  • Außerdem wird nach den oben genannten Ausführungsbeispielen die poröse SiOCH Schicht als die porösen, isolierenden Schichten 3, 13, 24 verwendet. Alternativ kann die poröse SiOC Schicht oder die poröse SiOCHN Schicht verwendet werden.
  • Wie oben beschrieben wurde, wird gemäß der vorliegenden Erfindung die poröse, isolierende Zwischenschicht-Schicht bzw. Zwischenlagen-Schicht, die die poröse, isolierende Schicht enthält, auf der unterliegenden, isolierenden Schicht ausgebildet, die aus der Stickstoff enthaltenden, isolierenden Schicht ausgebildet ist, wobei dann der Öffnungsteil in der porösen, isolierenden Zwischenlagen-Schicht ausgebildet wird.
  • Da das Eindringen von Feuchtigkeit durch die unterliegende, isolierende Schicht 2 unterdrückt werden kann, kann die Korrosion der Verdrahtung usw. verhindert werden.
  • Zusätzlich können nach dem Schritt der Ausbildung des Öffnungsteils in der porösen, isolierenden Zwischenlagen-Schicht die Stickstoff enthaltenden, isolierenden Schichten auf der Oberfläche der isolierenden Zwischenlagen-Schicht und der Seitenwand des Öffnungsteils ausgebildet werden, in dem die freiliegende Oberfläche mit dem Gasplasma von Ammoniakgas, Stickstoffgas oder Sauerstoff-Nitridgas in Kontakt gebracht wird.
  • Demzufolge wird die gesamte Oberfläche der porösen, isolierenden Zwischenlagen-Schicht mit den Stickstoff enthaltenden, isolierenden Schichten bedeckt, wobei daher das Eindringen von Feuchtigkeit in die poröse, isolierende Zwischenlagen-Schicht weiter unterdrückt werden kann.
  • Außerdem kann nach dem Schritt der Ausbildung des Öffnungsteils in der porösen, isolierenden Zwischenlagen-Schicht der Öffnungsteil dem CXHY Gasplasma ausgesetzt werden. Demzufolge kann die Kohlenwasserstoffschicht, die das CXHY enthält, auf der Oberfläche der porösen, isolierenden Zwischenlagen-Schicht ausgebildet werden, die die Innenwand des Öffnungsteils enthält, vorbei damit die Verbesserung der Feuchtebeständigkeit erreicht werden kann.
  • Da, wie oben erwähnt wurde, eine Verbesserung der Feuchtebeständigkeit der porösen, isolierenden Zwischenlagen-Schicht erlangt werden kann, kann ein guter Kontaktwiderstand zwischen den oberen und unteren Verdrahtungsschichten ohne die Verschlechterung der Eigenschaft einer niedrigen Dielektrizitätskonstante erreicht werden. Infolgedessen ist die vorliegende Erfindung als das Verfahren der Ausbildung des Kontaktlochs in der isolierenden Zwischenlagen-Schicht in der logischen, integrierten Hochgeschwindigkeits-Halbleiterschaltung wirksam und hat eine beachtliche Auswirkung auf die höhere Arbeitsgeschwindigkeit auf Grund der niedrigen Dielektrizitätskonstante der isolierenden Zwischenlagen-Schicht.

Claims (6)

  1. Verfahren zur Herstellung eines Halbleiterbauelements mit den Schritten: Ausbildung einer Stickstoff enthaltenden isolierenden Schicht (2, 12) als unterliegende isolierende Schicht (2, 12), auf einem leitenden Substrat (1, 11); Ausbildung einer Silizium enthaltenden isolierenden Schicht (3, 13), die auch Kohlenstoff enthält, auf einer Oberfläche der unterliegenden isolierenden Schicht (2, 12), um eine isolierende Zwischenschicht-Schicht (3a, 13a) zur Verfügung zu stellen, die die unterliegende, Stickstoff enthaltende isolierende Schicht (2, 12) und die Silizium enthaltende Schicht (3, 13) enthält; Ätzen der Silizium enthaltenden isolierenden Schicht (3, 13), um eine Öffnung (7a, 16a) auszubilden, die sich bis zu der unterliegenden isolierenden Schicht (2, 12) erstreckt und diese freilegt; Kontaktieren der Silizium enthaltenden Schicht (3, 13) mit einem Sauerstoff-Gasplasma, um so die Silizium enthaltende isolierende Schicht (3, 13) in eine poröse, isolierende Schicht (3, 13) umzuwandeln; Kontaktieren einer Oberfläche der isolierenden Zwischenschicht-Schicht (3a) und einer Wandoberfläche der Öffnung (16) mit einem Plasma aus Ammoniakgas oder Stickstoffgas oder Sauerstoffnitridgas, um so eine weitere, Stickstoff enthaltende isolierende Schicht (4a) als eine Oberflächenschicht wenigstens auf der Wandoberfläche der Öffnung (6) auszubilden; oder Kontaktieren einer Oberfläche der porösen isolierenden Schicht (13) innerhalb und außerhalb der Öffnung (16a) mit einem CxHy Gasplasma, um so eine isolierende Kohlenwasserstoff-Schicht (17) auf der Oberfläche der porösen isolierenden Schicht (13) innerhalb und außerhalb der Öffnung (16a) auszubilden; und Ätzen der unterliegenden isolierenden Schicht (2) über die Öffnung (6, 16a), um das Substrat (1, 11) an einem Bodenbereich der Öffnung (16a) freizulegen.
  2. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, wobei der Schritt der Ausbildung der Öffnung (7a, 16a) vor dem Schritt des Kontaktierens der Silizium enthaltenden Schicht (3, 13) mit einem Sauerstoff-Gasplasma durchgeführt wird, um so die Silizium enthaltende isolierende Schicht (3, 13) in die poröse isolierende Schicht (3, 13) umzuwandeln.
  3. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, wobei der Schritt der Ausbildung der Öffnung (7a, 16a) nach dem Schritt des Kontaktierens der Silizium enthaltenden, isolierenden Schicht (3, 13) mit einem Sauerstoff-Gasplasma durchgeführt wird, um so die Silizium enthaltende Schicht (3, 13) in die poröse isolierende Schicht (3, 13) umzuwandeln.
  4. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, weiter mit dem Schritt: Vor dem Schritt der Ausbildung der weiteren, Stickstoff enthaltenden Schicht (4a) Ausbilden einer zweiten, Stickstoff enthaltenden Schicht (4a) auf der porösen isolierenden Schicht (3), wodurch die isolierende Zwischenschicht-Schicht (3a) die unterliegende, isolierende Schicht (2), die poröse, isolierende Schicht (3) und die zweite, Stickstoff enthaltende isolierende Schicht (4) umfasst.
  5. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, wobei in dem Schritt der Ausbildung der weiteren, Stickstoff enthaltenden isolierenden Schicht die isolierende Zwischenschicht-Schicht (3a) eine Zweischicht-Struktur hat, die aus der unterliegenden, isolierenden, Stickstoff enthaltenden Schicht (2) und der porösen isolierenden Schicht (3) zusammengesetzt ist, und wobei die weitere, Stickstoff enthaltende isolierende Schicht (4) auf der Oberfläche der porösen, isolierenden Schicht innerhalb und außerhalb der Öffnung (6) ausgebildet wird.
  6. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, wobei die Oberfläche des Substrates (1), auf der die unterliegende isolierende Schicht (2) ausgebildet wird, eine Metallverdrahtung (22) oder Silizium ist.
DE60022857T 2000-02-07 2000-04-13 Verfahren zur Herstellung eines Halbleiterbauelements Expired - Fee Related DE60022857T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000029387A JP3365554B2 (ja) 2000-02-07 2000-02-07 半導体装置の製造方法
JP2000029387 2000-02-07

Publications (2)

Publication Number Publication Date
DE60022857D1 DE60022857D1 (de) 2005-11-03
DE60022857T2 true DE60022857T2 (de) 2006-03-23

Family

ID=18554660

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60022857T Expired - Fee Related DE60022857T2 (de) 2000-02-07 2000-04-13 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (6)

Country Link
US (1) US6514855B1 (de)
EP (2) EP1566837A3 (de)
JP (1) JP3365554B2 (de)
KR (1) KR100369511B1 (de)
DE (1) DE60022857T2 (de)
TW (1) TW493240B (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3643533B2 (ja) * 2000-12-27 2005-04-27 株式会社東芝 半導体装置およびその製造方法
US6541842B2 (en) * 2001-07-02 2003-04-01 Dow Corning Corporation Metal barrier behavior by SiC:H deposition on porous materials
GB0117250D0 (en) * 2001-07-14 2001-09-05 Trikon Holdings Ltd Method of forming a conductive interconnect
JP3745257B2 (ja) 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP2003068850A (ja) * 2001-08-29 2003-03-07 Tokyo Electron Ltd 半導体装置およびその製造方法
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7411215B2 (en) * 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US20040071878A1 (en) * 2002-08-15 2004-04-15 Interuniversitair Microelektronica Centrum (Imec Vzw) Surface preparation using plasma for ALD Films
CN1296986C (zh) * 2002-08-30 2007-01-24 茂德科技股份有限公司 后端制作工艺整合的方法
JP2004128256A (ja) 2002-10-03 2004-04-22 Oki Electric Ind Co Ltd 多層構造半導体素子の製造方法
JP3898133B2 (ja) * 2003-01-14 2007-03-28 Ｎｅｃエレクトロニクス株式会社 ＳｉＣＨＮ膜の成膜方法。
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4417027B2 (ja) * 2003-05-21 2010-02-17 株式会社半導体エネルギー研究所 発光装置
KR100951565B1 (ko) 2003-06-27 2010-04-09 주식회사 하이닉스반도체 반도체소자 제조 방법
JP4057972B2 (ja) 2003-07-25 2008-03-05 富士通株式会社 半導体装置の製造方法
KR101060561B1 (ko) * 2003-12-24 2011-08-31 매그나칩 반도체 유한회사 반도체 소자의 층간 절연막 형성 방법
US20060099802A1 (en) * 2004-11-10 2006-05-11 Jing-Cheng Lin Diffusion barrier for damascene structures
US7517791B2 (en) * 2004-11-30 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7732349B2 (en) * 2004-11-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of insulating film and semiconductor device
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7135402B2 (en) * 2005-02-01 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Sealing pores of low-k dielectrics using CxHy
US7365026B2 (en) * 2005-02-01 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. CxHy sacrificial layer for cu/low-k interconnects
KR100698094B1 (ko) 2005-07-27 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
JP4892209B2 (ja) * 2005-08-22 2012-03-07 日立化成デュポンマイクロシステムズ株式会社 半導体装置の製造方法
KR20080047660A (ko) * 2006-11-27 2008-05-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US20080246124A1 (en) * 2007-04-04 2008-10-09 James Mathew Plasma treatment of insulating material
FR2926397B1 (fr) * 2008-01-16 2010-02-12 Commissariat Energie Atomique Procede de fabrication de films dielectriques permeables
FR2926294B1 (fr) * 2008-01-16 2010-08-13 Commissariat Energie Atomique Procede de realisation de cavites d'air dans des microstructures
FR3018951B1 (fr) * 2014-03-18 2017-06-09 Commissariat Energie Atomique Procede de gravure d'un materiau dielectrique poreux
US10354883B2 (en) * 2017-10-03 2019-07-16 Mattson Technology, Inc. Surface treatment of silicon or silicon germanium surfaces using organic radicals
DE112017008195B4 (de) * 2017-11-14 2023-06-22 Mitsubishi Electric Corporation Halbleitereinrichtung und Verfahren zu deren Herstellung

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2727106B2 (ja) 1988-03-30 1998-03-11 東京エレクトロン株式会社 膜形成方法
JPH04139825A (ja) 1990-10-01 1992-05-13 Nec Corp シリコン酸化膜の形成方法及びその装置
JPH04309228A (ja) 1991-04-08 1992-10-30 Fujitsu Ltd 半導体装置の製造方法
JPH04311059A (ja) * 1991-04-09 1992-11-02 Oki Electric Ind Co Ltd 配線容量の低減方法
JP3151440B2 (ja) 1991-10-29 2001-04-03 ノードバーグ日本株式会社 自走式破砕機
JP3006641B2 (ja) 1992-09-09 2000-02-07 富士通株式会社 Ａｔｍ交換機における呼受付判定装置
JP2684942B2 (ja) 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JP2666681B2 (ja) 1993-06-11 1997-10-22 日本電気株式会社 半導体装置の製造方法
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
JP2820070B2 (ja) 1995-08-11 1998-11-05 日本電気株式会社 プラズマ化学気相成長法とその装置
US5891804A (en) * 1996-04-18 1999-04-06 Texas Instruments Incorporated Process for conductors with selective deposition
US6156651A (en) 1996-12-13 2000-12-05 Texas Instruments Incorporated Metallization method for porous dielectrics
JPH10229083A (ja) 1997-02-14 1998-08-25 Sony Corp 金属配線および／または金属プラグの形成方法
JPH10256363A (ja) 1997-03-13 1998-09-25 Sony Corp 半導体装置およびその製造方法
JPH1118239A (ja) 1997-06-23 1999-01-22 Sumitomo Electric Ind Ltd 熱収縮チューブ用収縮工具および収縮方法
EP0935284A1 (de) * 1998-01-29 1999-08-11 Chul-Ju Hwang CVD eines siliziumhaltigen Films unter Verwendung von Si2H6
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
FR2798512B1 (fr) * 1999-09-14 2001-10-19 Commissariat Energie Atomique Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre
EP1094506A3 (de) * 1999-10-18 2004-03-03 Applied Materials, Inc. Schutzschicht für Filme mit besonders kleiner Dielektrizitätskonstante
US6541367B1 (en) 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films

Also Published As

Publication number Publication date
TW493240B (en) 2002-07-01
JP3365554B2 (ja) 2003-01-14
EP1566837A2 (de) 2005-08-24
KR100369511B1 (ko) 2003-02-05
US6514855B1 (en) 2003-02-04
JP2001223267A (ja) 2001-08-17
EP1122773A2 (de) 2001-08-08
EP1122773A3 (de) 2003-03-26
EP1566837A3 (de) 2006-10-25
KR20010077813A (ko) 2001-08-20
DE60022857D1 (de) 2005-11-03
EP1122773B1 (de) 2005-09-28

Similar Documents

Publication Publication Date Title
DE60022857T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69333604T2 (de) Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand
DE69535502T2 (de) Dielektrische Zwischenschicht für eine Halbleitervorrichtung
DE60005874T2 (de) Herstellungsverfahren für einen porösen Siliziumoxid-Film
DE69308727T2 (de) Herstellungsverfahren von einer Halbleitervorrichtung mit einer begrabenen Kontaktstruktur
DE60038423T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69838202T2 (de) Endpunktfühlung und Apparat
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE69832226T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Aluminium-Kontakten oder -vias
DE19963864A1 (de) Plasmabehandlung zur Verbesserung der Haftung anorganischer Dielektrika auf Kupfer
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE4140180C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE112004001530B4 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
DE69535488T2 (de) Verfahren zur Isolierung von Leitungen unter Verwendung von Materialien mit niedriger dielektrischer Konstante und damit hergestellte Strukturen
DE69114346T2 (de) Verfahren zum Herstellen von mehrlagigen koplanaren Leitungs-/Isolator-Schichten unter Verwendung von lichtempfindlichem Polyimid.
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE10224167A1 (de) Ein Halbleiterelement mit einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration und ein Verfahren zur Herstellung desselben
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE60209835T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE19645033A1 (de) Verfahren zur Bildung eines Metalldrahtes
DE3034900C2 (de) Verfahren zur Herstellung einer aluminiumhaltigen Leiterschicht
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee