JPH04311059A - 配線容量の低減方法 - Google Patents

配線容量の低減方法

Info

Publication number
JPH04311059A
JPH04311059A JP3076504A JP7650491A JPH04311059A JP H04311059 A JPH04311059 A JP H04311059A JP 3076504 A JP3076504 A JP 3076504A JP 7650491 A JP7650491 A JP 7650491A JP H04311059 A JPH04311059 A JP H04311059A
Authority
JP
Japan
Prior art keywords
oxide film
film
wiring
thickness
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3076504A
Other languages
English (en)
Inventor
Hideki Ito
英樹 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3076504A priority Critical patent/JPH04311059A/ja
Publication of JPH04311059A publication Critical patent/JPH04311059A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
、特に配線容量の低減方法に関するものである。
【０００２】
【従来の技術】従来の技術による配線の例を図３に示す
。従来の配線図３の４及び７は、ＣＶＤ法等によるＳｉ
Ｏ２　膜５を主体とする絶縁膜により分離・絶縁されて
いた。しかしながらＳｉＯ２　膜は比誘電率εが３．９
であり、配線４と７の間の容量は、対向面積Ｓ１　、配
線間距離Ｔ１　及び真空中の比誘電率ε０　により容量
Ｃ＝Ｓ１　εε０　／Ｔ１　で表わされる。素子の微細
化に伴ない配線間距離Ｔ１　は縮小される傾向にあり配
線容量が増加するという問題があった。
【０００３】この配線間容量を低減するために配線間の
酸化膜を除去し絶縁を空気で行なうエアブリッジ法が提
案されている。この構造の一例を図４に示す。この方法
によれば比誘電率εはほぼ１になるため配線間容量は図
３及び図４においてＴ２　＝Ｔ１　，Ｓ２　＝Ｓ１　の
場合、比誘電率の比が約４分の１になるため配線容量も
約４分の１と小さくなる。
【０００４】
【発明が解決しようとする課題】しかしながら前述した
エアブリッジ法では図４中の配線９を支えるのは配線ピ
ラー８のみなので、機械的な強度に乏しく製造工程中に
破壊することが多く、歩留りが極めて悪いという問題点
があった。また機械的強度をあげるため保護膜を形成す
ると、保護膜が配線間に侵入し保護膜の比誘電率の分だ
け配線容量が増加してしまう。保護膜を形成しない場合
、配線は通常金属、特にアルミ合金が多用されているた
め、デバイスを完成させても耐腐食性に乏しく信頼性が
悪いという問題もあった。以上の観点から、エアブリッ
ジ法ではデバイスの大量生産はできないという問題点が
あった。
【０００５】
【課題を解決するための手段】この発明は前記問題点を
除去するために、半導体装置の配線間絶縁膜の形成工程
において、第１の配線層上に通常のＣＶＤ法等により密
な薄い酸化膜と密な薄い窒化膜を順次成長させた後、多
孔質の厚い酸化膜を成長させるようにしたものである。
【０００６】
【作用】この発明によれば、半導体装置の製造方法にお
いて以上の様な工程を導入したので、密な薄い酸化膜と
密な薄い窒化膜により絶縁耐圧を確保しつつ、多孔質の
厚い酸化膜による低い比誘電率により上下の配線間の容
量を低減させることができ、従って前記問題点を除去で
きるのである。
【０００７】
【実施例】図１に本発明による第１の実施例を示す。図
１（ａ）は半導体基板１上に素子分離領域２と素子形成
領域３を形成し、第１の配線４を形成した後に膜厚５０
０〜２０００Åの酸化膜１０と、膜厚約２００Åの窒化
膜１１をＣＶＤ法等により順次成長させた状態を示して
いる。この酸化膜１０は後に成長させる多孔質の酸化膜
の絶縁耐圧が低い為、それを補って所望の絶縁耐圧を得
るための予防処置的なものである。また窒化膜１１は所
望の絶縁耐圧を得ると同時に多孔質酸化膜形成時の影響
を下地へ伝えないためのしゃへい膜であるので、条件に
よっては不要である。
【０００８】図１（ｂ）は膜厚３０００〜５０００Åの
多孔質の酸化膜１２を成長させ段差部１３をＳＯＧ（ス
ピン・オン・ガラス）１４で埋め込んだ後、更に膜厚５
００〜２０００Åの酸化膜１５をＣＶＤ法等により成長
させた状態を示している。多孔質の酸化膜の形成方法と
して２００℃未満の低温でプラズマＣＶＤ法により酸化
膜を成長させる方法がある。この方法によると最大２割
程度まで比誘電率を下げることができる。これは多孔質
となることで膜密度が下がり絶縁体として空気も用いる
ようになる為である。この方法では多孔質の酸化膜１２
のステップカバレジ（段差被覆率）が悪く段差部でくび
れ１３が発生するので、第２の配線を平坦化するために
は必要に応じてＳＯＧ（スピン・オン・ガラス）１４の
塗布を用いると良い。以上の状態で絶縁膜の比誘電率は
最低で３．２程度まで低下する。上層の酸化膜１５は第
２配線層形成時の影響を多孔質の酸化膜に伝えない為の
ものである。次にコンタクト６を開口し、第２の配線層
を形成し、図示しない保護膜を形成して完成する。絶縁
膜全体の比誘電率は、同一膜厚の場合多孔質の酸化膜１
２が占める割合が大きい程下がるが密な酸化膜１０，１
５、密な窒化膜１１等がないと工程マージンや特性が劣
化するため、比率はそれほど変化できない。
【０００９】図２に本発明の第２の実施例を示す。これ
は第１の実施例では、コンタクト６の側壁部で、配線と
多孔質の酸化膜が接するため配線形成時のダメージや多
孔質の酸化膜におよぶ可能性があるため、コンタクト６
の側壁部において酸化膜のサイドウォール１６を形成し
、多孔質の酸化膜の露出を防いだものである。
【００１０】
【発明の効果】以上のように、本発明の製造方法によれ
ば、層間絶縁膜に多孔質の酸化膜を用いることにより第
１の従来例と同条件（Ｔ１　＝Ｔ３，Ｓ１　＝Ｓ３　）
の場合において配線間容量を最大２割程度削減できる。 また多孔質の酸化膜を密な酸化膜ではさみ、多孔質の酸
化膜が露出しないようになっているので工程マージンが
悪くなることがなく大量生産が可能でかつ歩留りの向上
が達成される。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す工程断面図。
【図２】本発明の第２の実施例を示す構造断面図。
【図３】従来の第１の実施例を示す構造断面図。
【図４】従来の第２の実施例を示す構造断面図。
【符号の説明】
１　　　　半導体基板 ２　　　　素子分離領域 ３　　　　素子形成領域 ４　　　　第１の配線 ５　　　　絶縁層 ７　　　　第２の配線 １０，１５　　　　密な酸化膜 １１　　　　密な窒化膜 １２　　　　多孔質な酸化膜 １４　　　　ＳＯＧ膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　少なくとも２層以上の配線をもつ半導
    体装置の配線間絶縁膜として、多孔質の酸化膜を含む多
    層膜を用いることを特徴とする配線容量の低減方法。
  2. 【請求項２】　　請求項１記載の多層膜が下層より酸化
    膜、窒化膜、多孔質の酸化膜、酸化膜の構成であること
    を特徴とする配線容量の低減方法。
  3. 【請求項３】　　請求項１記載の多層膜が、下層より酸
    化膜多孔質の酸化膜、酸化膜の構成であることを特徴と
    する配線容量の低減方法。
  4. 【請求項４】　　請求項１記載の多孔質の酸化膜の形成
    方法として、２００℃未満のプラズマＣＶＤにより酸化
    膜を成長させることを特徴とする配線容量の低減方法。
JP3076504A 1991-04-09 1991-04-09 配線容量の低減方法 Pending JPH04311059A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3076504A JPH04311059A (ja) 1991-04-09 1991-04-09 配線容量の低減方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3076504A JPH04311059A (ja) 1991-04-09 1991-04-09 配線容量の低減方法

Publications (1)

Publication Number Publication Date
JPH04311059A true JPH04311059A (ja) 1992-11-02

Family

ID=13607071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3076504A Pending JPH04311059A (ja) 1991-04-09 1991-04-09 配線容量の低減方法

Country Status (1)

Country Link
JP (1) JPH04311059A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
JPH0870002A (ja) * 1994-08-29 1996-03-12 Nec Corp 半導体装置およびその製造方法
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
WO2000002241A1 (en) * 1998-07-07 2000-01-13 Alliedsignal Inc. Vapor deposition routes to nanoporous silica
EP1122773A2 (en) * 2000-02-07 2001-08-08 Canon Sales Co., Inc. Semiconductor device manufacturing method
JP2008028825A (ja) * 2006-07-24 2008-02-07 Kyocera Corp 弾性表面波装置及び通信装置
JP2012028532A (ja) * 2010-07-22 2012-02-09 Fujitsu Ltd 半導体パッケージ及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5661344A (en) * 1994-08-05 1997-08-26 Texas Instruments Incorporated Porous dielectric material with a passivation layer for electronics applications
JPH0870002A (ja) * 1994-08-29 1996-03-12 Nec Corp 半導体装置およびその製造方法
WO2000002241A1 (en) * 1998-07-07 2000-01-13 Alliedsignal Inc. Vapor deposition routes to nanoporous silica
EP1122773A2 (en) * 2000-02-07 2001-08-08 Canon Sales Co., Inc. Semiconductor device manufacturing method
EP1122773A3 (en) * 2000-02-07 2003-03-26 Canon Sales Co., Inc. Semiconductor device manufacturing method
JP2008028825A (ja) * 2006-07-24 2008-02-07 Kyocera Corp 弾性表面波装置及び通信装置
JP2012028532A (ja) * 2010-07-22 2012-02-09 Fujitsu Ltd 半導体パッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
KR100187601B1 (ko) 반도체장치 및 그 제조방법
JPH10163317A (ja) 半導体装置及びその製造方法
EP0703611B1 (en) Method for insulating metal leads using a low dielectric constant material, and structures formed therewith
JPH04311059A (ja) 配線容量の低減方法
JPH08213392A (ja) 半導体素子及びその製造方法
JPH06302599A (ja) 半導体装置およびその製造方法
JPH0744178B2 (ja) 半導体装置の製造方法
JPH10144865A (ja) 薄膜キャパシタ及びその製造方法
JPS6211781B2 (ja)
JPH0897379A (ja) 半導体集積回路とその製法
JPH08293581A (ja) 強誘電体薄膜キャパシタ
JPH0642481B2 (ja) 半導体装置の製法
JPS6056291B2 (ja) 誘電体絶縁分離基板の製造法
JP2942063B2 (ja) 半導体装置の製造方法
JPS5843538A (ja) 半導体集積回路装置
JPH0513407A (ja) 半導体装置およびその製造方法
JPH06140386A (ja) 半導体装置の構造
JPH04112533A (ja) 半導体装置用多重配線層およびその製造方法
JPH04130754A (ja) 半導体装置の製造方法
KR20020057340A (ko) 반도체 소자의 다층 배선 구조 및 그 제조방법
JPH0714918A (ja) 半導体素子の製造方法
JPS60246652A (ja) 平坦化導電体配線の形成方法
JPH049372B2 (ja)
JPH0794583A (ja) 半導体集積回路装置の製造方法
JPH05109718A (ja) 半導体装置