JPH06140386A - 半導体装置の構造 - Google Patents
半導体装置の構造Info
- Publication number
- JPH06140386A JPH06140386A JP4118193A JP4118193A JPH06140386A JP H06140386 A JPH06140386 A JP H06140386A JP 4118193 A JP4118193 A JP 4118193A JP 4118193 A JP4118193 A JP 4118193A JP H06140386 A JPH06140386 A JP H06140386A
- Authority
- JP
- Japan
- Prior art keywords
- sio
- film
- nsg
- silicon oxide
- teos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 Ｏ3 ＴＥＯＳ常圧ＣＶＤシリコン酸化膜の吸
湿性を低くすることによって、高歩留りと高信頼性を有
する優れた半導体装置を提供することを目的とする。 【構成】 プラズマＣＶＤシリコン酸化膜とＯ3 ＴＥＯ
Ｓ常圧ＣＶＤシリコン酸化膜との積層絶縁膜に於て、下
層のプラズマＣＶＤシリコン酸化膜の膜質を、赤外吸収
スペクトルの３４００ｃｍ-1付近のＨ−ＯＨピークがな
く、また大気放置によっても前記ピークの増大がない様
に制御することによってＯ3 ＴＥＯＳ常圧ＣＶＤ膜の吸
湿性を低下させ、かつ段差被覆性を向上させる。
湿性を低くすることによって、高歩留りと高信頼性を有
する優れた半導体装置を提供することを目的とする。 【構成】 プラズマＣＶＤシリコン酸化膜とＯ3 ＴＥＯ
Ｓ常圧ＣＶＤシリコン酸化膜との積層絶縁膜に於て、下
層のプラズマＣＶＤシリコン酸化膜の膜質を、赤外吸収
スペクトルの３４００ｃｍ-1付近のＨ−ＯＨピークがな
く、また大気放置によっても前記ピークの増大がない様
に制御することによってＯ3 ＴＥＯＳ常圧ＣＶＤ膜の吸
湿性を低下させ、かつ段差被覆性を向上させる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の構造、特
に多層配線構造における層間絶縁膜の構造に関するもの
である。
に多層配線構造における層間絶縁膜の構造に関するもの
である。
【０００２】
【従来の技術】図３は従来の半導体装置の製造方法の一
例を示す工程断面図である。この図において１１は絶縁
膜、１２は第１層配線、１３はＯ2 とテトラエチルオル
ソシリケート（以下ＴＥＯＳと称す。）を用いたプラズ
マ化学気相成長法によるシリコン酸化膜（以下Ｐ−Ｓｉ
Ｏと称す。）である。また１４はＯ3 とＴＥＯＳを用い
た常圧化学気相成長法によるシリコン酸化膜（以下Ｏ3
ＴＥＯＳ−ＮＳＧと称す。）であり、１５は第２層配線
である。
例を示す工程断面図である。この図において１１は絶縁
膜、１２は第１層配線、１３はＯ2 とテトラエチルオル
ソシリケート（以下ＴＥＯＳと称す。）を用いたプラズ
マ化学気相成長法によるシリコン酸化膜（以下Ｐ−Ｓｉ
Ｏと称す。）である。また１４はＯ3 とＴＥＯＳを用い
た常圧化学気相成長法によるシリコン酸化膜（以下Ｏ3
ＴＥＯＳ−ＮＳＧと称す。）であり、１５は第２層配線
である。
【０００３】以下、この図３に基づき工程の説明をす
る。
る。
【０００４】まず図３（ａ）に示すように絶縁膜１１上
に第１層配線として、アルミニウム合金系の配線層１２
を、膜厚７０００Å程度にスパッタリング等で堆積さ
せ、通常のホトリソ・エッチングによりパターニングす
る。次にＰ−ＳｉＯを２０００Å成長させ、続いてＯ3
ＴＥＯＳ−ＮＳＧ１４を８０００Å成長させると図３
（ｂ）の如くなる。
に第１層配線として、アルミニウム合金系の配線層１２
を、膜厚７０００Å程度にスパッタリング等で堆積さ
せ、通常のホトリソ・エッチングによりパターニングす
る。次にＰ−ＳｉＯを２０００Å成長させ、続いてＯ3
ＴＥＯＳ−ＮＳＧ１４を８０００Å成長させると図３
（ｂ）の如くなる。
【０００５】次に、第１層配線１２と第２層配線１５と
の電気的導通を得るための図示しない開孔、すなわちス
ルーホールをホトリソ・エッチングにより形成した後、
第２層配線１５を第１層配線と同様の手順で形成したの
が図３（ｃ）である。以上で多層配線の絶縁膜構造が完
成する。
の電気的導通を得るための図示しない開孔、すなわちス
ルーホールをホトリソ・エッチングにより形成した後、
第２層配線１５を第１層配線と同様の手順で形成したの
が図３（ｃ）である。以上で多層配線の絶縁膜構造が完
成する。
【０００６】
【発明が解決しようとする課題】しかしながら、以上述
べた従来技術の多層配線絶縁膜構造ではＯ3 ＴＥＯＳ−
ＮＳＧの吸湿性によって、以下に述べる課題がある。
べた従来技術の多層配線絶縁膜構造ではＯ3 ＴＥＯＳ−
ＮＳＧの吸湿性によって、以下に述べる課題がある。
【０００７】 水の侵入により半導体装置の構成素子
であるＭＯＳＦＥＴの特性が劣化する。
であるＭＯＳＦＥＴの特性が劣化する。
【０００８】 スルーホール開孔後、第２層配線を形
成する際に、スルーホール側壁からのガスの離脱によっ
て第１層配線との導通がとれなくなる。
成する際に、スルーホール側壁からのガスの離脱によっ
て第１層配線との導通がとれなくなる。
【０００９】 配線材料であるアルミ合金が腐食す
る。
る。
【００１０】また、多層配線・絶縁膜の平坦性が充分で
ないため、 上層配線のカバレージが悪化する。 ホトリソ工程における焦点深度が大きくなり精度の
良い微細加工が困難となる。 といった問題が発生し、半導体装置の歩留り低下や信頼
性の低下をもたらすことになる。
ないため、 上層配線のカバレージが悪化する。 ホトリソ工程における焦点深度が大きくなり精度の
良い微細加工が困難となる。 といった問題が発生し、半導体装置の歩留り低下や信頼
性の低下をもたらすことになる。
【００１１】この発明は、半導体装置における層間絶縁
膜の構造、特にプラズマＣＶＤシリコン酸化膜（Ｐ−Ｓ
ｉＯ2 ）とＯ3 ＴＥＯＳ常圧ＣＶＤシリコン酸化膜（Ｏ
3 ＴＥＯＳ−ＮＳＧ）を用いて多層配線層間絶縁膜を形
成する時に、Ｏ3 ＴＥＯＳ−ＮＳＧの吸湿性が高いこと
によって発生するＭＯＳＦＥＴの特性劣化、スルーホー
ルの導通不良、及びアルミ合金配線の腐食といった問題
と、層間絶縁膜の平坦性が充分でないという問題を除去
するために、Ｏ3 ＴＥＯＳ−ＮＳＧ膜質の下地依存性
（下地によって膜質が変化する性質）を利用して、下地
であるプラズマＣＶＤシリコン酸化膜（Ｐ−ＳｉＯ）の
膜質を制御することによって、Ｏ3 ＴＥＯＳ−ＮＳＧの
吸湿性を低くして、またＯ3 ＴＥＯＳ−ＮＳＧの平坦性
・段差被覆性を向上させて、高歩留りと、高信頼性を有
する優れた半導体装置を提供することを目的としたもの
である。
膜の構造、特にプラズマＣＶＤシリコン酸化膜（Ｐ−Ｓ
ｉＯ2 ）とＯ3 ＴＥＯＳ常圧ＣＶＤシリコン酸化膜（Ｏ
3 ＴＥＯＳ−ＮＳＧ）を用いて多層配線層間絶縁膜を形
成する時に、Ｏ3 ＴＥＯＳ−ＮＳＧの吸湿性が高いこと
によって発生するＭＯＳＦＥＴの特性劣化、スルーホー
ルの導通不良、及びアルミ合金配線の腐食といった問題
と、層間絶縁膜の平坦性が充分でないという問題を除去
するために、Ｏ3 ＴＥＯＳ−ＮＳＧ膜質の下地依存性
（下地によって膜質が変化する性質）を利用して、下地
であるプラズマＣＶＤシリコン酸化膜（Ｐ−ＳｉＯ）の
膜質を制御することによって、Ｏ3 ＴＥＯＳ−ＮＳＧの
吸湿性を低くして、またＯ3 ＴＥＯＳ−ＮＳＧの平坦性
・段差被覆性を向上させて、高歩留りと、高信頼性を有
する優れた半導体装置を提供することを目的としたもの
である。
【００１２】
【課題を解決するための手段】この発明は前記課題を解
決するために、前記プラズマＣＶＤシリコン酸化膜（Ｐ
−ＳｉＯ）の膜質を、赤外吸収スペクトルの３４００ｃ
ｍ-1付近に現れるＨ−ＯＨの吸収がなく、また大気放置
によってもこの吸収の増加がないように制御すること
で、Ｏ3 ＴＥＯＳ−ＮＳＧの吸湿性を低下させ平坦性・
段差被覆性を向上させるようにしたものである。
決するために、前記プラズマＣＶＤシリコン酸化膜（Ｐ
−ＳｉＯ）の膜質を、赤外吸収スペクトルの３４００ｃ
ｍ-1付近に現れるＨ−ＯＨの吸収がなく、また大気放置
によってもこの吸収の増加がないように制御すること
で、Ｏ3 ＴＥＯＳ−ＮＳＧの吸湿性を低下させ平坦性・
段差被覆性を向上させるようにしたものである。
【００１３】
【作用】この発明によれば、多層配線の層間絶縁膜にお
いて、Ｐ−ＳｉＯ2 とＯ3 ＴＥＯＳ−ＮＳＧの積層構造
の下層Ｐ−ＳｉＯ2 の膜質を以上のように制御したの
で、上層のＯ3 ＴＥＯＳ−ＮＳＧの吸湿性を低下させ、
かつ平坦性・段差被覆性を向上させることができ、よっ
てＭＯＳＦＥＴの劣化、スルーホールの導通不良、及び
アルミ合金系配線の腐食、上層配線のカバレージ不足、
微細加工性の低下といった問題が回避できるのである。
いて、Ｐ−ＳｉＯ2 とＯ3 ＴＥＯＳ−ＮＳＧの積層構造
の下層Ｐ−ＳｉＯ2 の膜質を以上のように制御したの
で、上層のＯ3 ＴＥＯＳ−ＮＳＧの吸湿性を低下させ、
かつ平坦性・段差被覆性を向上させることができ、よっ
てＭＯＳＦＥＴの劣化、スルーホールの導通不良、及び
アルミ合金系配線の腐食、上層配線のカバレージ不足、
微細加工性の低下といった問題が回避できるのである。
【００１４】
【実施例】以下、この発明の実施例を順を追って説明す
る。まず従来技術と同様に第１層配線まで形成し、続い
てプラズマＣＶＤシリコン酸化膜（Ｐ−ＳｉＯ）を２０
００Å成長させる。このＰ−ＳｉＯの膜質を赤外吸収ス
ペクトルの３４００ｃｍ-1付近に現われるＨ−ＯＨの吸
収がなく、また大気放置によってもこの吸収の増加がな
いように制御する。この膜質は、例えば放電周波数１
３．５６ＭＨｚの平行平板型プラズマＣＶＤ装置を用い
ＴＥＯＳ流量３３０ｃｃ／ｍｉｎ、Ｏ2 流量７３０ｃｃ
／ｍｉｎ、圧力１０Ｔｏｒｒ、温度３９０℃、電極間距
離４．７ｍｍ、ＲＦパワー２．０Ｗ／ｃｍ2 という条件
で実現できる。
る。まず従来技術と同様に第１層配線まで形成し、続い
てプラズマＣＶＤシリコン酸化膜（Ｐ−ＳｉＯ）を２０
００Å成長させる。このＰ−ＳｉＯの膜質を赤外吸収ス
ペクトルの３４００ｃｍ-1付近に現われるＨ−ＯＨの吸
収がなく、また大気放置によってもこの吸収の増加がな
いように制御する。この膜質は、例えば放電周波数１
３．５６ＭＨｚの平行平板型プラズマＣＶＤ装置を用い
ＴＥＯＳ流量３３０ｃｃ／ｍｉｎ、Ｏ2 流量７３０ｃｃ
／ｍｉｎ、圧力１０Ｔｏｒｒ、温度３９０℃、電極間距
離４．７ｍｍ、ＲＦパワー２．０Ｗ／ｃｍ2 という条件
で実現できる。
【００１５】図１（ａ）にＰ−ＳｉＯの成膜直後の赤外
吸収スペクトルを示す。この図において、Ｐ−ＳｉＯ
Ａは前記膜質条件を満たす条件、Ｐ−ＳｉＯ Ｂは満た
さない条件で膜を成長させたものである。Ｐ−ＳｉＯ
Ａは、３６５０ｃｍ-1付近の吸収係数が１．４×１０-2
ｃｍ-1であり、３４００ｃｍ-1付近のＨ−ＯＨの吸収ス
ペクトルは観察されない。Ｐ−ＳｉＯ ＢはＳｉ−ＯＨ
のピークの吸収係数が２．２×１０-2ｃｍ-1であり、Ｈ
−ＯＨの吸収スペクトルも明らかに観察される。
吸収スペクトルを示す。この図において、Ｐ−ＳｉＯ
Ａは前記膜質条件を満たす条件、Ｐ−ＳｉＯ Ｂは満た
さない条件で膜を成長させたものである。Ｐ−ＳｉＯ
Ａは、３６５０ｃｍ-1付近の吸収係数が１．４×１０-2
ｃｍ-1であり、３４００ｃｍ-1付近のＨ−ＯＨの吸収ス
ペクトルは観察されない。Ｐ−ＳｉＯ ＢはＳｉ−ＯＨ
のピークの吸収係数が２．２×１０-2ｃｍ-1であり、Ｈ
−ＯＨの吸収スペクトルも明らかに観察される。
【００１６】図１（ｂ）は、Ｐ−ＳｉＯを成膜後４６時
間大気中に放置した後の赤外吸収スペクトルである。Ｐ
−ＳｉＯ Ａ′は、前記膜質条件を満たす条件、Ｐ−Ｓ
ｉＯＢ′は満たさない条件で成膜したものである。図１
（ａ）で示したＰ−ＳｉＯＡとＰ−ＳｉＯ Ｂと比較す
ると、Ｐ−ＳｉＯ Ａ′のスペクトルは殆んど変化して
いないのに対し、Ｐ−ＳｉＯ Ｂ′のスペクトルではＨ
−ＯＨのピークが大きくなっていることがわかる。
間大気中に放置した後の赤外吸収スペクトルである。Ｐ
−ＳｉＯ Ａ′は、前記膜質条件を満たす条件、Ｐ−Ｓ
ｉＯＢ′は満たさない条件で成膜したものである。図１
（ａ）で示したＰ−ＳｉＯＡとＰ−ＳｉＯ Ｂと比較す
ると、Ｐ−ＳｉＯ Ａ′のスペクトルは殆んど変化して
いないのに対し、Ｐ−ＳｉＯ Ｂ′のスペクトルではＨ
−ＯＨのピークが大きくなっていることがわかる。
【００１７】次に、このＰ−ＳｉＯ Ａ及びＰ−ＳｉＯ
Ｂの膜２０００Å上に、Ｏ3 とＴＥＯＳを用いたＯ3
ＴＥＯＳ−ＮＳＧを８０００Å形成した時のＯ3 ＴＥＯ
Ｓ−ＮＳＧの吸湿性を比較する。図２は、昇温脱離ガス
分析によって、大気放置によるＯ3 ＴＥＯＳ−ＮＳＧか
らの放出水分の経時変化を測定したものである。Ｏ3Ｔ
ＥＯＳ−ＮＳＧからの放出水分は、下地がＰ−ＳｉＯ
Ｂに比べ、下地がＰ−ＳｉＯ Ａの方が少ないことがわ
かる。つまりＯ3 ＴＥＯＳ−ＮＳＧの吸湿性が減少して
いるのである。以後の工程は、従来技術と同様に、スル
ーホールを得た後、第２層配線を形成する。また、下地
Ｐ−ＳｉＯの形成条件によってＯ3 ＴＥＯＳ−ＮＳＧの
平坦性・段差被覆性も変化している。図４は、膜厚７０
００Åのメタル配線上に、Ｐ−ＳｉＯを２０００Å形成
し、更にＯ3 ＴＥＯＳ−ＮＳＧを８０００Å形成したと
きの配線間スペース幅に対する残留段差を示す図であ
る。この図においてＰ−ＳｉＯＡ″は前記膜質条件を満
たす条件、Ｐ−ＳｉＯ Ｂ″は満たさない条件で膜を成
長させたものである。図から明らかなようにＰ−ＳｉＯ
Ｂ″を下地に使う場合よりＰ−ＳｉＯ Ａ″を使った
方が残留段差が小さく、Ｏ3 ＴＥＯＳ−ＮＳＧの平坦性
・段差被覆性が向上していることがわかる。
Ｂの膜２０００Å上に、Ｏ3 とＴＥＯＳを用いたＯ3
ＴＥＯＳ−ＮＳＧを８０００Å形成した時のＯ3 ＴＥＯ
Ｓ−ＮＳＧの吸湿性を比較する。図２は、昇温脱離ガス
分析によって、大気放置によるＯ3 ＴＥＯＳ−ＮＳＧか
らの放出水分の経時変化を測定したものである。Ｏ3Ｔ
ＥＯＳ−ＮＳＧからの放出水分は、下地がＰ−ＳｉＯ
Ｂに比べ、下地がＰ−ＳｉＯ Ａの方が少ないことがわ
かる。つまりＯ3 ＴＥＯＳ−ＮＳＧの吸湿性が減少して
いるのである。以後の工程は、従来技術と同様に、スル
ーホールを得た後、第２層配線を形成する。また、下地
Ｐ−ＳｉＯの形成条件によってＯ3 ＴＥＯＳ−ＮＳＧの
平坦性・段差被覆性も変化している。図４は、膜厚７０
００Åのメタル配線上に、Ｐ−ＳｉＯを２０００Å形成
し、更にＯ3 ＴＥＯＳ−ＮＳＧを８０００Å形成したと
きの配線間スペース幅に対する残留段差を示す図であ
る。この図においてＰ−ＳｉＯＡ″は前記膜質条件を満
たす条件、Ｐ−ＳｉＯ Ｂ″は満たさない条件で膜を成
長させたものである。図から明らかなようにＰ−ＳｉＯ
Ｂ″を下地に使う場合よりＰ−ＳｉＯ Ａ″を使った
方が残留段差が小さく、Ｏ3 ＴＥＯＳ−ＮＳＧの平坦性
・段差被覆性が向上していることがわかる。
【００１８】以上の実施例では、主としてＰ−ＳｉＯ膜
のＨ−ＯＨの吸収係数に着目したが、Ｓｉ−ＯＨの吸収
係数を減少させることもＰ−ＳｉＯ上層のＯ3 ＴＥＯＳ
−ＮＳＧの吸湿性を低減させる働きがあることを付け加
えておく。
のＨ−ＯＨの吸収係数に着目したが、Ｓｉ−ＯＨの吸収
係数を減少させることもＰ−ＳｉＯ上層のＯ3 ＴＥＯＳ
−ＮＳＧの吸湿性を低減させる働きがあることを付け加
えておく。
【００１９】またＰ−ＳｉＯの膜質を制御するのに、プ
ラズマＣＶＤ装置の種々のパラメータ（ガス流量、圧
力、温度等）を変化させることにより、以上記した以外
の条件であっても膜質の制御が可能なことは言うまでも
ない。
ラズマＣＶＤ装置の種々のパラメータ（ガス流量、圧
力、温度等）を変化させることにより、以上記した以外
の条件であっても膜質の制御が可能なことは言うまでも
ない。
【００２０】
【発明の効果】以上、詳細に説明した通り、この発明に
よればＰ−ＳｉＯとＯ3 ＴＥＯＳ−ＮＳＧを用いた積層
の層間絶縁膜を形成するときに、下層であるＰ−ＳｉＯ
の膜質を赤外吸収スペクトルの３４００ｃｍ-1付近の吸
収がなくまた大気放置によっても、この吸収の増加がな
いように制御することによって、Ｏ3 ＴＥＯＳ−ＮＳＧ
の吸湿性を低下させ、かつ段差被覆性を向上させること
ができる。よってＭＯＳＦＥＴやスルーホール、及び配
線の信頼性を損なわない層間絶縁膜が形成でき、歩留り
の良い、優れた半導体装置の提供が可能となるものであ
る。
よればＰ−ＳｉＯとＯ3 ＴＥＯＳ−ＮＳＧを用いた積層
の層間絶縁膜を形成するときに、下層であるＰ−ＳｉＯ
の膜質を赤外吸収スペクトルの３４００ｃｍ-1付近の吸
収がなくまた大気放置によっても、この吸収の増加がな
いように制御することによって、Ｏ3 ＴＥＯＳ−ＮＳＧ
の吸湿性を低下させ、かつ段差被覆性を向上させること
ができる。よってＭＯＳＦＥＴやスルーホール、及び配
線の信頼性を損なわない層間絶縁膜が形成でき、歩留り
の良い、優れた半導体装置の提供が可能となるものであ
る。
【図１】Ｐ−ＳｉＯ成膜直後の赤外吸収スペクトル
（ａ）と大気放置４６時間のＰ−ＳｉＯの赤外吸収スペ
クトル（ｂ）
（ａ）と大気放置４６時間のＰ−ＳｉＯの赤外吸収スペ
クトル（ｂ）
【図２】Ｏ3 ＴＥＯＳ−ＮＳＧからの放出水分の経時変
化
化
【図３】従来技術による層間膜形成の工程断面図
【図４】下地によるＯ3 ＴＥＯＳ−ＮＳＧの段差被覆性
の変化
の変化
Ｐ−ＳｉＯ Ａ 制御された条件で形成されたＰ−Ｓ
ｉＯ膜の赤外吸収スペクトル Ｐ−ＳｉＯ Ｂ 制御されていない条件で形成された
Ｐ−ＳｉＯ膜の赤外吸収スペクトル Ｐ−ＳｉＯ Ａ′ 制御された条件で形成されたＰ−Ｓ
ｉＯ膜を４６時間大気放置後の赤外吸収スペクトル Ｐ−ＳｉＯ Ｂ′ 制御されていない条件で形成された
Ｐ−ＳｉＯ膜を４６時間大気放置後の赤外吸収スペクト
ル Ｐ−ＳｉＯ Ａ″ 制御された条件で形成されたＰ−Ｓ
ｉＯ膜上にＯ3ＴＥＯＳ−ＮＳＧを成長させた場合の段
差被覆性 Ｐ−ＳｉＯ Ｂ″ 制御されていない条件で形成された
Ｐ−ＳｉＯ膜上にＯ3 ＴＥＯＳ−ＮＳＧを成長させた場
合の段差被覆性 １１ 絶縁膜 １２ 第１層配線 １３ プラズマＣＶＤシリコン酸化膜 １４ Ｏ3 ＴＥＯＳ常圧シリコン酸化膜 １５ 第２層配線
ｉＯ膜の赤外吸収スペクトル Ｐ−ＳｉＯ Ｂ 制御されていない条件で形成された
Ｐ−ＳｉＯ膜の赤外吸収スペクトル Ｐ−ＳｉＯ Ａ′ 制御された条件で形成されたＰ−Ｓ
ｉＯ膜を４６時間大気放置後の赤外吸収スペクトル Ｐ−ＳｉＯ Ｂ′ 制御されていない条件で形成された
Ｐ−ＳｉＯ膜を４６時間大気放置後の赤外吸収スペクト
ル Ｐ−ＳｉＯ Ａ″ 制御された条件で形成されたＰ−Ｓ
ｉＯ膜上にＯ3ＴＥＯＳ−ＮＳＧを成長させた場合の段
差被覆性 Ｐ−ＳｉＯ Ｂ″ 制御されていない条件で形成された
Ｐ−ＳｉＯ膜上にＯ3 ＴＥＯＳ−ＮＳＧを成長させた場
合の段差被覆性 １１ 絶縁膜 １２ 第１層配線 １３ プラズマＣＶＤシリコン酸化膜 １４ Ｏ3 ＴＥＯＳ常圧シリコン酸化膜 １５ 第２層配線
Claims (1)
- 【請求項１】 半導体装置の構造であって、 （ａ）半導体基板上に形成された絶縁膜と、 （ｂ）前記絶縁膜上に形成された第１の配線層と、 （ｃ）前記絶縁膜上、及び第１の配線層上に形成された
赤外吸収スペクトルの３４００ｃｍ-1付近のＨ−ＯＨピ
ークがなく、また大気放置によっても前記ピークの増大
がないプラズマＣＶＤシリコン酸化膜と、 （ｄ）前記プラズマＣＶＤシリコン酸化膜上に形成され
たＯ3 ＴＥＯＳ常圧ＣＶＤシリコン酸化膜と、 を具備することを特徴とする半導体装置の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118193A JPH06140386A (ja) | 1992-09-11 | 1993-03-02 | 半導体装置の構造 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24336292 | 1992-09-11 | ||
| JP4-243362 | 1992-09-11 | ||
| JP4118193A JPH06140386A (ja) | 1992-09-11 | 1993-03-02 | 半導体装置の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140386A true JPH06140386A (ja) | 1994-05-20 |
Family
ID=26380745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4118193A Pending JPH06140386A (ja) | 1992-09-11 | 1993-03-02 | 半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140386A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037274A (en) * | 1995-02-17 | 2000-03-14 | Fujitsu Limited | Method for forming insulating film |
| JP2007142066A (ja) * | 2005-11-17 | 2007-06-07 | Renesas Technology Corp | 半導体装置の製造方法 |
-
1993
- 1993-03-02 JP JP4118193A patent/JPH06140386A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037274A (en) * | 1995-02-17 | 2000-03-14 | Fujitsu Limited | Method for forming insulating film |
| US6448666B1 (en) | 1995-02-17 | 2002-09-10 | Fujitsu Limited | Semiconductor device and method for forming insulating film |
| JP2007142066A (ja) * | 2005-11-17 | 2007-06-07 | Renesas Technology Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000867B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2000077406A (ja) | 半導体装置の製造方法 | |
| US6218287B1 (en) | Method of fabricating a semiconductor structure | |
| JPH06140386A (ja) | 半導体装置の構造 | |
| JPH04311059A (ja) | 配線容量の低減方法 | |
| US6472330B1 (en) | Method for forming an interlayer insulating film, and semiconductor device | |
| JPH05175506A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2865517B2 (ja) | Ｔｉ／ＴｉＮ／Ｗ膜のドライエッチング方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2810649B2 (ja) | 半導体装置 | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JPH05343542A (ja) | 半導体素子の製造方法 | |
| JPH07153840A (ja) | 半導体装置およびその製造方法 | |
| JPH0629282A (ja) | 半導体装置の製造方法 | |
| JPH0653505A (ja) | 逆スタッガ型薄膜トランジスタ及びその製造方法 | |
| JPH10256367A (ja) | 半導体装置の製造方法 | |
| JPH09139428A (ja) | 半導体装置 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPH06151410A (ja) | 窒化チタン膜の形成方法 | |
| KR100265837B1 (ko) | 반도체장치의장벽금속막형성방법 | |
| JPH09321141A (ja) | 半導体装置の製造方法 | |
| JPH10116900A (ja) | 半導体装置の製造方法 | |
| JPH05259296A (ja) | 半導体装置およびその製造方法 | |
| JPH07130847A (ja) | 半導体装置およびその製造方法 | |
| JPH1022382A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010403 |