JP2810649B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2810649B2
JP2810649B2 JP8132183A JP13218396A JP2810649B2 JP 2810649 B2 JP2810649 B2 JP 2810649B2 JP 8132183 A JP8132183 A JP 8132183A JP 13218396 A JP13218396 A JP 13218396A JP 2810649 B2 JP2810649 B2 JP 2810649B2
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
insulating film
vapor deposition
chemical vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8132183A
Other languages
English (en)
Other versions
JPH08274174A (ja
Inventor
佳居 実沢
誠 秋月
弘行 青江
征基 平瀬
敦 齋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15075337&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2810649(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8132183A priority Critical patent/JP2810649B2/ja
Publication of JPH08274174A publication Critical patent/JPH08274174A/ja
Application granted granted Critical
Publication of JP2810649B2 publication Critical patent/JP2810649B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に係
り、詳しくは、複数の導電層間の層間絶縁膜の構成に関
するものである。
【0002】
【従来の技術】従来の半導体装置における配線構造の一
例を図1に示す。図1において、21はシリコン基板を
示す。シリコン基板21上面全域には絶縁膜22が形成
され、絶縁膜22上にはAlからなる第1導電層23が
パターン形成されている。第1導電層23表面を含んで
絶縁膜22の上面にはシリコン酸化膜24が形成され、
シリコン酸化膜24上には、シリコン酸化膜25、シリ
コン酸化膜26が積層形成されている。
【0003】これら3層のシリコン酸化膜24、25、
26にて層間絶縁膜200が構成されている。層間絶縁
膜200(シリコン酸化膜26)上にはAlからなる第
2導電層28が形成されている。次に、このような構成
の配線構造の作製手順について説明する。まず、シリコ
ン基板21の上に絶縁膜22を形成した後、Al等の金
属を蒸着法、スパッタ法あるいは化学気相成長法により
積層し、ホトリソグラフィ技術を用いてパターニングし
て第1導電層23を形成する。第1導電層23の上に
は、有機シランと酸素とを主成分とする気相からプラズ
マ励起による化学気相成長法によりシリコン酸化膜24
を堆積する。
【0004】シリコン酸化膜24の上には、有機シラン
とオゾンとを主成分とする気相から熱励起による化学気
相成長法によりシリコン酸化膜25を堆積する。シリコ
ン酸化膜25の上には、シリコン酸化膜24と同様にプ
ラズマ励起による化学気相成長法によりシリコン酸化膜
26を堆積する。シリコン酸化膜24、25及び26か
らなる層間絶縁膜200の上にはAl等の金属を蒸着
法、スパッタ法あるいは化学気相成長法により積層して
第2導電層28を形成する。
【0005】
【発明が解決しようとする課題】上述したような半導体
装置にあっては、層間絶縁膜の構成において以下のよう
な問題点があった。有機シランとオゾンとを主成分とす
る気相から熱励起による化学気相成長法により堆積した
シリコン酸化膜は、強い吸湿性を有し、成膜後に空気中
から水分を吸収する。シリコン酸化膜中に取り込まれた
水分が、Al配線の腐食、絶縁機能の低下をもたらすこ
とは、例えば、特開平3−29345号公報に記載され
ている。従って、層間絶縁膜として使用するシリコン酸
化膜の吸湿は、半導体装置の信頼性の上で大きな問題と
なっている。
【0006】図1に示すような半導体装置の層間絶縁膜
200の構成にあっては、このような吸湿性を有するシ
リコン酸化膜25の上に吸湿性を有さないシリコン酸化
膜26を堆積しているが、シリコン酸化膜26を堆積し
た後でも、シリコン酸化膜25は空気中の水分を吸収し
て上述したような信頼性上の問題が生ずる場合がある。
【0007】本発明は、斯かる事情に鑑みてなされたも
のであり、水分が絶縁膜に覆われている導電層に与える
悪影響を防止し、導電層の特性を長期に亘って保持する
ことにより、半導体装置としての信頼性を高めることを
その目的とする。
【0008】
【課題を解決するための手段】本発明の半導体装置は、
複数の導電層間の層間絶縁膜として、吸湿性の高い第1
絶縁膜と、有機シランと酸素とを主成分とする気相から
プラズマ励起により化学気相成長させられ、前記第1絶
縁膜の表面を覆うシリコン酸化膜とを備えた半導体装置
において、前記シリコン酸化膜の厚さを200nm以上
とし、更に、前記第1絶縁膜における前記シリコン酸化
膜とは反対側に、第1絶縁膜よりも吸湿性の低い第2絶
縁膜を設けることをその要旨とする。また、本発明の半
導体装置は、導電層上の絶縁膜として、吸湿性の高い第
1絶縁膜と、有機シランと酸素とを主成分とする気相か
らプラズマ励起により化学気相成長させられ、前記第1
絶縁膜の表面を覆うシリコン酸化膜とを備えたものであ
って、前記シリコン酸化膜の厚さを200nm以上と
し、更に、前記第1絶縁膜における前記シリコン酸化膜
とは反対側に、第1絶縁膜よりも吸湿性の低い第2絶縁
膜を設けることをその要旨とする。
【0009】すなわち、吸湿性を有する第1絶縁膜の表
面が、厚さ200nm以上の吸湿性がきわめて低いシリ
コン酸化膜にて覆われているので、第1絶縁膜における
吸湿が防止される。しかも、第1絶縁膜における前記シ
リコン酸化膜と反対側には、第1絶縁膜よりも吸湿性の
低い第2絶縁膜を設けているので、万一第1絶縁膜が吸
湿しても、水分が導電層に到達することを防止する。
【0010】このシリコン酸化膜と第2絶縁膜との相乗
効果により、絶縁膜に覆われている導電層への水分の進
出を遮断する。以下、吸湿性を有するシリコン酸化膜に
おける吸湿を防止すべく、これを覆うように形成するシ
リコン酸化膜の厚さを200nm以上とした限定理由に
ついて説明する。
【0011】図2に示すように、シリコン基板31上に
有機シランとオゾンとを主成分とする気相から熱励起に
よる化学気相成長法によりシリコン酸化膜35を、有機
シランと酸素とを主成分とする気相からプラズマ励起に
よる化学気相成長法によりシリコン酸化膜36を、この
順に堆積した試料を作製した。シリコン酸化膜35とシ
リコン酸化膜36との膜厚構成を変えて、下記の表1に
示すA,B,C,D及びEの5種類の試料を用意した。
【0012】
【表1】
【0013】尚、試料B,C及びDはシリコン酸化膜3
5を堆積後、試料を空気にさらすことなくシリコン酸化
膜36を堆積した。従って、試料B,C,Dの吸湿はシ
リコン酸化膜36を堆積した後のみにおいて起きる。各
試料におけるシリコン酸化膜35、36の形成条件は同
じである。シリコン酸化膜35は、TEOS(tetraeth
ylortho-silicate,テトラエトキシシラン,Si(OC2
54)とオゾン(O2−4%O3)とを減圧下、400
℃で熱励起により化学気相成長(Chemical Vapor Depos
ition,CVD)させたもの(以下、TEOS−O3系熱CV
Dシリコン酸化膜35という)である。また、シリコン
酸化膜36は、TEOSと酸素とを400℃でプラズマ
励起によるCVDで堆積させたもの(以下、TEOS−
2系プラズマCVDシリコン酸化膜36という)であ
る。
【0014】試料の吸湿性はFT−IR(フーリエ変換
赤外分光)法による赤外吸収スペクトルの変化により測
定した。本実験では吸湿したTEOS−O3系熱CVD
シリコン酸化膜35の赤外吸収スペクトルに現れる93
0cm-1付近の吸収(以下、930cm-1吸収という)
ピーク高さにより吸湿の進行を評価した。図3に試料
A,B,C,D及びEの空気中放置時間に対する930
cm-1吸収ピーク高さの変化を示す。試料Aの結果(○
印)より、TEOS−O3系熱CVDシリコン酸化膜3
5は空気中から水分を吸収すること、そして、試料Eの
結果(●印)より、TEOS−O2系プラズマCVDシ
リコン酸化膜36は空気中では吸湿性を示さないことが
わかる。
【0015】試料B,C及びDの結果(□印、△印及び
▽印)より、TEOS−O3系熱CVDシリコン酸化膜
35とTEOS−O2系プラズマCVDシリコン酸化膜
36との2層膜においては、TEOS−O3系熱CVD
シリコン酸化膜35の上に堆積されたTEOS−O2
プラズマCVDシリコン酸化膜36の膜厚が増加する
と、930cm-1吸収ピーク高さが減少することが分か
る。そして、試料Dでは、TEOS−O2系プラズマC
VDシリコン酸化膜36単層である試料Eと同様に93
0cm-1吸収はみられない。
【0016】以上により、吸湿性を有するTEOS−O
3系熱CVDシリコン酸化膜35の上に吸湿性を有さな
いTEOS−O2系プラズマCVDシリコン酸化膜36
を堆積して、TEOS−O3系熱CVDシリコン酸化膜
35の吸湿を防止する方法に関して次の2点がわかる。 (ア) TEOS−O2系プラズマCVDシリコン酸化
膜36の膜厚が100nm以下では、空気中からの吸湿
を完全に防止することはできない。
【0017】(イ) TEOS−O2系プラズマCVD
シリコン酸化膜36の膜厚を200nm以上にすると空
気中からの吸湿を30日以上の長期にわたり防止するこ
とができる。 (ア)、(イ)より図1における層間絶縁膜200を形
成する工程の中で、有機シランとオゾンを主成分とする
気相から熱励起による化学気相成長法により堆積された
シリコン酸化膜25上の、有機シランと酸素とを主成分
とする気相からプラズマ励起による化学気相成長により
堆積されたシリコン酸化膜26の膜厚を200nm以上
とすることにより、層間絶縁膜200形成後のシリコン
酸化膜25における空気中からの吸湿を防止することが
できる。
【0018】
【発明の実施の形態】本発明を具体化した実施形態を図
を参照して説明する。図4は本実施形態における半導体
装置の断面図であり、図中11はシリコン基板を示す。
シリコン基板11上面全域には絶縁膜12が形成され、
絶縁膜12上にはAlからなる第1導電層13がパター
ン形成されている。第1導電層13表面を含んで絶縁膜
12の上面には、有機シランと酸素とを主成分とする気
相からプラズマ励起による化学気相成長により堆積され
たシリコン酸化膜14が形成されている。シリコン酸化
膜14上には、有機シランとオゾンとを主成分とする気
相から熱励起による化学気相成長により堆積されたシリ
コン酸化膜15が形成されている。また、シリコン酸化
膜15上には、有機シランと酸素とを主成分とする気相
からプラズマ励起による化学気相成長により堆積された
シリコン酸化膜16が厚さ200nm以上に形成されて
いる。これらの3層のシリコン酸化膜14、15、16
にて層間絶縁膜100が構成されている。
【0019】層間絶縁膜100(シリコン酸化膜16)
上には、Alからなる第2導電層18が形成されてい
る。第1導電層13上方の一部の層間絶縁膜100は除
去されていて、第1導電層13、第2導電層18を接続
するためのコンタクトホール19となっている。コンタ
クトホール19の側壁には、有機シランと酸素とを主成
分とする気相からプラズマ励起による化学気相成長によ
り堆積されたサイドウォール17が厚さ200nm以上
に形成されている。コンタクトホール19の中央部に
は、第2導電層18が延在して下方の第1導電層13と
接続している。
【0020】本半導体装置では、吸湿性を有するシリコ
ン酸化膜15上に吸湿性を有さないシリコン酸化膜16
を厚さ200nm以上形成しているので、前述の実験結
果(図3)からもわかるように、このシリコン酸化膜1
5の空気中からの吸湿を完全に防止できる。次に、この
ような構成をなす配線構造の作製手順を、その工程を示
す図5を参照して説明する。
【0021】まず、MOSトランジスタを形成したシリ
コン基板11の上に絶縁膜12を形成した後、Al等の
金属を蒸着法、スパッタ法あるいは化学気相成長法によ
り積層し、ホトリソグラフィー技術を用いたパターニン
グにより第1導電層13を形成し、その後、有機シラン
と酸素とを主成分とする気相からプラズマ励起による化
学気相成長により堆積したシリコン酸化膜14を形成す
る(図5(a))。
【0022】有機シランと酸素とを主成分とする気相か
らプラズマ励起による化学気相成長により堆積されるシ
リコン酸化膜は、厚く堆積するとオーバーハングが生じ
る。本工程でのオーバーハングは、後の有機シランとオ
ゾンとを主成分とする気相から熱励起による化学気相成
長によりシリコン酸化膜を堆積する工程において、第1
導電層の間隔が狭い部分においてボイドを発生させる可
能性がある。そのため、本工程におけるシリコン酸化膜
14の膜厚は、後の有機シランとオゾンとを主成分とす
る気相から熱励起による化学気相成長によりシリコン酸
化膜を堆積する工程において、ボイドが発生しない程度
にとどめる必要がある。
【0023】次に、有機シランとオゾンとを主成分とす
る気相から熱励起による化学気相成長によりシリコン酸
化膜15を形成した後、有機シランと酸素とを主成分と
する気相からプラズマ励起による化学気相成長により、
シリコン酸化膜16を200nm以上堆積させて、層間
絶縁膜100を形成する(図5(b))。ここで、シリ
コン酸化膜15を形成後、空気にさらすことなくシリコ
ン酸化膜16を形成すれば、吸湿が全く無いシリコン酸
化膜15を得ることができ、層間絶縁膜100の信頼性
をさらに向上させることができる。
【0024】有機シランとオゾンとを主成分とする気相
から熱励起による化学気相成長により堆積されたシリコ
ン酸化膜は、非常に優れたステップカバレジを示すの
で、ボイドを発生することなくシリコン酸化膜14形成
時の段差の穴埋めを行うことができる。しかし、クラッ
ク耐性に問題があり、厚く堆積するとクラックが発生す
る。クラックの発生は、半導体装置の信頼性のうえで好
ましくない。
【0025】また、有機シランとオゾンとを主成分とす
る気相から熱励起による化学気相成長により堆積された
シリコン酸化膜は、絶縁性においても有機シランと酸素
とを主成分とする気相からプラズマ励起による化学気相
成長により堆積されたシリコン酸化膜に比べて劣る。こ
のため、本工程におけるシリコン酸化膜15の膜厚は、
後の工程において必要な平坦性を得た上で、できる限り
薄くする必要がある。
【0026】次に、ホトリソグラフィ技術及びエッチン
グ技術を用いて、第1導電層13と第2導電層18との
間での接続を得るためのコンタクトホール19を層間絶
縁膜100に形成した後、有機シランと酸素とを主成分
とする気相からプラズマ励起による化学気相成長法によ
り厚さ200nm以上のシリコン酸化膜17aを全域に
形成する(図5(c))。
【0027】次いで、異方性エッチングによりコンタク
トホール19の側壁にシリコン酸化膜17aからなる厚
さ200nm以上のサイドウォール17を形成した後、
Al等の金属を蒸着法、スパッタ法あるいは化学気相成
長法により積層して第2導電層18を形成する(図5
(d))。尚、上記実施形態においては、第1、第2導
電層13、18間の層間絶縁膜100を、有機シランと
オゾンとを主成分とする気相から熱励起による化学気相
成長により堆積したシリコン酸化膜15の上下に有機シ
ランと酸素とを主成分とする気相からプラズマ励起によ
る化学気相成長によるシリコン酸化膜14、16を堆積
した3層構造としている。本発明の目的の一つは、有機
シランと酸素とを主成分とする気相からプラズマ励起に
よる化学気相成長により堆積したシリコン酸化膜と有機
シランとオゾンとを主成分とする気相から熱励起による
化学気相成長により堆積したシリコン酸化膜とを用いて
構成された層間絶縁膜において、有機シランとオゾンと
を主成分とする気相から熱励起による化学気相成長によ
り堆積されたシリコン酸化膜の吸湿を防止することであ
り、層間絶縁膜が4層以上の積層構造である場合におい
ても同様の効果を奏する。
【0028】また、上記実施形態においては、有機シラ
ンと酸素とを主成分とする気相からプラズマ励起による
化学気相成長により堆積されたシリコン酸化膜、有機シ
ランとオゾンとを主成分とする気相から熱励起による化
学気相成長により堆積されたシリコン酸化膜及び有機シ
ランと酸素とを主成分とする気相からプラズマ励起によ
る化学気相成長により堆積されたシリコン酸化膜を順次
積層することにより層間絶縁膜を形成しているが、層間
絶縁膜の平坦性を向上させる目的で、上記工程中に、等
方性あるいは異方性エッチバックを行った場合において
も同様の効果を奏する。
【0029】更に、上記実施形態では、第1、第2導電
層13、18をAl等の金属としたが、これが例えば、
多結晶シリコン等のいかなる導電層であった場合におい
ても同様の効果を奏する。
【0030】
【発明の効果】本発明にあっては、吸湿性を有する第1
絶縁膜の表面を、厚さ200nm以上の吸湿性がきわめ
て低いシリコン酸化膜で覆って、第1絶縁膜における吸
湿を防止すると共に、第1絶縁膜におけるシリコン酸化
膜とは反対側に、第1絶縁膜よりも吸湿性の低い第2絶
縁膜を設けて、万一第1絶縁膜が吸湿しても、水分が導
電層に到達することを防止するので、このシリコン酸化
膜と第2絶縁膜との相乗効果により、絶縁膜に覆われて
いる導電層への水分の進出を効果的に遮断することがで
きる。
【0031】従って、絶縁膜に覆われている導電層の特
性を長期に亘って保持することができ、半導体装置とし
ての信頼性を高めることができる。
【図面の簡単な説明】
【図1】従来の半導体装置における配線構造の一例を示
す断面図である。
【図2】本発明における数値限定のために作製した実験
用試料の構造を示す断面図である。
【図3】各実験用試料におけるシリコン酸化膜の吸湿性
を示すグラフである。
【図4】本発明の半導体装置における配線構造の一例を
示す断面図である。
【図5】図4に示す配線構造を得る工程を示す断面図で
ある。
【符号の説明】 11 シリコン基板 13 第1導電層 14 シリコン酸化膜(第2絶縁膜) 15 シリコン酸化膜(第1絶縁膜) 16 プラズマCVD法で形成したシリコン酸化膜 18 第2導電層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平瀬 征基 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (72)発明者 齋田 敦 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 平3−194932(JP,A) 特開 平4−346461(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の導電層間の層間絶縁膜として、吸
    湿性の高い第1絶縁膜と、有機シランと酸素とを主成分
    とする気相からプラズマ励起により化学気相成長させら
    れ、前記第1絶縁膜の表面を覆うシリコン酸化膜とを備
    えた半導体装置において、前記シリコン酸化膜の厚さを
    200nm以上とし、更に、前記第1絶縁膜における前
    記シリコン酸化膜とは反対側に、第1絶縁膜よりも吸湿
    性の低い第2絶縁膜を設けることを特長とした半導体装
    置。
  2. 【請求項2】 導電層上の絶縁膜として、吸湿性の高い
    第1絶縁膜と、有機シランと酸素とを主成分とする気相
    からプラズマ励起により化学気相成長させられ、前記第
    1絶縁膜の表面を覆うシリコン酸化膜とを備えた半導体
    装置において、前記シリコン酸化膜の厚さを200nm
    以上とし、更に、前記第1絶縁膜における前記シリコン
    酸化膜とは反対側に、第1絶縁膜よりも吸湿性の低い第
    2絶縁膜を設けることを特長とした半導体装置。
JP8132183A 1996-05-27 1996-05-27 半導体装置 Expired - Lifetime JP2810649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8132183A JP2810649B2 (ja) 1996-05-27 1996-05-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8132183A JP2810649B2 (ja) 1996-05-27 1996-05-27 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3298172A Division JPH0758733B2 (ja) 1991-10-17 1991-10-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH08274174A JPH08274174A (ja) 1996-10-18
JP2810649B2 true JP2810649B2 (ja) 1998-10-15

Family

ID=15075337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8132183A Expired - Lifetime JP2810649B2 (ja) 1996-05-27 1996-05-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2810649B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173451B2 (ja) * 1998-02-25 2001-06-04 日本電気株式会社 半導体装置及びその製造方法
JP3644887B2 (ja) 2000-04-11 2005-05-11 松下電器産業株式会社 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194932A (ja) * 1989-12-22 1991-08-26 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH08274174A (ja) 1996-10-18

Similar Documents

Publication Publication Date Title
KR100278657B1 (ko) 반도체장치의금속배선구조및그제조방법
EP1122773B1 (en) Semiconductor device manufacturing method
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
JP2002164342A (ja) 半導体装置及びその製造方法
JP2004253790A (ja) 半導体装置及びその製造方法
JP2000077406A (ja) 半導体装置の製造方法
US7186640B2 (en) Silicon-rich oxide for copper damascene interconnect incorporating low dielectric constant dielectrics
JP3435186B2 (ja) 半導体装置
JP2810649B2 (ja) 半導体装置
KR20030007862A (ko) 반도체 장치와 그 제조 방법
JPH05218015A (ja) 半導体装置
US8334204B2 (en) Semiconductor device and manufacturing method therefor
JP2723559B2 (ja) 半導体集積回路装置
JPH05109910A (ja) 半導体装置
JPH08306787A (ja) 半導体装置及び半導体装置の製造方法
US20070072412A1 (en) Preventing damage to interlevel dielectric
JPH0555199A (ja) 半導体装置
JPH05234991A (ja) 半導体装置
JP2001144180A (ja) 多層配線構造及びその製造方法
KR100448245B1 (ko) 반도체 소자의 금속배선간 절연막 형성방법
JP2002184858A (ja) 半導体素子の製造方法
JP2002134610A (ja) 半導体装置の製造方法
JPH0629410A (ja) 半導体装置及びその製造方法
KR101005740B1 (ko) 반도체 소자의 구리배선 형성방법
KR100272661B1 (ko) 반도체디바이스의층간절연막형성방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100731

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100731

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110731

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 14