JPH05218015A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05218015A JPH05218015A JP1510592A JP1510592A JPH05218015A JP H05218015 A JPH05218015 A JP H05218015A JP 1510592 A JP1510592 A JP 1510592A JP 1510592 A JP1510592 A JP 1510592A JP H05218015 A JPH05218015 A JP H05218015A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- sin
- protective film
- surface protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、吸水性に優れた表面保護膜を有す
る半導体装置を得ることを目的とする。 【構成】 半導体素子が形成された基板上の絶縁膜
（１）の所定部分には、上層配線（２）が施されてい
る。この上層配線（２）を含む絶縁膜（１）上には、第
（１）のＳｉＮ層（３１）、ＳｉＯ2 層（４）、及び第
２のＳｉＮ層（３２）が順次積層されて表面保護膜を形
成している。上述の構造によれば、表面保護膜の上層を
形成する第２のＳｉＮ層（３２）にごくわずかに存在す
るピンホールを透過して浸入する水分は、吸水性のある
ＳｉＯ2 層（４）で吸収される。
る半導体装置を得ることを目的とする。 【構成】 半導体素子が形成された基板上の絶縁膜
（１）の所定部分には、上層配線（２）が施されてい
る。この上層配線（２）を含む絶縁膜（１）上には、第
（１）のＳｉＮ層（３１）、ＳｉＯ2 層（４）、及び第
２のＳｉＮ層（３２）が順次積層されて表面保護膜を形
成している。上述の構造によれば、表面保護膜の上層を
形成する第２のＳｉＮ層（３２）にごくわずかに存在す
るピンホールを透過して浸入する水分は、吸水性のある
ＳｉＯ2 層（４）で吸収される。
Description
【０００１】
【産業上の利用分野】本発明は、上面に表面保護膜を有
する半導体装置に関するものである。
する半導体装置に関するものである。
【０００２】
【従来の説明】一般に、Ｓｉを用いた集積回路（ＩＣ）
などの半導体装置の表面保護膜として、ＰＳＧ（リンを
含有したＳｉＯ2 ）層及びシリコン窒化物（ＳｉＮ）層
の２層が順次積層された構造が多用されている。この構
造において、上層のＳｉＮ層は高い耐湿性を有してお
り、外部からの水分の浸入による配線金属の腐食を防ぐ
働きをする。このため、ＩＣの信頼性確保に有効であ
る。
などの半導体装置の表面保護膜として、ＰＳＧ（リンを
含有したＳｉＯ2 ）層及びシリコン窒化物（ＳｉＮ）層
の２層が順次積層された構造が多用されている。この構
造において、上層のＳｉＮ層は高い耐湿性を有してお
り、外部からの水分の浸入による配線金属の腐食を防ぐ
働きをする。このため、ＩＣの信頼性確保に有効であ
る。
【０００３】なお、この技術については特開昭５９−８
０９３６号公報、及び特開昭５９−８０９３７号公報に
示されている。
０９３６号公報、及び特開昭５９−８０９３７号公報に
示されている。
【０００４】
【発明が解決しようとする課題】しかし、上述のＳｉＮ
層は耐湿性が高いとはいうものの、透過する水分量が皆
無というわけではない。ＳｉＮ層に微量ながら存在する
ピンホールを通して水分が浸入してしまい、そのわずか
な水分が配線金属の腐食をひきおこす場合があるという
問題が生じていた。
層は耐湿性が高いとはいうものの、透過する水分量が皆
無というわけではない。ＳｉＮ層に微量ながら存在する
ピンホールを通して水分が浸入してしまい、そのわずか
な水分が配線金属の腐食をひきおこす場合があるという
問題が生じていた。
【０００５】本発明は、上記問題点を解決した半導体装
置を得ることを目的とする。
置を得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上面が表面保
護膜により被覆されている半導体装置において、表面保
護膜は、第１の窒化シリコン層と、酸化シリコン層と、
第２の窒化シリコン層とが順次積層された３層構造を有
することを特徴とする。
護膜により被覆されている半導体装置において、表面保
護膜は、第１の窒化シリコン層と、酸化シリコン層と、
第２の窒化シリコン層とが順次積層された３層構造を有
することを特徴とする。
【０００７】前述の表面保護膜は、第１の酸化シリコン
窒化物層と、酸化シリコン層と、第２の酸化シリコン窒
化物層とが順次積層された３層構造であってもよい。
窒化物層と、酸化シリコン層と、第２の酸化シリコン窒
化物層とが順次積層された３層構造であってもよい。
【０００８】
【作用】本発明によれば、表面保護膜をＳｉＮ／ＳｉＯ
2 ／ＳｉＮという３層構造にするため、微量ながら外側
のＳｉＮを透過してくる水分を吸水性の良い中間層のＳ
ｉＯ2 で捕獲するので、その水分がさらに内側のＳｉＮ
層及び配線まで到達することを完全に防ぐことができ
る。
2 ／ＳｉＮという３層構造にするため、微量ながら外側
のＳｉＮを透過してくる水分を吸水性の良い中間層のＳ
ｉＯ2 で捕獲するので、その水分がさらに内側のＳｉＮ
層及び配線まで到達することを完全に防ぐことができ
る。
【０００９】なお、ＳｉＮ層の代わりに同程度の耐湿性
を持つ酸化シリコン窒化物（ＳｉＯＮ）層を用いても、
ＳｉＮ層を表面保護膜に用いた場合と同様の半導体装置
を得ることができる。
を持つ酸化シリコン窒化物（ＳｉＯＮ）層を用いても、
ＳｉＮ層を表面保護膜に用いた場合と同様の半導体装置
を得ることができる。
【００１０】
【実施例】以下、本発明の実施例について説明する。
【００１１】図１は、本発明に係る半導体装置の表面保
護膜の断面構造を示す図である。半導体素子が形成され
た基板上の絶縁膜１の所定部分には、上層配線２が施さ
れている。この上層配線２を含む絶縁膜１上には、第１
のＳｉＮ層３１、ＳｉＯ2 層４、及び第２のＳｉＮ層３
２が順次積層されて表面保護膜を形成している。
護膜の断面構造を示す図である。半導体素子が形成され
た基板上の絶縁膜１の所定部分には、上層配線２が施さ
れている。この上層配線２を含む絶縁膜１上には、第１
のＳｉＮ層３１、ＳｉＯ2 層４、及び第２のＳｉＮ層３
２が順次積層されて表面保護膜を形成している。
【００１２】上述の構造によれば、表面保護膜の上層を
形成する第２のＳｉＮ層３２にごくわずかに存在するピ
ンホールを透過して浸入する水分は、吸水性のあるＳｉ
Ｏ2層４で吸収される。このため、浸入してきた水分が
上層配線２上に積層されている第１のＳｉＮ層３１まで
到達するのを防ぐことができる。
形成する第２のＳｉＮ層３２にごくわずかに存在するピ
ンホールを透過して浸入する水分は、吸水性のあるＳｉ
Ｏ2層４で吸収される。このため、浸入してきた水分が
上層配線２上に積層されている第１のＳｉＮ層３１まで
到達するのを防ぐことができる。
【００１３】図２は、上述の表面保護膜の形成工程を示
す図である。以下、同図を用いて工程を具体的に説明す
る。
す図である。以下、同図を用いて工程を具体的に説明す
る。
【００１４】まず、基板上の絶縁膜１上の所定部分に、
上層配線２を形成する（同図（ａ）図示）。その後、例
えばプラズマＣＶＤ法によって上層配線２を含む絶縁膜
１上に第１のＳｉＮ層３１を積層する（同図（ｂ）図
示）。このときの成膜条件は、ＳｉＨ4 流量６０SCCM、
ＮＨ3 流量５０SCCM、温度２８０℃、高周波（ＲＦ）パ
ワー７０Ｗとする。次に、例えば熱ＣＶＤ法を用いて、
全面にＳｉＯ2 層４を積層する（同図（ｃ）図示）。こ
のときの成膜条件は、ＳｉＨ4 流量１００SCCM、Ｏ2 流
量２００SCCM、Ｎ2 流量８００SCCM、温度３２０℃とす
る。この後、例えばプラズマＣＶＤ法によって全面に第
２のＳｉＮ層３２を積層する（図２（ｄ）図示）。成膜
条件は、第１のＳｉＮ層３１を形成する場合と同じであ
る。
上層配線２を形成する（同図（ａ）図示）。その後、例
えばプラズマＣＶＤ法によって上層配線２を含む絶縁膜
１上に第１のＳｉＮ層３１を積層する（同図（ｂ）図
示）。このときの成膜条件は、ＳｉＨ4 流量６０SCCM、
ＮＨ3 流量５０SCCM、温度２８０℃、高周波（ＲＦ）パ
ワー７０Ｗとする。次に、例えば熱ＣＶＤ法を用いて、
全面にＳｉＯ2 層４を積層する（同図（ｃ）図示）。こ
のときの成膜条件は、ＳｉＨ4 流量１００SCCM、Ｏ2 流
量２００SCCM、Ｎ2 流量８００SCCM、温度３２０℃とす
る。この後、例えばプラズマＣＶＤ法によって全面に第
２のＳｉＮ層３２を積層する（図２（ｄ）図示）。成膜
条件は、第１のＳｉＮ層３１を形成する場合と同じであ
る。
【００１５】上記の方法によって得られた表面保護膜を
有する半導体装置について、ＨＡＳＴ試験を行った。試
験条件は、温度１３０℃、湿度８５％の雰囲気中に１０
００時間保存するものとし、その後の故障数を調べた。
その結果、ＰＳＧ／ＳｉＮ層が用いられている従来の表
面保護膜を有する半導体装置では、１００個中１０個が
故障したのに対し、本発明に係るＳｉＮ／ＳｉＯ2 ／Ｓ
ｉＮの３層構造の表面保護膜を用いた半導体装置におい
ては、その故障数は１００個中０個であった。このよう
に、耐湿性に優れたＳｉＯ2 層４が挟持された３層構造
の表面保護膜を形成することによって、半導体装置の耐
湿性を大幅に改善することができた。
有する半導体装置について、ＨＡＳＴ試験を行った。試
験条件は、温度１３０℃、湿度８５％の雰囲気中に１０
００時間保存するものとし、その後の故障数を調べた。
その結果、ＰＳＧ／ＳｉＮ層が用いられている従来の表
面保護膜を有する半導体装置では、１００個中１０個が
故障したのに対し、本発明に係るＳｉＮ／ＳｉＯ2 ／Ｓ
ｉＮの３層構造の表面保護膜を用いた半導体装置におい
ては、その故障数は１００個中０個であった。このよう
に、耐湿性に優れたＳｉＯ2 層４が挟持された３層構造
の表面保護膜を形成することによって、半導体装置の耐
湿性を大幅に改善することができた。
【００１６】なお、上記実施例ではＳｉＮ／ＳｉＯ2 ／
ＳｉＮ層について述べてきたが、ＳｉＮ層と同程度の耐
湿性を有するＳｉＯＮ層を用いても同様の半導体装置を
得ることができる。また、上述の成膜条件は一例であ
り、膜厚・膜質等に合わせて変更可能である。
ＳｉＮ層について述べてきたが、ＳｉＮ層と同程度の耐
湿性を有するＳｉＯＮ層を用いても同様の半導体装置を
得ることができる。また、上述の成膜条件は一例であ
り、膜厚・膜質等に合わせて変更可能である。
【００１７】
【発明の効果】以上説明したように本発明の半導体装置
によれば、吸水性に優れたＳｉＯ2 層が挟持された３層
構造の表面保護膜が用いられているので、外部からの水
分が上層配線あるいは半導体素子にまで到達するのを完
全に防止することができる。したがって、半導体装置の
耐湿性は大幅に向上する。
によれば、吸水性に優れたＳｉＯ2 層が挟持された３層
構造の表面保護膜が用いられているので、外部からの水
分が上層配線あるいは半導体素子にまで到達するのを完
全に防止することができる。したがって、半導体装置の
耐湿性は大幅に向上する。
【図１】本発明の半導体装置に用いられる表面保護膜の
断面図である。
断面図である。
【図２】実施例に係る表面保護膜の形成工程を示す図で
ある。
ある。
１…絶縁膜、２…上層配線、３１…第１のＳｉＮ層、３
２…第２のＳｉＮ層、４…ＳｉＯ2 層。
２…第２のＳｉＮ層、４…ＳｉＯ2 層。
Claims (2)
- 【請求項１】 上面が表面保護膜により被覆されている
半導体装置において、前記表面保護膜は、第１の窒化シ
リコン層と、酸化シリコン層と、第２の窒化シリコン層
とが順次積層された３層構造を有することを特徴とする
半導体装置。 - 【請求項２】 上面が表面保護膜により被覆されている
半導体装置において、前記表面保護膜は、第１の酸化シ
リコン窒化物層と、酸化シリコン層と、第２の酸化シリ
コン窒化物層とが順次積層された３層構造を有すること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1510592A JPH05218015A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1510592A JPH05218015A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218015A true JPH05218015A (ja) | 1993-08-27 |
Family
ID=11879562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1510592A Pending JPH05218015A (ja) | 1992-01-30 | 1992-01-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218015A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005181871A (ja) * | 2003-12-22 | 2005-07-07 | Kyocera Corp | 光導波路基板 |
| JP2005191077A (ja) * | 2003-12-24 | 2005-07-14 | Sony Corp | 電界効果型トランジスタ及びその製造方法 |
| JP2009295859A (ja) * | 2008-06-06 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
| KR20130054024A (ko) * | 2011-11-16 | 2013-05-24 | 주식회사 원익아이피에스 | 박막 제조 방법 |
| WO2014055315A1 (en) * | 2012-10-04 | 2014-04-10 | Cree, Inc. | Hydrogen mitigation schemes in the passivation of advanced devices |
| US9812338B2 (en) | 2013-03-14 | 2017-11-07 | Cree, Inc. | Encapsulation of advanced devices using novel PECVD and ALD schemes |
| US9991399B2 (en) | 2012-10-04 | 2018-06-05 | Cree, Inc. | Passivation structure for semiconductor devices |
| WO2018123757A1 (ja) * | 2016-12-26 | 2018-07-05 | 株式会社村田製作所 | 電子デバイス及びその製造方法 |
| JP2019186352A (ja) * | 2018-04-09 | 2019-10-24 | 大日本印刷株式会社 | 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法 |
-
1992
- 1992-01-30 JP JP1510592A patent/JPH05218015A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005181871A (ja) * | 2003-12-22 | 2005-07-07 | Kyocera Corp | 光導波路基板 |
| JP2005191077A (ja) * | 2003-12-24 | 2005-07-14 | Sony Corp | 電界効果型トランジスタ及びその製造方法 |
| JP4710224B2 (ja) * | 2003-12-24 | 2011-06-29 | ソニー株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP2009295859A (ja) * | 2008-06-06 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2015501551A (ja) * | 2011-11-16 | 2015-01-15 | ウォニック アイピーエス カンパニー リミテッド | 薄膜の製造方法 |
| KR20130054024A (ko) * | 2011-11-16 | 2013-05-24 | 주식회사 원익아이피에스 | 박막 제조 방법 |
| CN103946961A (zh) * | 2011-11-16 | 2014-07-23 | 圆益Ips股份有限公司 | 薄膜制造方法 |
| US8994073B2 (en) | 2012-10-04 | 2015-03-31 | Cree, Inc. | Hydrogen mitigation schemes in the passivation of advanced devices |
| WO2014055315A1 (en) * | 2012-10-04 | 2014-04-10 | Cree, Inc. | Hydrogen mitigation schemes in the passivation of advanced devices |
| US9991399B2 (en) | 2012-10-04 | 2018-06-05 | Cree, Inc. | Passivation structure for semiconductor devices |
| USRE49167E1 (en) | 2012-10-04 | 2022-08-09 | Wolfspeed, Inc. | Passivation structure for semiconductor devices |
| US9812338B2 (en) | 2013-03-14 | 2017-11-07 | Cree, Inc. | Encapsulation of advanced devices using novel PECVD and ALD schemes |
| WO2018123757A1 (ja) * | 2016-12-26 | 2018-07-05 | 株式会社村田製作所 | 電子デバイス及びその製造方法 |
| JPWO2018123757A1 (ja) * | 2016-12-26 | 2019-10-31 | 株式会社村田製作所 | 電子デバイス及びその製造方法 |
| US11011548B2 (en) | 2016-12-26 | 2021-05-18 | Murata Manufacturing Co., Ltd. | Electronic device and method of manufacturing the same |
| JP2019186352A (ja) * | 2018-04-09 | 2019-10-24 | 大日本印刷株式会社 | 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100395468B1 (ko) | 수소 배리어 층을 갖는 반도체 장치 | |
| US6017614A (en) | Plasma-enhanced chemical vapor deposited SIO2 /SI3 N4 multilayer passivation layer for semiconductor applications | |
| KR100194912B1 (ko) | 반도체 장치의 제조방법 | |
| US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
| JPH05218015A (ja) | 半導体装置 | |
| JP3435186B2 (ja) | 半導体装置 | |
| JPH05234991A (ja) | 半導体装置 | |
| US5962920A (en) | Semiconductor device and a manufacturing method thereof | |
| JP2723559B2 (ja) | 半導体集積回路装置 | |
| JPH0555199A (ja) | 半導体装置 | |
| US5177592A (en) | Semiconductor device | |
| JPH118234A (ja) | 半導体装置 | |
| JPH0689893A (ja) | 半導体装置 | |
| JP2810649B2 (ja) | 半導体装置 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JPH09148326A (ja) | 半導体素子およびその製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JPH0562970A (ja) | 半導体装置 | |
| JPH05166803A (ja) | 化合物半導体装置 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JPS6356704B2 (ja) | ||
| JPS61128546A (ja) | 半導体装置 | |
| JPS6347147B2 (ja) | ||
| JPS5974651A (ja) | 半導体装置 | |
| JPH0513584A (ja) | 半導体装置およびその製造方法 |