JPH05304218A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05304218A JPH05304218A JP10941692A JP10941692A JPH05304218A JP H05304218 A JPH05304218 A JP H05304218A JP 10941692 A JP10941692 A JP 10941692A JP 10941692 A JP10941692 A JP 10941692A JP H05304218 A JPH05304218 A JP H05304218A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- semiconductor device
- interlayer insulating
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】層間絶縁膜に吸収される水分量を低減して金属
配線のボイドの発生を防止する。 【構成】テトラエトキシシランとアンモニアを用いるプ
ラズマＣＶＤ法により、窒素を含む酸化シリコン膜を堆
積して層間絶縁膜を形成することにより、層間絶縁膜に
吸湿される水分量を低減することができ、層間絶縁膜に
接する金属配線にボイドが発生するのを防止し、信頼性
を向上させる。
配線のボイドの発生を防止する。 【構成】テトラエトキシシランとアンモニアを用いるプ
ラズマＣＶＤ法により、窒素を含む酸化シリコン膜を堆
積して層間絶縁膜を形成することにより、層間絶縁膜に
吸湿される水分量を低減することができ、層間絶縁膜に
接する金属配線にボイドが発生するのを防止し、信頼性
を向上させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に層間絶縁膜の形成方法に関する。
関し、特に層間絶縁膜の形成方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化は益々進
み、金属配線工程においても、微細化配線、多層化金属
配線の進展が著しい。
み、金属配線工程においても、微細化配線、多層化金属
配線の進展が著しい。
【０００３】従来、多層配線を有する半導体装置の層間
絶縁膜は、シラン（ＳｉＨ4 ）と亜酸化窒素（Ｎ2 Ｏ）
を用いプラズマＣＶＤ法によって形成された酸化シリコ
ン膜が使用されていた。
絶縁膜は、シラン（ＳｉＨ4 ）と亜酸化窒素（Ｎ2 Ｏ）
を用いプラズマＣＶＤ法によって形成された酸化シリコ
ン膜が使用されていた。
【０００４】しかしながら、近年、金属配線の微細化が
進み、金属配線の線間隔が１μｍ以下と狭くなって来
た。このような狭い間隔においては、シランを用いた酸
化シリコン膜では、段差被覆性が十分でなく、平坦性が
低下してしばしばボイド（空隙）を発生し、上層の金属
配線形成工程における加工精度の低下や断線等を生ずる
という問題点があった。このような問題点を解決する段
差被覆性の良好な酸化シリコン膜として、テトラエトキ
シシラン（ＴＥＯＳ）と酸素を用いたプラズマＣＶＤ法
によって形成される酸化シリコン膜、或はテトラエトキ
シシランとオゾン（Ｏ3 ）を用いた常圧ＣＶＤ法によっ
て形成される酸化シリコン膜が用いられるようになっ
た。
進み、金属配線の線間隔が１μｍ以下と狭くなって来
た。このような狭い間隔においては、シランを用いた酸
化シリコン膜では、段差被覆性が十分でなく、平坦性が
低下してしばしばボイド（空隙）を発生し、上層の金属
配線形成工程における加工精度の低下や断線等を生ずる
という問題点があった。このような問題点を解決する段
差被覆性の良好な酸化シリコン膜として、テトラエトキ
シシラン（ＴＥＯＳ）と酸素を用いたプラズマＣＶＤ法
によって形成される酸化シリコン膜、或はテトラエトキ
シシランとオゾン（Ｏ3 ）を用いた常圧ＣＶＤ法によっ
て形成される酸化シリコン膜が用いられるようになっ
た。
【０００５】図６は従来の半導体装置の製造方法の第１
の例を説明するための断面図である。
の例を説明するための断面図である。
【０００６】図６に示すように、半導体基板１の上に形
成した酸化シリコン膜２の上に下層のアルミニウム合金
配線３を選択的に形成する。次に、アルミニウム合金配
線３を含む表面にテトラエトキシシランと酸素を用いた
プラズマＣＶＤ法により、層間絶縁膜として酸化シリコ
ン膜４を堆積する。次に、酸化シリコン膜４の上にレジ
スト膜を塗布し、このレジスト膜と酸化シリコン膜４と
をほぼ同じエッチングレートでエッチバック（以下レジ
ストエッチバック法と記す）し表面を平坦化する。次
に、酸化シリコン膜４の上に上層のアルミニウム合金配
線５を選択的に形成し、アルミニウム合金配線５を含む
表面にパッシベーション膜６を形成する。
成した酸化シリコン膜２の上に下層のアルミニウム合金
配線３を選択的に形成する。次に、アルミニウム合金配
線３を含む表面にテトラエトキシシランと酸素を用いた
プラズマＣＶＤ法により、層間絶縁膜として酸化シリコ
ン膜４を堆積する。次に、酸化シリコン膜４の上にレジ
スト膜を塗布し、このレジスト膜と酸化シリコン膜４と
をほぼ同じエッチングレートでエッチバック（以下レジ
ストエッチバック法と記す）し表面を平坦化する。次
に、酸化シリコン膜４の上に上層のアルミニウム合金配
線５を選択的に形成し、アルミニウム合金配線５を含む
表面にパッシベーション膜６を形成する。
【０００７】図７は従来の半導体装置の製造方法の第２
の例を説明するための断面図である。
の例を説明するための断面図である。
【０００８】図７に示すように、第１の従来例と同様の
工程で半導体基板１の上に設けた酸化シリコン膜２の上
に下層のアルミニウム合金配線３及び酸化シリコン膜４
を順次形成した後、テトラエトキシシランとオゾンを用
いた常圧ＣＶＤ法により酸化シリコン膜７を堆積して酸
化シリコン膜４の上面に生じた段差部や凹部に充填す
る。酸化シリコン膜７は、段差被覆性が特に優れる為、
微細なアルミニウム合金配線によって生ずる段差部や凹
部においても、ボイドを生じることがない。次に、レジ
ストエッチバック法によって、酸化シリコン膜４，７の
表面を平坦化した後、上層のアルミニウム合金配線５を
形成し、アルミニウム合金配線５を含む表面にパッシベ
ーション膜６を形成する。
工程で半導体基板１の上に設けた酸化シリコン膜２の上
に下層のアルミニウム合金配線３及び酸化シリコン膜４
を順次形成した後、テトラエトキシシランとオゾンを用
いた常圧ＣＶＤ法により酸化シリコン膜７を堆積して酸
化シリコン膜４の上面に生じた段差部や凹部に充填す
る。酸化シリコン膜７は、段差被覆性が特に優れる為、
微細なアルミニウム合金配線によって生ずる段差部や凹
部においても、ボイドを生じることがない。次に、レジ
ストエッチバック法によって、酸化シリコン膜４，７の
表面を平坦化した後、上層のアルミニウム合金配線５を
形成し、アルミニウム合金配線５を含む表面にパッシベ
ーション膜６を形成する。
【０００９】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、形成された層間絶縁膜が水を吸収し易
く図８に示すように、上層の配線上にパッシベーション
膜を形成する際に層間絶縁膜から離脱する水分によっ
て、下層のアルミニウム合金配線３の一部にボイド８を
生じる。
の製造方法では、形成された層間絶縁膜が水を吸収し易
く図８に示すように、上層の配線上にパッシベーション
膜を形成する際に層間絶縁膜から離脱する水分によっ
て、下層のアルミニウム合金配線３の一部にボイド８を
生じる。
【００１０】すなわち、配線となるアルミニウム膜又は
アルミニウム合金膜はスパッタ等により堆積されるが、
このアルミニウム膜を緻密に堆積するのは困難で、アル
ミニウム原子間あるいはアルミニウム多結晶間に隙間が
生じてしまう。層間絶縁膜が水分を吸収した状態で加熱
すると、アルミニウム膜にこの水分が接してしまうの
で、この水分によって生じた水蒸気圧力によってアルミ
ニウム原子が押しのけられてしまうため、アルミニウム
膜が緻密になる分だけ、加熱前には分散していた隙間が
集まってボイドになってしまうのである。
アルミニウム合金膜はスパッタ等により堆積されるが、
このアルミニウム膜を緻密に堆積するのは困難で、アル
ミニウム原子間あるいはアルミニウム多結晶間に隙間が
生じてしまう。層間絶縁膜が水分を吸収した状態で加熱
すると、アルミニウム膜にこの水分が接してしまうの
で、この水分によって生じた水蒸気圧力によってアルミ
ニウム原子が押しのけられてしまうため、アルミニウム
膜が緻密になる分だけ、加熱前には分散していた隙間が
集まってボイドになってしまうのである。
【００１１】このようなボイドは、エレクトロマイグレ
ーション特性を劣化させ、信頼性を低下させるという問
題がある。
ーション特性を劣化させ、信頼性を低下させるという問
題がある。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に設けた下層配線を含む表面に
プラズマＣＶＤ法又は常圧ＣＶＤ法により堆積した窒素
を含有する酸化シリコン膜からなる層間絶縁膜を形成す
る工程と、この層間絶縁膜の上に上層配線を形成する工
程とを含んで構成される。
造方法は、半導体基板上に設けた下層配線を含む表面に
プラズマＣＶＤ法又は常圧ＣＶＤ法により堆積した窒素
を含有する酸化シリコン膜からなる層間絶縁膜を形成す
る工程と、この層間絶縁膜の上に上層配線を形成する工
程とを含んで構成される。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。但し、半導体装置の構造は、従来技術において説明
したものと同様であるため図面を省略する。
る。但し、半導体装置の構造は、従来技術において説明
したものと同様であるため図面を省略する。
【００１４】半導体基板に設けた絶縁膜の上に下層のア
ルミニウム配線又はアルミ合金配線を形成し、この下層
の配線を含む表面に第１の実施例としてテトラエトキシ
シラン（ＴＥＯＳ）とアンモニアを用いたプラズマＣＶ
Ｄ法により、窒素を含有する酸化シリコン膜を堆積し、
層間絶縁膜を形成する。
ルミニウム配線又はアルミ合金配線を形成し、この下層
の配線を含む表面に第１の実施例としてテトラエトキシ
シラン（ＴＥＯＳ）とアンモニアを用いたプラズマＣＶ
Ｄ法により、窒素を含有する酸化シリコン膜を堆積し、
層間絶縁膜を形成する。
【００１５】図１は、枚葉型プラズマＣＶＤ装置におい
て、テトラエトキシシランガス１５０ＳＣＣＭ，窒素ガ
ス７００ＳＣＣＭ，真空度４Ｔｏｒｒ，プラズマ高周波
電力５００Ｗの条件の下で、アンモニア流量を変化させ
た場合の酸化シリコン膜中の窒素濃度と、大気に曝した
後の水分量を示す図である。
て、テトラエトキシシランガス１５０ＳＣＣＭ，窒素ガ
ス７００ＳＣＣＭ，真空度４Ｔｏｒｒ，プラズマ高周波
電力５００Ｗの条件の下で、アンモニア流量を変化させ
た場合の酸化シリコン膜中の窒素濃度と、大気に曝した
後の水分量を示す図である。
【００１６】図１に示すように、アンモニア添加によっ
て、酸化シリコン膜中に窒素がとり込まれ、吸湿水分量
が急激に減少する。本実施例におけるアンモニア流量と
して２０〜４０ＳＣＣＭが適当である。また、膜中に残
存する炭素を減少させる為、亜酸化窒素（Ｎ2 Ｏ）を１
０ＳＣＣＭ添加しても良い。以後、レジストエッチバッ
ク法を用い酸化シリコン膜の表面を平坦化し、上層のア
ルミ合金配線及びパッシベーション膜を形成する。
て、酸化シリコン膜中に窒素がとり込まれ、吸湿水分量
が急激に減少する。本実施例におけるアンモニア流量と
して２０〜４０ＳＣＣＭが適当である。また、膜中に残
存する炭素を減少させる為、亜酸化窒素（Ｎ2 Ｏ）を１
０ＳＣＣＭ添加しても良い。以後、レジストエッチバッ
ク法を用い酸化シリコン膜の表面を平坦化し、上層のア
ルミ合金配線及びパッシベーション膜を形成する。
【００１７】本発明の第２の実施例は層間絶縁膜として
アルキルアミノシランを用い窒素を含有する酸化シリコ
ン膜を形成する。
アルキルアミノシランを用い窒素を含有する酸化シリコ
ン膜を形成する。
【００１８】図２は第２の実施例のテトラジメチルアミ
ノシラン（Ｓｉ〔Ｎ（ＣＨ3 ）2 〕4 ）１００ＳＣＣ
Ｍ，窒素７００ＳＣＣＭ，真空度４Ｔｏｒｒ，パワー５
００Ｗの条件下で酸素流量を変化させた場合の、酸化シ
リコン膜中の窒素濃度、吸湿水分量を示す図である。本
実施例においては、より容易に窒素がとり込まれること
が出来、吸湿水分量が少ない。酸素流量として、２０Ｓ
ＣＣＭが適当である。
ノシラン（Ｓｉ〔Ｎ（ＣＨ3 ）2 〕4 ）１００ＳＣＣ
Ｍ，窒素７００ＳＣＣＭ，真空度４Ｔｏｒｒ，パワー５
００Ｗの条件下で酸素流量を変化させた場合の、酸化シ
リコン膜中の窒素濃度、吸湿水分量を示す図である。本
実施例においては、より容易に窒素がとり込まれること
が出来、吸湿水分量が少ない。酸素流量として、２０Ｓ
ＣＣＭが適当である。
【００１９】本発明の第３の実施例は層間絶縁膜として
アルキルアミノ基と、アセトキシ基とを有するシリコン
化合物を用い窒素を含有する酸化シリコン膜を形成す
る。
アルキルアミノ基と、アセトキシ基とを有するシリコン
化合物を用い窒素を含有する酸化シリコン膜を形成す
る。
【００２０】図３はジエトキシジジメチルアミノシラン
（Ｓｉ〔ＯＣ2 Ｈ5 〕2 〔Ｎ（ＣＨ3 ）2 〕2 ）１００
ＳＣＣＭ，窒素７００ＳＣＣＭ，真空度４Ｔｏｒｒ，パ
ワー５００Ｗの条件下で、酸素流量を変化させた場合の
酸化シリコン膜中の窒素濃度と吸湿水分量を示す図であ
る。特性は第１の実施例と、第２の実施例の中間的性質
を有し、酸素流量は２０ＳＣＣＭが適当である。
（Ｓｉ〔ＯＣ2 Ｈ5 〕2 〔Ｎ（ＣＨ3 ）2 〕2 ）１００
ＳＣＣＭ，窒素７００ＳＣＣＭ，真空度４Ｔｏｒｒ，パ
ワー５００Ｗの条件下で、酸素流量を変化させた場合の
酸化シリコン膜中の窒素濃度と吸湿水分量を示す図であ
る。特性は第１の実施例と、第２の実施例の中間的性質
を有し、酸素流量は２０ＳＣＣＭが適当である。
【００２１】本発明の第４の実施例は、窒素を含む酸化
シリコン膜を２層に積層して層間絶縁膜を構成する。下
層の配線を含む表面に本発明の第１乃至第３の実施例の
いずれかにより第１層の窒素を含む酸化シリコン膜を形
成した後アルキルアミノシランとオゾンを用いる常圧Ｃ
ＶＤ法により第２層の窒素を含有する酸化シリコン膜を
形成して第１層の窒素を含む酸化シリコン膜の上面にで
きた凹部を充填し、次に、レジストエッチバック法を用
いて表面を平坦化する。
シリコン膜を２層に積層して層間絶縁膜を構成する。下
層の配線を含む表面に本発明の第１乃至第３の実施例の
いずれかにより第１層の窒素を含む酸化シリコン膜を形
成した後アルキルアミノシランとオゾンを用いる常圧Ｃ
ＶＤ法により第２層の窒素を含有する酸化シリコン膜を
形成して第１層の窒素を含む酸化シリコン膜の上面にで
きた凹部を充填し、次に、レジストエッチバック法を用
いて表面を平坦化する。
【００２２】図４は、枚葉型常圧ＣＶＤ装置において、
テトラジメチルアミノシラン（Ｓｉ〔Ｎ（ＣＨ3 ）2 〕
4 ）４００ＳＣＣＭ，窒素５ＳＬＭ，温度４００℃の下
でオゾン流量を変化させて形成した窒素を含む酸化シリ
コン膜中の窒素濃度と吸湿水分量を示す図である。
テトラジメチルアミノシラン（Ｓｉ〔Ｎ（ＣＨ3 ）2 〕
4 ）４００ＳＣＣＭ，窒素５ＳＬＭ，温度４００℃の下
でオゾン流量を変化させて形成した窒素を含む酸化シリ
コン膜中の窒素濃度と吸湿水分量を示す図である。
【００２３】図４に示すように、プラズマＣＶＤ法の場
合に比較して、吸湿水分量は多いが、従来のテトラエト
キシシランを用いた常圧ＣＶＤ法の場合の３０％に比較
すると、格段に少ない。本発明におけるオゾン流量は、
４００ＳＣＣＭが適当である。本発明では、膜質の緻密
なプラズマＣＶＤ法による酸化シリコン膜と、段差被覆
性が優れる常圧ＣＶＤ法による酸化シリコン膜とを組合
せることにより、微細化されたアルミ合金配線による層
間絶縁膜のボイドを防止できる利点がある。
合に比較して、吸湿水分量は多いが、従来のテトラエト
キシシランを用いた常圧ＣＶＤ法の場合の３０％に比較
すると、格段に少ない。本発明におけるオゾン流量は、
４００ＳＣＣＭが適当である。本発明では、膜質の緻密
なプラズマＣＶＤ法による酸化シリコン膜と、段差被覆
性が優れる常圧ＣＶＤ法による酸化シリコン膜とを組合
せることにより、微細化されたアルミ合金配線による層
間絶縁膜のボイドを防止できる利点がある。
【００２４】本発明の第５の実施例は第４の実施例にお
ける第２層の窒素を含む酸化シリコン膜をアルキルアミ
ノ基とアセトキシ基を有するシリコン化合物とオゾンを
用いる常圧ＣＶＤ法によって形成するものである。
ける第２層の窒素を含む酸化シリコン膜をアルキルアミ
ノ基とアセトキシ基を有するシリコン化合物とオゾンを
用いる常圧ＣＶＤ法によって形成するものである。
【００２５】図５は、ジエトキシジジメチルアミノシラ
ン（Ｓｉ〔ＯＣ2 Ｈ5 〕4 〔Ｎ（ＣＨ3 ）2 〕2 ）４０
０ＳＣＣＭ，窒素５ＳＬＭ，温度３８０℃の下で、オゾ
ン流量を変化させて形成した酸化シリコン膜中の窒素濃
度と、水分量を示す図である。
ン（Ｓｉ〔ＯＣ2 Ｈ5 〕4 〔Ｎ（ＣＨ3 ）2 〕2 ）４０
０ＳＣＣＭ，窒素５ＳＬＭ，温度３８０℃の下で、オゾ
ン流量を変化させて形成した酸化シリコン膜中の窒素濃
度と、水分量を示す図である。
【００２６】図５に示すように、第４の実施例と同様
に、従来例に比べて吸湿水分量が格段に少くできる。
に、従来例に比べて吸湿水分量が格段に少くできる。
【００２７】
【発明の効果】以上説明したように本発明は、酸化シリ
コン膜中に窒素を含有させることにより、吸湿水分量を
従来技術に比較して、格段に減少させることが出来る。
その結果、パッシベーション膜形成時において、従来技
術で見られたアルミ合金配線の空隙（ボイド）の発生が
防止できるので、エレクトロマイグレーション耐性が格
段に向上し、半導体装置の信頼性を高めることが出来
る。
コン膜中に窒素を含有させることにより、吸湿水分量を
従来技術に比較して、格段に減少させることが出来る。
その結果、パッシベーション膜形成時において、従来技
術で見られたアルミ合金配線の空隙（ボイド）の発生が
防止できるので、エレクトロマイグレーション耐性が格
段に向上し、半導体装置の信頼性を高めることが出来
る。
【００２８】なお、酸化シリコン膜中に、窒素を含有さ
せても、段差被覆性には何ら影響は無く、微細化金属配
線に適用し、問題を生じさせない。
せても、段差被覆性には何ら影響は無く、微細化金属配
線に適用し、問題を生じさせない。
【図１】本発明の第１の実施例により形成された酸化シ
リコン膜中の窒素濃度と吸湿水分量とを示す図。
リコン膜中の窒素濃度と吸湿水分量とを示す図。
【図２】本発明の第２の実施例により形成された酸化シ
リコン膜中の窒素濃度と吸湿水分量とを示す図。
リコン膜中の窒素濃度と吸湿水分量とを示す図。
【図３】本発明の第３の実施例により形成された酸化シ
リコン膜中の窒素濃度と吸湿水分量とを示す図。
リコン膜中の窒素濃度と吸湿水分量とを示す図。
【図４】本発明の第４の実施例により形成された酸化シ
リコン膜中の窒素濃度と吸湿水分量とを示す図。
リコン膜中の窒素濃度と吸湿水分量とを示す図。
【図５】本発明の第５の実施例により形成された酸化シ
リコン膜中の窒素濃度と吸湿水分量とを示す図。
リコン膜中の窒素濃度と吸湿水分量とを示す図。
【図６】従来の半導体装置の製造方法の第１の例を説明
するための断面図。
するための断面図。
【図７】従来の半導体装置の製造方法の第２の例を説明
するための断面図。
するための断面図。
【図８】従来の半導体装置の問題点を説明するための平
面図。
面図。
１ 半導体基板 ２，４，７ 酸化シリコン膜 ３，５ アルミニウム合金膜 ６ パッシベーション膜 ８ ボイド
Claims (6)
- 【請求項１】 半導体基板上に設けた下層配線を含む表
面に窒素を含有する酸化シリコン膜を堆積して層間絶縁
膜を形成する工程と、前記層間絶縁膜の上に上層配線を
形成する工程とを含むことを特徴とする半導体装置の製
造方法。 - 【請求項２】 層間絶縁膜がテトラエトキシシラン及び
アンモニアを含むガスを用いたプラズマＣＶＤ法により
堆積された窒素を含有する酸化シリコン膜からなる請求
項１の半導体装置の製造方法。 - 【請求項３】 層間絶縁膜がアルキルアミノシラン及び
酸素を含むガスを用いたプラズマＣＶＤ法により堆積さ
れた窒素を含有する酸化シリコン膜からなる請求項１記
載の半導体装置の製造方法。 - 【請求項４】 層間絶縁膜がアルコキシ基とアルキルア
ミノ基とを有するシリコン化合物及び酸素を含むガスを
用いたプラズマＣＶＤ法により堆積された窒素を含有す
る酸化シリコン膜からなる請求項１記載の半導体装置。 - 【請求項５】 層間絶縁膜がアルコキシ基とアルキルア
ミノ基とを有するシリカ化合物及びオゾンを含むガスを
用いた常圧ＣＶＤ法により堆積された窒素を含有する酸
化シリコン膜を含む請求項１記載の半導体装置の製造方
法。 - 【請求項６】 層間絶縁膜がアルコキシ基とアルキルア
ミノ基とを有するシリコン化合物及びオゾンを含むガス
を用いた常圧ＣＶＤ法により堆積された窒素を含有する
酸化シリコン膜を含む請求項１記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10941692A JP2830604B2 (ja) | 1992-04-28 | 1992-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10941692A JP2830604B2 (ja) | 1992-04-28 | 1992-04-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304218A true JPH05304218A (ja) | 1993-11-16 |
| JP2830604B2 JP2830604B2 (ja) | 1998-12-02 |
Family
ID=14509701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10941692A Expired - Lifetime JP2830604B2 (ja) | 1992-04-28 | 1992-04-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830604B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007217455A (ja) * | 2006-02-14 | 2007-08-30 | Daicel Chem Ind Ltd | 絶縁膜形成材料及び絶縁膜 |
| JP2010265257A (ja) * | 2009-04-14 | 2010-11-25 | Tosoh Corp | ジアザシラシクロペンテン誘導体、その製造方法及びケイ素含有薄膜の製法 |
| US20210070783A1 (en) * | 2016-02-12 | 2021-03-11 | Seastar Chemicals Inc. | Organometallic compound and method |
-
1992
- 1992-04-28 JP JP10941692A patent/JP2830604B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007217455A (ja) * | 2006-02-14 | 2007-08-30 | Daicel Chem Ind Ltd | 絶縁膜形成材料及び絶縁膜 |
| JP2010265257A (ja) * | 2009-04-14 | 2010-11-25 | Tosoh Corp | ジアザシラシクロペンテン誘導体、その製造方法及びケイ素含有薄膜の製法 |
| US20210070783A1 (en) * | 2016-02-12 | 2021-03-11 | Seastar Chemicals Inc. | Organometallic compound and method |
| US11802134B2 (en) * | 2016-02-12 | 2023-10-31 | Seastar Chemicals Ulc | Organometallic compound and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2830604B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119441B2 (en) | Semiconductor interconnect structure | |
| JP3365554B2 (ja) | 半導体装置の製造方法 | |
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| US5721156A (en) | Method of manufacturing a semiconductor device with a planarized integrated circuit | |
| US6017614A (en) | Plasma-enhanced chemical vapor deposited SIO2 /SI3 N4 multilayer passivation layer for semiconductor applications | |
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| JP3967567B2 (ja) | 半導体装置およびその製造方法 | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| JPH06177120A (ja) | 層間絶縁膜の形成方法 | |
| JP2000077406A (ja) | 半導体装置の製造方法 | |
| US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
| JP2830604B2 (ja) | 半導体装置の製造方法 | |
| JP3186998B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2601112B2 (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH11111845A (ja) | 半導体装置及びその製造方法 | |
| JPH05335299A (ja) | 半導体装置の製造方法 | |
| JPH09139428A (ja) | 半導体装置 | |
| JPH03159124A (ja) | 半導体装置の製造方法 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| KR20020076287A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2674654B2 (ja) | 半導体装置の製造方法 | |
| JPH05251572A (ja) | 半導体装置およびその製造方法 | |
| JPH0513407A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980825 |