JPH05251572A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH05251572A JPH05251572A JP4907892A JP4907892A JPH05251572A JP H05251572 A JPH05251572 A JP H05251572A JP 4907892 A JP4907892 A JP 4907892A JP 4907892 A JP4907892 A JP 4907892A JP H05251572 A JPH05251572 A JP H05251572A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- insulating film
- interlayer insulating
- bonds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】配線の故障率の少い半導体装置を得る。
【構成】シリコン基板１上に第１のシリコン酸化膜２を
介し第１のアルミニウム配線３Ａを形成したのち、層間
絶縁膜として、ソースガスにテトラエトキシシランとオ
ゾン含有酸素を用い、かつ膜中のＳｉ−Ｏ結合数とＳｉ
−ＯＨ結合数との比が０．０３以下である第２のシリコ
ン酸化膜４を形成したのち、第２のアルミニウム配線３
Ｂを形成する。
介し第１のアルミニウム配線３Ａを形成したのち、層間
絶縁膜として、ソースガスにテトラエトキシシランとオ
ゾン含有酸素を用い、かつ膜中のＳｉ−Ｏ結合数とＳｉ
−ＯＨ結合数との比が０．０３以下である第２のシリコ
ン酸化膜４を形成したのち、第２のアルミニウム配線３
Ｂを形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に多層配線構造における層間絶縁膜の
構造及びその製造方法に関する。
造方法に関し、特に多層配線構造における層間絶縁膜の
構造及びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置における多層配線の形
成方法に於いては、層間絶縁膜としてテトラエトキシシ
ランとオゾン含有酸素を用いる方法が、例えばＨ．コタ
ニ（ＫＯＴＡＮＩ）等によりインターナショナル エレ
クトロン デバイセス ミーティング テクニカル ダ
イジェスト（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔ
ｒｏｎ Ｍｅａｔｉｎｇ Ｔｅｃｈｎｉｃａｌ Ｄｉｇ
ｅｓｔ）Ｐ６６９（１９８９年）に報告されている。以
下この方法について図６の断面図を用いて説明する。
成方法に於いては、層間絶縁膜としてテトラエトキシシ
ランとオゾン含有酸素を用いる方法が、例えばＨ．コタ
ニ（ＫＯＴＡＮＩ）等によりインターナショナル エレ
クトロン デバイセス ミーティング テクニカル ダ
イジェスト（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔ
ｒｏｎ Ｍｅａｔｉｎｇ Ｔｅｃｈｎｉｃａｌ Ｄｉｇ
ｅｓｔ）Ｐ６６９（１９８９年）に報告されている。以
下この方法について図６の断面図を用いて説明する。
【０００３】能動素子を有するシリコン基板１上に第１
のシリコン酸化膜２を介して第１のアルミニウム配線３
Ａを形成し、さらにソースガスとしてテトラエトキシシ
ランとオゾン含有酸素を用いた常圧化学気相成長法（以
下常圧ＣＶＤ法と称す）でソースガス中のテトラエトキ
シシランに対するオゾンの流量比が３．５の条件で第２
のシリコン酸化膜４Ａを形成する。続いてフォトエッチ
ング技術を用いた公知の方法でスルーホール５を形成
し、次に第２のアルミニウム配線３Ｂを形成していた。
常圧ＣＶＤ法は減圧ＣＶＤ法に比べ、ステップカバレッ
ジが良いために用いられる。またテトラエトキシシラン
に対する流量比が３．５の条件は、堆積速度が速いため
にもちいられている。
のシリコン酸化膜２を介して第１のアルミニウム配線３
Ａを形成し、さらにソースガスとしてテトラエトキシシ
ランとオゾン含有酸素を用いた常圧化学気相成長法（以
下常圧ＣＶＤ法と称す）でソースガス中のテトラエトキ
シシランに対するオゾンの流量比が３．５の条件で第２
のシリコン酸化膜４Ａを形成する。続いてフォトエッチ
ング技術を用いた公知の方法でスルーホール５を形成
し、次に第２のアルミニウム配線３Ｂを形成していた。
常圧ＣＶＤ法は減圧ＣＶＤ法に比べ、ステップカバレッ
ジが良いために用いられる。またテトラエトキシシラン
に対する流量比が３．５の条件は、堆積速度が速いため
にもちいられている。
【０００４】
【発明が解決しようとする課題】この従来の層間絶縁膜
に用いられていたソースガスとしてテトラエトキシシラ
ンとオゾン含有酸素を用いてソースガス中のテトラエト
キシシランに対するオゾンの流量比が３．５の条件の常
圧ＣＶＤ法によって形成したシリコン酸化膜は、赤外吸
収スペクトルは３４００ｃｍ-1付近にＳｉ−ＯＨ結合の
ピークが大きくみられ、Ｓｉ−Ｏ結合（１０８０ｃ
ｍ-1）数に対するＳｉ−ＯＨ結合数比は０．０５１とな
っており、膜中に多くの水分をふくんでいることが知ら
れている。この値はプラズマ化学気相成長法で形成した
シリコン酸化膜の結合数比と比較し大きい値である。
に用いられていたソースガスとしてテトラエトキシシラ
ンとオゾン含有酸素を用いてソースガス中のテトラエト
キシシランに対するオゾンの流量比が３．５の条件の常
圧ＣＶＤ法によって形成したシリコン酸化膜は、赤外吸
収スペクトルは３４００ｃｍ-1付近にＳｉ−ＯＨ結合の
ピークが大きくみられ、Ｓｉ−Ｏ結合（１０８０ｃ
ｍ-1）数に対するＳｉ−ＯＨ結合数比は０．０５１とな
っており、膜中に多くの水分をふくんでいることが知ら
れている。この値はプラズマ化学気相成長法で形成した
シリコン酸化膜の結合数比と比較し大きい値である。
【０００５】これらのことから従来のソースガスとして
テトラエトキシシランとオゾン含有酸素を用い、ソース
ガス中のテトラエトキシシランに対するオゾンの流量比
が３．５の条件の常圧ＣＶＤ法によって形成したシリコ
ン酸化膜は、多量の水分を含んでおり、そのため上記常
圧ＣＶＤ法で形成したシリコン酸化膜はＩＣの製造工程
で用いられる２００〜４５０℃の熱処理による体積収縮
が大きく、熱処理時のストレスの変化が大きいために下
層のアルミニウム配線にボイドが発生し、アルミニウム
配線に断線やクラックが発生した。このため半導体装置
の信頼性は著しく劣ったものとなるという問題があっ
た。
テトラエトキシシランとオゾン含有酸素を用い、ソース
ガス中のテトラエトキシシランに対するオゾンの流量比
が３．５の条件の常圧ＣＶＤ法によって形成したシリコ
ン酸化膜は、多量の水分を含んでおり、そのため上記常
圧ＣＶＤ法で形成したシリコン酸化膜はＩＣの製造工程
で用いられる２００〜４５０℃の熱処理による体積収縮
が大きく、熱処理時のストレスの変化が大きいために下
層のアルミニウム配線にボイドが発生し、アルミニウム
配線に断線やクラックが発生した。このため半導体装置
の信頼性は著しく劣ったものとなるという問題があっ
た。
【０００６】
【課題を解決するための手段】第１の発明の半導体装置
は、半導体基板上に絶縁膜を介して形成された下層配線
と、この下層配線上に形成された層間絶縁膜と、この層
間絶縁膜上に形成されスルーホールを介して前記下層配
線に接続する上層配線とを有する半導体装置において、
前記層間絶縁膜はＳｉ−Ｏ結合数に対するＳｉ−ＯＨ結
合数の比が０．０３以下であるシリコン酸化膜を少くと
も含むものである。
は、半導体基板上に絶縁膜を介して形成された下層配線
と、この下層配線上に形成された層間絶縁膜と、この層
間絶縁膜上に形成されスルーホールを介して前記下層配
線に接続する上層配線とを有する半導体装置において、
前記層間絶縁膜はＳｉ−Ｏ結合数に対するＳｉ−ＯＨ結
合数の比が０．０３以下であるシリコン酸化膜を少くと
も含むものである。
【０００７】第２の発明の半導体装置の製造方法は、半
導体基板上に絶縁膜を介して下層配線を形成する工程
と、この下層配線上に層間絶縁膜としてテトラエトキシ
シランに対するオゾン含有酸素の流量比が８以上のソー
スガスを用いる常圧気相成長法でシリコン酸化膜を少く
とも形成する工程と、前記層間絶縁膜にスルーホールを
形成する工程と、前記層間絶縁膜上に前記スルーホール
を介して前記下層配線に接続する上層配線を形成する工
程とを含むものである。
導体基板上に絶縁膜を介して下層配線を形成する工程
と、この下層配線上に層間絶縁膜としてテトラエトキシ
シランに対するオゾン含有酸素の流量比が８以上のソー
スガスを用いる常圧気相成長法でシリコン酸化膜を少く
とも形成する工程と、前記層間絶縁膜にスルーホールを
形成する工程と、前記層間絶縁膜上に前記スルーホール
を介して前記下層配線に接続する上層配線を形成する工
程とを含むものである。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１（ａ），（ｂ）は本発明の第１の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００１０】まず、図１（ａ）に示すように、能動素子
が形成された半導体基板１上にＣＶＤ法で厚さ０．５μ
ｍの第１のシリコン酸化膜２を形成し、さらに厚さ０．
８μｍの第１のアルミニウム配線３Ａを形成する。続い
て第１のアルミニウム配線３Ａ上に常圧ＣＶＤ法でソー
スガスとしてテトラエトキシシランとオゾン含有酸素と
を用い、テトラエトキシシランに対するオゾンの流量比
が１９．５の条件で第２のシリコン酸化膜４を０．８μ
ｍの厚さに形成し層間絶縁膜とする。次に図１（ｂ）に
示すように、フォトエッチング技術を用いた公知の方法
でスルーホール５を形成したのち、第２のアルミニウム
配線３Ｂを形成する。以上の工程を繰り返すことにより
多層配線構造体が形成される。
が形成された半導体基板１上にＣＶＤ法で厚さ０．５μ
ｍの第１のシリコン酸化膜２を形成し、さらに厚さ０．
８μｍの第１のアルミニウム配線３Ａを形成する。続い
て第１のアルミニウム配線３Ａ上に常圧ＣＶＤ法でソー
スガスとしてテトラエトキシシランとオゾン含有酸素と
を用い、テトラエトキシシランに対するオゾンの流量比
が１９．５の条件で第２のシリコン酸化膜４を０．８μ
ｍの厚さに形成し層間絶縁膜とする。次に図１（ｂ）に
示すように、フォトエッチング技術を用いた公知の方法
でスルーホール５を形成したのち、第２のアルミニウム
配線３Ｂを形成する。以上の工程を繰り返すことにより
多層配線構造体が形成される。
【００１１】図２はソースガスとしてテトラエトキシシ
ランとオゾン含有酸素を用い、そのソースガス中のテト
ラエトキシシランに対するオゾンの流量比と、上記ソー
スガスを用いた常圧ＣＶＤ法で形成したシリコン酸化膜
の赤外吸収スペクトルから得られたＳｉ−ＯＨ結合（３
４００ｃｍ-1）数とＳｉ−Ｏ結合（１０８０ｃｍ-1）数
の比との関係を示している。図２からオゾン量が増加す
るにつれてＳｉ−Ｏ結合数の比は急激に減少し、テトラ
エトキシシランに対するオゾンの流量比が８以上になる
とＳｉ−Ｏ結合数に対するＳｉ−ＯＨ結合数との比は
０．０３以下にほぼ安定する。
ランとオゾン含有酸素を用い、そのソースガス中のテト
ラエトキシシランに対するオゾンの流量比と、上記ソー
スガスを用いた常圧ＣＶＤ法で形成したシリコン酸化膜
の赤外吸収スペクトルから得られたＳｉ−ＯＨ結合（３
４００ｃｍ-1）数とＳｉ−Ｏ結合（１０８０ｃｍ-1）数
の比との関係を示している。図２からオゾン量が増加す
るにつれてＳｉ−Ｏ結合数の比は急激に減少し、テトラ
エトキシシランに対するオゾンの流量比が８以上になる
とＳｉ−Ｏ結合数に対するＳｉ−ＯＨ結合数との比は
０．０３以下にほぼ安定する。
【００１２】また下層のアルミニウム配線の故障率とテ
トラエトキシシランに対するオゾンの流量比との関係を
図３に示す。図３に示すように、テトラエトキシシラン
に対するオゾンの流量比が８以上になるとアルミニウム
配線の故障率は減少する。これらのことからテトラエト
キシシランに対するオゾンの流量比が８以上であれば、
Ｓｉ−Ｏ結合数に対するＳｉ−ＯＨ結合数の比は０．０
３以下となり、下層のアルミニウム配線の故障率も減少
することがわかる。
トラエトキシシランに対するオゾンの流量比との関係を
図３に示す。図３に示すように、テトラエトキシシラン
に対するオゾンの流量比が８以上になるとアルミニウム
配線の故障率は減少する。これらのことからテトラエト
キシシランに対するオゾンの流量比が８以上であれば、
Ｓｉ−Ｏ結合数に対するＳｉ−ＯＨ結合数の比は０．０
３以下となり、下層のアルミニウム配線の故障率も減少
することがわかる。
【００１３】この様に第１の実施例では層間絶縁膜とし
ての第２のシリコン酸化膜４を常圧ＣＶＤ法を用いソー
スガスとしてテトラエトキシシランとオゾン含有酸素と
を用い、テトラエトキシシランに対するオゾンの流量比
が１９．５の条件で形成したため、膜中に含有される水
分量は少なくなり、２００〜４５０℃の熱処理による体
積収縮が小さく更にストレスの変化も小さくなる。この
ため、アルミニウム配線の断線も起こらず、上記シリコ
ン酸化膜を用いた多層配線構造の半導体装置は製造歩留
り及び信頼性を著しく向上させることができる。
ての第２のシリコン酸化膜４を常圧ＣＶＤ法を用いソー
スガスとしてテトラエトキシシランとオゾン含有酸素と
を用い、テトラエトキシシランに対するオゾンの流量比
が１９．５の条件で形成したため、膜中に含有される水
分量は少なくなり、２００〜４５０℃の熱処理による体
積収縮が小さく更にストレスの変化も小さくなる。この
ため、アルミニウム配線の断線も起こらず、上記シリコ
ン酸化膜を用いた多層配線構造の半導体装置は製造歩留
り及び信頼性を著しく向上させることができる。
【００１４】第１の実施例の金属配線としてアルミニウ
ム配線を用いたが、アルミニウム合金、チタン合金、タ
ングステン、金、銅、ポリシリコンのうち少なくとも１
つから成る配線を用いても同様の結果を得ることができ
る。
ム配線を用いたが、アルミニウム合金、チタン合金、タ
ングステン、金、銅、ポリシリコンのうち少なくとも１
つから成る配線を用いても同様の結果を得ることができ
る。
【００１５】図４（ａ），（ｂ）は本発明の第２の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００１６】まず、図４（ａ）に示すように、第１の実
施例と同様に、能動素子を有する半導体基板１上にＣＶ
Ｄ法で厚さ０．５μｍの第１のシリコン酸化膜２を形成
し、さらに厚さ０．８μｍの第１のアルミニウム配線３
Ａを形成する。続いてパターニングされた第１のアルミ
ニウム配線３Ａ上にプラズマＣＶＤ法で厚さ０．４μｍ
の第２のシリコン酸化膜６を形成し、次に常圧ＣＶＤ法
でソースガスとしてテトラエトキシシランとオゾン含有
酸素とを用い、テトラエトキシシランに対するオゾンの
流量比が１９．５の条件で第３のシリコン酸化膜７を
０．８μｍの厚さに形成する。さらに、プラズマＣＶＤ
法で第４のシリコン酸化膜８を０．４μｍの厚さに形成
し層間絶縁膜とする。
施例と同様に、能動素子を有する半導体基板１上にＣＶ
Ｄ法で厚さ０．５μｍの第１のシリコン酸化膜２を形成
し、さらに厚さ０．８μｍの第１のアルミニウム配線３
Ａを形成する。続いてパターニングされた第１のアルミ
ニウム配線３Ａ上にプラズマＣＶＤ法で厚さ０．４μｍ
の第２のシリコン酸化膜６を形成し、次に常圧ＣＶＤ法
でソースガスとしてテトラエトキシシランとオゾン含有
酸素とを用い、テトラエトキシシランに対するオゾンの
流量比が１９．５の条件で第３のシリコン酸化膜７を
０．８μｍの厚さに形成する。さらに、プラズマＣＶＤ
法で第４のシリコン酸化膜８を０．４μｍの厚さに形成
し層間絶縁膜とする。
【００１７】次に図４（ｂ）に示すように、これら３層
の層間絶縁膜にスルーホール５Ａを形成したのち、第２
のアルミニウム配線３Ｂを形成する。以上の工程を繰り
返すことにより多層配線構造体が形成される。
の層間絶縁膜にスルーホール５Ａを形成したのち、第２
のアルミニウム配線３Ｂを形成する。以上の工程を繰り
返すことにより多層配線構造体が形成される。
【００１８】本第２の実施例では、第２のシリコン酸化
膜６の膜厚を０．４μｍと定めたが、０．２μｍ以上
０．５μｍ以下の範囲内であれば良い。また、第３のシ
リコン酸化膜７の膜厚を０．８μｍと定めたが、０．５
μｍ以上１．２μｍ以下の範囲内であれば良い。さら
に、第４のシリコン酸化膜８の膜厚を０．４μｍと定め
たが０．２μｍ以上０．５μｍ以下であれば良い。
膜６の膜厚を０．４μｍと定めたが、０．２μｍ以上
０．５μｍ以下の範囲内であれば良い。また、第３のシ
リコン酸化膜７の膜厚を０．８μｍと定めたが、０．５
μｍ以上１．２μｍ以下の範囲内であれば良い。さら
に、第４のシリコン酸化膜８の膜厚を０．４μｍと定め
たが０．２μｍ以上０．５μｍ以下であれば良い。
【００１９】この様に常圧ＣＶＤ法により形成した第３
のシリコン酸化膜の上層と下層にプラズマＣＶＤ法によ
りシリコン酸化膜を形成すると、このシリコン酸化膜が
ち密であるために外部から層間絶縁膜への水分の浸入を
防ぐことができる。
のシリコン酸化膜の上層と下層にプラズマＣＶＤ法によ
りシリコン酸化膜を形成すると、このシリコン酸化膜が
ち密であるために外部から層間絶縁膜への水分の浸入を
防ぐことができる。
【００２０】そのため、層間絶縁膜が常圧ＣＶＤ法によ
り形成したシリコン酸化膜単層より、プラズマＣＶＤ法
シリコン酸化膜との積層にした多層配線構造の半導体装
置は、製造歩留り及び信頼性をさらに向上させることが
できる。
り形成したシリコン酸化膜単層より、プラズマＣＶＤ法
シリコン酸化膜との積層にした多層配線構造の半導体装
置は、製造歩留り及び信頼性をさらに向上させることが
できる。
【００２１】図５（ａ），（ｂ）は本発明の第３の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００２２】まず、図５（ａ）に示すように、半導体基
板１上にＣＶＤ法で厚さ０．５μｍの第１のシリコン酸
化膜２を形成し、さらに厚さ０．８μｍの第１のアルミ
ニウム配線３Ａを形成する。続いて第１のアルミニウム
配線３Ａ上にプラズマＣＶＤ法で厚さ０．４μｍの第２
のシリコン酸化膜６を形成し、さらに常圧ＣＶＤ法でソ
ースガスとしてテトラエトキシシランとオゾン含有酸素
とを用いテトラエトキシシランに対するオゾンの流量比
が１９．５の条件で第３のシリコン酸化膜７を厚さ０．
８μｍに形成する。その後第３のシリコン酸化膜７の表
面処理として酸素プラズマ処理を１０秒間行い、主成分
がＣＨ3 −Ｓｉ（ＯＨ）3 である有機シリカ塗布液を５
０００回転／分で回転塗布し、３０００℃の窒素雰囲気
中で１時間の熱処理を行い厚さ０．３μｍの有機シリカ
膜９を形成する。
板１上にＣＶＤ法で厚さ０．５μｍの第１のシリコン酸
化膜２を形成し、さらに厚さ０．８μｍの第１のアルミ
ニウム配線３Ａを形成する。続いて第１のアルミニウム
配線３Ａ上にプラズマＣＶＤ法で厚さ０．４μｍの第２
のシリコン酸化膜６を形成し、さらに常圧ＣＶＤ法でソ
ースガスとしてテトラエトキシシランとオゾン含有酸素
とを用いテトラエトキシシランに対するオゾンの流量比
が１９．５の条件で第３のシリコン酸化膜７を厚さ０．
８μｍに形成する。その後第３のシリコン酸化膜７の表
面処理として酸素プラズマ処理を１０秒間行い、主成分
がＣＨ3 −Ｓｉ（ＯＨ）3 である有機シリカ塗布液を５
０００回転／分で回転塗布し、３０００℃の窒素雰囲気
中で１時間の熱処理を行い厚さ０．３μｍの有機シリカ
膜９を形成する。
【００２３】次にＣＦ4 ガスを用いたドライエッチング
法で選択比が１：２と有機シリカ膜の方が小さくなるよ
うな条件で、上記有機シリカ膜９と第３のシリコン酸化
膜７を同時にエッチバックする。第１のアルミニウム配
線３Ａの孤立パターン上に第３のシリコン酸化膜７が
０．３μｍの厚さとなるようにエッチバックを行い、エ
ッチバック後の後処理として酸素プラズマ処理を１０秒
間行なう。続いてプラズマＣＶＤ法で厚さ０．４μｍの
第４のシリコン酸化膜８Ａを形成し、さらにフォトエッ
チング技術を用いた公知の方法でスルーホール５Ｂを設
けたのち、第２のアルミニウム配線３Ｂを形成する。以
上の工程を繰り返すことにより多層配線構造体が形成さ
れる。
法で選択比が１：２と有機シリカ膜の方が小さくなるよ
うな条件で、上記有機シリカ膜９と第３のシリコン酸化
膜７を同時にエッチバックする。第１のアルミニウム配
線３Ａの孤立パターン上に第３のシリコン酸化膜７が
０．３μｍの厚さとなるようにエッチバックを行い、エ
ッチバック後の後処理として酸素プラズマ処理を１０秒
間行なう。続いてプラズマＣＶＤ法で厚さ０．４μｍの
第４のシリコン酸化膜８Ａを形成し、さらにフォトエッ
チング技術を用いた公知の方法でスルーホール５Ｂを設
けたのち、第２のアルミニウム配線３Ｂを形成する。以
上の工程を繰り返すことにより多層配線構造体が形成さ
れる。
【００２４】本第３の実施例では、第２のシリコン酸化
膜厚を０．４μｍと定めたが０．２μｍ以上０．５μｍ
以下の範囲内であれば良い。また、第３のシリコン酸化
膜厚を０．８μｍと定めたが０．５μｍ以上１．２μｍ
以下の範囲内であれば良く、第４のシリコン酸化膜厚を
０．４μｍと定めたが０．２μｍ以上０．５μｍ以下の
範囲内であれば良い。
膜厚を０．４μｍと定めたが０．２μｍ以上０．５μｍ
以下の範囲内であれば良い。また、第３のシリコン酸化
膜厚を０．８μｍと定めたが０．５μｍ以上１．２μｍ
以下の範囲内であれば良く、第４のシリコン酸化膜厚を
０．４μｍと定めたが０．２μｍ以上０．５μｍ以下の
範囲内であれば良い。
【００２５】この様に第３の実施例では、層間絶縁膜を
多層化し、有機シリカ膜９を用いてエッチバックする事
により、水分が少くかつ平坦性のより優れた層間絶縁膜
を形成することができる。
多層化し、有機シリカ膜９を用いてエッチバックする事
により、水分が少くかつ平坦性のより優れた層間絶縁膜
を形成することができる。
【００２６】従ってより多層の配線構造を有する半導体
装置を安定した工程で製造できるという利点がある。
装置を安定した工程で製造できるという利点がある。
【００２７】
【発明の効果】以上説明したように本発明は、層間絶縁
膜の少なくとも一部にソースガスとしてテトラエトキシ
シランとオゾン含有酸素とを用いた常圧化学気相成長法
で、Ｓｉ−Ｏ結合数に対するＳｉ−ＯＨ結合数の比が
０．０３以下であるシリコン酸化膜を有することから、
膜中に含有される水分量は少なくなる。そのため上記シ
リコン酸化膜は、ＩＣの製造工程で用いられる２００〜
４５０℃の熱処理による体積収縮や熱処理時のストレス
の変化も小さくなるため、下層のアルミニウム配線に発
生するボイドが抑制され断線やクラックの発生がなくな
る。従って多層配線構造を有する半導体装置の製造歩留
り及び信頼性を著しく向上させることができるという効
果を有する。
膜の少なくとも一部にソースガスとしてテトラエトキシ
シランとオゾン含有酸素とを用いた常圧化学気相成長法
で、Ｓｉ−Ｏ結合数に対するＳｉ−ＯＨ結合数の比が
０．０３以下であるシリコン酸化膜を有することから、
膜中に含有される水分量は少なくなる。そのため上記シ
リコン酸化膜は、ＩＣの製造工程で用いられる２００〜
４５０℃の熱処理による体積収縮や熱処理時のストレス
の変化も小さくなるため、下層のアルミニウム配線に発
生するボイドが抑制され断線やクラックの発生がなくな
る。従って多層配線構造を有する半導体装置の製造歩留
り及び信頼性を著しく向上させることができるという効
果を有する。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】実施例における酸化膜中の（Ｓｉ−ＯＨ）／
（Ｓｉ−Ｏ）結合数比と（オゾン）／（テトラエトキシ
シラン）流量比との関係を示す図。
（Ｓｉ−Ｏ）結合数比と（オゾン）／（テトラエトキシ
シラン）流量比との関係を示す図。
【図３】アルミニウム配線の故障率と（オゾン）／（テ
トラエトキシシラン）流量比との関係を示す図。
トラエトキシシラン）流量比との関係を示す図。
【図４】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図５】本発明の第３の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図６】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
１ シリコン基板 ２ 第１のシリコン酸化膜 ３Ａ 第１のアルミニウム配線 ３Ｂ 第２のアルミニウム配線 ４，４Ａ，６ 第２のシリコン酸化膜 ５，５Ａ，５Ｂ スルーホール ７ 第３のシリコン酸化膜 ８，８Ａ 第４のシリコン酸化膜 ９ 有機シリカ膜
Claims (3)
- 【請求項１】 半導体基板上に絶縁膜を介して形成され
た下層配線と、この下層配線上に形成された層間絶縁膜
と、この層間絶縁膜上に形成されスルーホールを介して
前記下層配線に接続する上層配線とを有する半導体装置
において、前記層間絶縁膜はＳｉ−Ｏ結合数に対するＳ
ｉ−ＯＨ結合数の比が０．０３以下であるシリコン酸化
膜を少くとも含むことを特徴とする半導体装置。 - 【請求項２】 半導体基板上に絶縁膜を介して下層配線
を形成する工程と、この下層配線上に層間絶縁膜として
テトラエトキシシランに対するオゾン含有酸素の流量比
が８以上のソースガスを用いる常圧気相成長法でシリコ
ン酸化膜を少くとも形成する工程と、前記層間絶縁膜に
スルーホールを形成する工程と、前記層間絶縁膜上に前
記スルーホールを介して前記下層配線に接続する上層配
線を形成する工程とを含むことを特徴とする半導体装置
の製造方法。 - 【請求項３】 層間絶縁膜は常圧気相成長法によるシリ
コン酸化膜とプラズマ化学気相成長法またはスパッタ法
によるシリコン酸化膜とから構成される請求項２記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4907892A JPH05251572A (ja) | 1992-03-06 | 1992-03-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4907892A JPH05251572A (ja) | 1992-03-06 | 1992-03-06 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251572A true JPH05251572A (ja) | 1993-09-28 |
Family
ID=12821057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4907892A Pending JPH05251572A (ja) | 1992-03-06 | 1992-03-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251572A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345663B1 (ko) * | 1995-04-11 | 2002-10-30 | 주식회사 하이닉스반도체 | 반도체소자의층간절연막평탄화방법 |
-
1992
- 1992-03-06 JP JP4907892A patent/JPH05251572A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345663B1 (ko) * | 1995-04-11 | 2002-10-30 | 주식회사 하이닉스반도체 | 반도체소자의층간절연막평탄화방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| EP0790645A2 (en) | Intermetal dielectric planarization | |
| JPH05251572A (ja) | 半導体装置およびその製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| KR100840880B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
| JP2982475B2 (ja) | 半導体装置の製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| JP4034524B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09139428A (ja) | 半導体装置 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPH05109717A (ja) | 半導体装置の製造方法 | |
| JPS6227745B2 (ja) | ||
| JPH11260916A (ja) | 半導体装置及びその製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981006 |