JP2776397B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2776397B2 JP2776397B2 JP17345492A JP17345492A JP2776397B2 JP 2776397 B2 JP2776397 B2 JP 2776397B2 JP 17345492 A JP17345492 A JP 17345492A JP 17345492 A JP17345492 A JP 17345492A JP 2776397 B2 JP2776397 B2 JP 2776397B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- film
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に層間絶縁膜の製造方法に関する。
関し、特に層間絶縁膜の製造方法に関する。
【０００２】
【従来の技術】従来この種の多層配線は以下の方法によ
って形成されていた。すなわち、図６に示すように、能
動素子（図示せず）を有する半導体シリコン基板（６０
１）上に、化学気相成長法（ＣＶＤ法）でシリコン酸化
膜（ＣＶＤ法第１のシリコン酸化膜１０２）を形成し、
このシリコン酸化膜（１０２）上に、第１のアルミニウ
ム配線（６０３）を選択的に形成し、さらにソースガス
としてテトラエトキシシランとオゾン含有酸素を用いた
常圧化学気相成長法（常圧ＣＶＤ法）でソースガス中の
オゾンとテトラエトキシシランの流量比が３．５：１の
条件でシリコン酸化膜（常圧ＣＶＤ法第１のシリコン酸
化膜６０４）を形成し、このシリコン酸化膜（６０４）
に、フォトエッチング技術を用いた公知の方法でスルー
ホールを開口し、つぎに、シリコン酸化膜（６０４）上
及びスルーホール中に、第１のアルミニウム配線（６０
３）に接続する第２のアルミニウム配線（６０５）を形
成していた（１９８９．Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ
Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ Ｐ．６６９〜６７
２）。
って形成されていた。すなわち、図６に示すように、能
動素子（図示せず）を有する半導体シリコン基板（６０
１）上に、化学気相成長法（ＣＶＤ法）でシリコン酸化
膜（ＣＶＤ法第１のシリコン酸化膜１０２）を形成し、
このシリコン酸化膜（１０２）上に、第１のアルミニウ
ム配線（６０３）を選択的に形成し、さらにソースガス
としてテトラエトキシシランとオゾン含有酸素を用いた
常圧化学気相成長法（常圧ＣＶＤ法）でソースガス中の
オゾンとテトラエトキシシランの流量比が３．５：１の
条件でシリコン酸化膜（常圧ＣＶＤ法第１のシリコン酸
化膜６０４）を形成し、このシリコン酸化膜（６０４）
に、フォトエッチング技術を用いた公知の方法でスルー
ホールを開口し、つぎに、シリコン酸化膜（６０４）上
及びスルーホール中に、第１のアルミニウム配線（６０
３）に接続する第２のアルミニウム配線（６０５）を形
成していた（１９８９．Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ
Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ Ｐ．６６９〜６７
２）。
【０００３】
【発明が解決しようとする課題】従来のテトラエトキシ
シランとオゾン含有酸素を用い常圧化学気相成長法によ
って形成したシリコン酸化膜は多量の水分を含んでおり
そのため４５０℃以下の熱処理による体積収納が大きい
ことから、熱処理時のストレス変化が大きいため、クラ
ックが発生したり、さらに下層のアルミニウム配線にボ
イドが発生し、アルミニウム配線の断線が起こったり、
さらにその堆積速度が遅いためスループットが悪いとい
う問題があり、上記テトラエトキシシランとオゾン含有
酸素を用い、常圧化学気相成長法によって形成したシリ
コン酸化膜を用いた多層配線構造体の製造歩留り、信頼
性は著しく劣ったものとなる、という問題があった。
シランとオゾン含有酸素を用い常圧化学気相成長法によ
って形成したシリコン酸化膜は多量の水分を含んでおり
そのため４５０℃以下の熱処理による体積収納が大きい
ことから、熱処理時のストレス変化が大きいため、クラ
ックが発生したり、さらに下層のアルミニウム配線にボ
イドが発生し、アルミニウム配線の断線が起こったり、
さらにその堆積速度が遅いためスループットが悪いとい
う問題があり、上記テトラエトキシシランとオゾン含有
酸素を用い、常圧化学気相成長法によって形成したシリ
コン酸化膜を用いた多層配線構造体の製造歩留り、信頼
性は著しく劣ったものとなる、という問題があった。
【０００４】
【課題を解決するための手段】本発明の第１の態様によ
れば、能動素子を有する半導体基板に、第１の絶縁膜を
介して、第１の金属配線を形成する工程と、層間絶縁膜
の少なくとも一部として、ソースガスとしてテトラメチ
ルジエトキシジシロキサンとオゾン含有酸素とを用いた
常圧化学気相成長法でシリコン酸化膜を形成する工程
と、次にスルーホールを形成する工程と、第２の金属配
線を形成する工程とを含むことを特徴とする半導体装置
の製造方法が得られる。
れば、能動素子を有する半導体基板に、第１の絶縁膜を
介して、第１の金属配線を形成する工程と、層間絶縁膜
の少なくとも一部として、ソースガスとしてテトラメチ
ルジエトキシジシロキサンとオゾン含有酸素とを用いた
常圧化学気相成長法でシリコン酸化膜を形成する工程
と、次にスルーホールを形成する工程と、第２の金属配
線を形成する工程とを含むことを特徴とする半導体装置
の製造方法が得られる。
【０００５】本発明の第２の態様によれば、前記第１の
態様による半導体装置の製造方法において、上記層間絶
縁膜を形成する工程と、前記スルーホールを形成する工
程と、前記第１及び第２の金属配線を形成する工程とを
繰り返し多層化せしめることを特徴とする半導体装置の
製造方法が得られる。
態様による半導体装置の製造方法において、上記層間絶
縁膜を形成する工程と、前記スルーホールを形成する工
程と、前記第１及び第２の金属配線を形成する工程とを
繰り返し多層化せしめることを特徴とする半導体装置の
製造方法が得られる。
【０００６】本発明の第３の態様によれば、前記第１の
態様による半導体装置の製造方法において、上記層間絶
縁膜としてプラズマ化学気相成長法あるいはスパッタ法
にて形成したシリコン酸化膜を併用せしめたことを特徴
とする半導体装置の製造方法が得られる。
態様による半導体装置の製造方法において、上記層間絶
縁膜としてプラズマ化学気相成長法あるいはスパッタ法
にて形成したシリコン酸化膜を併用せしめたことを特徴
とする半導体装置の製造方法が得られる。
【０００７】本発明の第４の態様によれば、前記第１の
態様による半導体装置の製造方法において、上記層間絶
縁膜としてプラズマ化学気相成長法あるいはスパッタ法
で形成したシリコン酸化膜を併用せしめる工程と、次に
回転塗布熱処理法により有機塗布膜を形成し、ドライエ
ッチング法を用いて上記有機塗布膜と上記層間絶縁膜を
エッチバックし平坦化せしめる工程とを含むことを特徴
とする半導体装置の製造方法が得られる。
態様による半導体装置の製造方法において、上記層間絶
縁膜としてプラズマ化学気相成長法あるいはスパッタ法
で形成したシリコン酸化膜を併用せしめる工程と、次に
回転塗布熱処理法により有機塗布膜を形成し、ドライエ
ッチング法を用いて上記有機塗布膜と上記層間絶縁膜を
エッチバックし平坦化せしめる工程とを含むことを特徴
とする半導体装置の製造方法が得られる。
【０００８】即ち、本発明の半導体装置の製造方法は、
能動素子を有する半導体基板上に第１の絶縁膜を介して
第１の金属配線を形成する工程と、層間絶縁膜の少なく
とも一部にソースガスとしてテトラメチルジエトキシジ
シロキサンとオゾン含有酸素ガスを用いた常圧化学気相
成長法でシリコン酸化膜を形成する工程と、次にスルー
ホールを形成する工程と、第２金属配線を形成する工程
とを含むことを特徴とし、さらに上記層間絶縁膜を形成
する工程とスルーホールを形成する工程と、金属配線を
形成する工程とを、繰り返し多層化せしめることを特徴
とする。
能動素子を有する半導体基板上に第１の絶縁膜を介して
第１の金属配線を形成する工程と、層間絶縁膜の少なく
とも一部にソースガスとしてテトラメチルジエトキシジ
シロキサンとオゾン含有酸素ガスを用いた常圧化学気相
成長法でシリコン酸化膜を形成する工程と、次にスルー
ホールを形成する工程と、第２金属配線を形成する工程
とを含むことを特徴とし、さらに上記層間絶縁膜を形成
する工程とスルーホールを形成する工程と、金属配線を
形成する工程とを、繰り返し多層化せしめることを特徴
とする。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１０】図１（ａ）、図１（ｂ）、及び図１（ｃ）
はそれぞれ本発明の実施例による半導体装置の製造方法
を説明するための素子断面図である。
はそれぞれ本発明の実施例による半導体装置の製造方法
を説明するための素子断面図である。
【００１１】図１（ａ）の実施例では、能動素子（図示
せず）を有する半導体シリコン基板（１０１）上に、化
学気相成長法（ＣＶＤ法）でＣＶＤ法シリコン酸化膜
（１０２）を形成する。このＣＶＤ法シリコン酸化膜
（１０２）上に、第１の金属配線として第１アルミニウ
ム配線（１０３）を選択的に形成する。つづいて、層間
絶縁膜としてソースガスにテトラメチルジエトキシジロ
キサンとオゾン含有酸素ガスを用いた常圧化学気相成長
法（常圧ＣＶＤ法）で常圧ＣＶＤ法シリコン酸化膜（１
０５）を形成する。この常圧ＣＶＤ法シリコン酸化膜
（１０５）に、フォトエッチング技術を用いた公知の方
法でスルーホールを開口し、つぎに、常圧ＣＶＤ法シリ
コン酸化膜（１０５）上及びスルーホール中に、第１ア
ルミニウム配線（１０３）に接続する第２アルミニウム
配線（１０８）を形成する。
せず）を有する半導体シリコン基板（１０１）上に、化
学気相成長法（ＣＶＤ法）でＣＶＤ法シリコン酸化膜
（１０２）を形成する。このＣＶＤ法シリコン酸化膜
（１０２）上に、第１の金属配線として第１アルミニウ
ム配線（１０３）を選択的に形成する。つづいて、層間
絶縁膜としてソースガスにテトラメチルジエトキシジロ
キサンとオゾン含有酸素ガスを用いた常圧化学気相成長
法（常圧ＣＶＤ法）で常圧ＣＶＤ法シリコン酸化膜（１
０５）を形成する。この常圧ＣＶＤ法シリコン酸化膜
（１０５）に、フォトエッチング技術を用いた公知の方
法でスルーホールを開口し、つぎに、常圧ＣＶＤ法シリ
コン酸化膜（１０５）上及びスルーホール中に、第１ア
ルミニウム配線（１０３）に接続する第２アルミニウム
配線（１０８）を形成する。
【００１２】また、図１（ｂ）の実施例では、層間絶縁
膜として、プラズマ化学気相成長法（プラズマＣＶＤ
法）で第１のシリコン酸化膜（プラズマＣＶＤ法第１の
酸化膜１０４）を、ソースガスにテトラメチルジエトキ
シジシロキサンとオゾン含有酸素ガスを用いた常圧ＣＶ
Ｄ法で第２のシリコン酸化膜（常圧ＣＶＤ法シリコン酸
化膜１０５）を、プラズマＣＶＤ法で第３のシリコン酸
化膜（プラズマＣＶＤ法第３シリコン酸化膜１０７）を
順次形成する。
膜として、プラズマ化学気相成長法（プラズマＣＶＤ
法）で第１のシリコン酸化膜（プラズマＣＶＤ法第１の
酸化膜１０４）を、ソースガスにテトラメチルジエトキ
シジシロキサンとオゾン含有酸素ガスを用いた常圧ＣＶ
Ｄ法で第２のシリコン酸化膜（常圧ＣＶＤ法シリコン酸
化膜１０５）を、プラズマＣＶＤ法で第３のシリコン酸
化膜（プラズマＣＶＤ法第３シリコン酸化膜１０７）を
順次形成する。
【００１３】さらに、図１（ｃ）の実施例では、層間絶
縁膜として、プラズマ化学気相成長法（プラズマＣＶＤ
法）で第１のシリコン酸化膜（プラズマＣＶＤ法第１の
酸化膜１０４）を、ソースガスにテトラメチルジエトキ
シジシロキサンとオゾン含有酸素ガスを用いた常圧ＣＶ
Ｄ法で第２のシリコン酸化膜（常圧ＣＶＤ法シリコン酸
化膜１０５）を、回転塗布熱処理法により有機シリカ膜
（１０６）を、プラズマＣＶＤ法で第３のシリコン酸化
膜（プラズマＣＶＤ法第３シリコン酸化膜１０７）を順
次形成する。
縁膜として、プラズマ化学気相成長法（プラズマＣＶＤ
法）で第１のシリコン酸化膜（プラズマＣＶＤ法第１の
酸化膜１０４）を、ソースガスにテトラメチルジエトキ
シジシロキサンとオゾン含有酸素ガスを用いた常圧ＣＶ
Ｄ法で第２のシリコン酸化膜（常圧ＣＶＤ法シリコン酸
化膜１０５）を、回転塗布熱処理法により有機シリカ膜
（１０６）を、プラズマＣＶＤ法で第３のシリコン酸化
膜（プラズマＣＶＤ法第３シリコン酸化膜１０７）を順
次形成する。
【００１４】図１（ａ）〜図１（ｃ）の各々において
は、金属配線としてアルミニウム配線を用いたがアルミ
ニウム合金、チタン合金、タングステン、金、銅、ポリ
シリコンのうち少なくとも１つから成る配線を用いても
良い。
は、金属配線としてアルミニウム配線を用いたがアルミ
ニウム合金、チタン合金、タングステン、金、銅、ポリ
シリコンのうち少なくとも１つから成る配線を用いても
良い。
【００１５】次に図２を参照して、ソースガスとしてテ
トラメチルジエトキシジシロキシサンとオゾン含有酸素
ガスを用いた常圧ＣＶＤ法でオゾンとテトラメチルジエ
トキシジシロキサンの流量比が３．５：１の条件で成膜
基板温度３５０℃で成膜した本発明で用いるシリコン酸
化膜の膜特性について述べる。図２は上記シリコン酸化
膜のＦＴ−ＩＲスペクトルを示している。
トラメチルジエトキシジシロキシサンとオゾン含有酸素
ガスを用いた常圧ＣＶＤ法でオゾンとテトラメチルジエ
トキシジシロキサンの流量比が３．５：１の条件で成膜
基板温度３５０℃で成膜した本発明で用いるシリコン酸
化膜の膜特性について述べる。図２は上記シリコン酸化
膜のＦＴ−ＩＲスペクトルを示している。
【００１６】図２から、上記シリコン酸化膜は３４００
cm-1付近のＳｉ−ＯＨ結合がみられず、従来技術と比較
するとＳｉ−ＯＨ結合が大幅に減少している。また上記
シリコン酸化膜の熱処理後の膜収縮は１％未満である。
従来技術の膜収縮は４％であることから、上記シリコン
酸化膜の膜収縮は従来技術と比較し小さい値である。さ
らに上記シリコン酸化膜の堆積速度は約３０００オング
ストローム／min と従来技術と比較し約２倍大きい。
cm-1付近のＳｉ−ＯＨ結合がみられず、従来技術と比較
するとＳｉ−ＯＨ結合が大幅に減少している。また上記
シリコン酸化膜の熱処理後の膜収縮は１％未満である。
従来技術の膜収縮は４％であることから、上記シリコン
酸化膜の膜収縮は従来技術と比較し小さい値である。さ
らに上記シリコン酸化膜の堆積速度は約３０００オング
ストローム／min と従来技術と比較し約２倍大きい。
【００１７】図２ではソースガスのオゾンとテトラメチ
ルジエトキシジシロキサンの流量比が３．５：１の条件
でシリコン酸化膜を形成した例を説明したが、流量比は
３．５：１以上のオゾンが過剰な条件であればよい。ま
た、図２では成膜基板温度３５０℃でシリコン酸化膜を
形成した例を説明したが、成膜基板温度は３００℃以
上、４００℃以下の範囲内であればよい。
ルジエトキシジシロキサンの流量比が３．５：１の条件
でシリコン酸化膜を形成した例を説明したが、流量比は
３．５：１以上のオゾンが過剰な条件であればよい。ま
た、図２では成膜基板温度３５０℃でシリコン酸化膜を
形成した例を説明したが、成膜基板温度は３００℃以
上、４００℃以下の範囲内であればよい。
【００１８】図２の例では上記シリコン酸化膜形成後に
熱処理を行なわなかったが、必要により熱処理を行って
もよい。
熱処理を行なわなかったが、必要により熱処理を行って
もよい。
【００１９】図３は、本発明の別の実施例による半導体
装置の製造方法を説明するための工程断面図である。能
動素子（図示せず）を有する半導体シリコン基板（３０
１）上にＣＶＤ法で厚さ０．５μm の第１のシリコン酸
化膜（ＣＶＤ法第１のシリコン酸化膜３０２）を形成
し、更に厚さ０．８μm の第１のアルミニウム配線（３
０３）を形成し、フォトレジストを用いた公知のエッチ
ング技術でパターニングする（図３（ａ））。
装置の製造方法を説明するための工程断面図である。能
動素子（図示せず）を有する半導体シリコン基板（３０
１）上にＣＶＤ法で厚さ０．５μm の第１のシリコン酸
化膜（ＣＶＤ法第１のシリコン酸化膜３０２）を形成
し、更に厚さ０．８μm の第１のアルミニウム配線（３
０３）を形成し、フォトレジストを用いた公知のエッチ
ング技術でパターニングする（図３（ａ））。
【００２０】続いてパターニングされた第１のアルミニ
ウム配線（３０３）上に常圧ＣＶＤ法でソースガスとし
てテトラメチルジエトキシジシロキサンとオゾン含有酸
素とを用い、オゾンとテトラメチルジエトキシジシロキ
サンとの流量比が３．５：１の条件で第２のシリコン酸
化膜（常圧ＣＶＤ法第２のシリコン酸化膜３０４）を
０．８μm 形成する（図３（ｂ））。
ウム配線（３０３）上に常圧ＣＶＤ法でソースガスとし
てテトラメチルジエトキシジシロキサンとオゾン含有酸
素とを用い、オゾンとテトラメチルジエトキシジシロキ
サンとの流量比が３．５：１の条件で第２のシリコン酸
化膜（常圧ＣＶＤ法第２のシリコン酸化膜３０４）を
０．８μm 形成する（図３（ｂ））。
【００２１】続いてフオトエッチング技術を用いた公知
の方法でスルーホールを開口し続いて第２のアルミニウ
ム配線（３０５）を形成する（図３（ｃ））。
の方法でスルーホールを開口し続いて第２のアルミニウ
ム配線（３０５）を形成する（図３（ｃ））。
【００２２】上述の図３（ｂ）及び（ｃ）を繰り返すこ
とにより、多層配線構造体が形成される。
とにより、多層配線構造体が形成される。
【００２３】図３では第２のシリコン酸化膜（３０４）
の膜厚は０．８μm としたが０．５μm 以上１．２μm
以下の範囲内であればよい。
の膜厚は０．８μm としたが０．５μm 以上１．２μm
以下の範囲内であればよい。
【００２４】図４は、本発明の他の実施例による半導体
装置の製造方法を説明するための工程断面図である。能
動素子（図示せず）を有する半導体シリコン基板（４０
１）上にＣＶＤ法で厚さ０．５μm の第１のシリコン酸
化膜（ＣＶＤ法第１シリコン酸化膜４０２）を形成し、
さらに厚さ０．８μm の第１アルミニウム配線（４０
３）を形成し、フォトレジストを用いた公知のエッチン
グ技術でパターニングする（図４（ａ））。
装置の製造方法を説明するための工程断面図である。能
動素子（図示せず）を有する半導体シリコン基板（４０
１）上にＣＶＤ法で厚さ０．５μm の第１のシリコン酸
化膜（ＣＶＤ法第１シリコン酸化膜４０２）を形成し、
さらに厚さ０．８μm の第１アルミニウム配線（４０
３）を形成し、フォトレジストを用いた公知のエッチン
グ技術でパターニングする（図４（ａ））。
【００２５】続いてパターニングされた第１アルミニウ
ム配線（４０３）上にプラズマＣＶＤ法で厚さ０．４μ
m の第２のシリコン酸化膜（プラズマＣＶＤ法第２シリ
コン酸化膜４０４）を形成し、次に常圧ＣＶＤ法でソー
スガスとしてテトラメチルジエトキシジシロキサンとオ
ゾン含有酸素ガスとを用いオゾンとテトラメチルジエト
キシジシロキサンとの流量比が３．５：１の条件で第３
のシリコン酸化膜（常圧ＣＶＤ法第３シリコン酸化膜４
０５）を０．８μm 形成する（図４（ｂ））。
ム配線（４０３）上にプラズマＣＶＤ法で厚さ０．４μ
m の第２のシリコン酸化膜（プラズマＣＶＤ法第２シリ
コン酸化膜４０４）を形成し、次に常圧ＣＶＤ法でソー
スガスとしてテトラメチルジエトキシジシロキサンとオ
ゾン含有酸素ガスとを用いオゾンとテトラメチルジエト
キシジシロキサンとの流量比が３．５：１の条件で第３
のシリコン酸化膜（常圧ＣＶＤ法第３シリコン酸化膜４
０５）を０．８μm 形成する（図４（ｂ））。
【００２６】さらに、プラズマＣＶＤ法で第４のシリコ
ン酸化膜（プラズマＣＶＤ法第４シリコン酸化膜４０
６）を０．４μm 形成し、フォトエッチング技術を用い
た公知の方法でスルーホールを開口し、続いて第２アル
ミニウム配線（４０７）を形成する（図４（ｃ））。
ン酸化膜（プラズマＣＶＤ法第４シリコン酸化膜４０
６）を０．４μm 形成し、フォトエッチング技術を用い
た公知の方法でスルーホールを開口し、続いて第２アル
ミニウム配線（４０７）を形成する（図４（ｃ））。
【００２７】上述の図４（ｂ）及び（ｃ）を繰り返すこ
とにより、多層配線構造体が形成される。
とにより、多層配線構造体が形成される。
【００２８】図４では第２のシリコン酸化膜（４０４）
を０．４μm と定めたが０．２μm以上０．５μm 以下
の範囲内であればよい。また、第３のシリコン酸化膜
（４０５）の膜厚を０．８μm と定めたが０．５μm 以
上１．２μm 以下の範囲内であればよい。さらに第４の
シリコン酸化膜（４０６）の膜厚を０．４μm と定めた
が０．２μm 以上０．５μm 以下であればよい。
を０．４μm と定めたが０．２μm以上０．５μm 以下
の範囲内であればよい。また、第３のシリコン酸化膜
（４０５）の膜厚を０．８μm と定めたが０．５μm 以
上１．２μm 以下の範囲内であればよい。さらに第４の
シリコン酸化膜（４０６）の膜厚を０．４μm と定めた
が０．２μm 以上０．５μm 以下であればよい。
【００２９】図５は、本発明の更に他の実施例による半
導体装置の製造方法を説明するための工程断面図であ
る。能動素子（図示せず）を有する半導体シリコン基板
（５０１）上にＣＶＤ法で厚さ０．５μm の第１のシリ
コン酸化膜（ＣＶＤ法第１シリコン酸化膜５０２）を形
成し、更に厚さ０．８μm の第１アルミニウム配線（５
０３）を形成しフォトレジストを用いた公知のエッチン
グ技術でパターニングする（図５（ａ））。
導体装置の製造方法を説明するための工程断面図であ
る。能動素子（図示せず）を有する半導体シリコン基板
（５０１）上にＣＶＤ法で厚さ０．５μm の第１のシリ
コン酸化膜（ＣＶＤ法第１シリコン酸化膜５０２）を形
成し、更に厚さ０．８μm の第１アルミニウム配線（５
０３）を形成しフォトレジストを用いた公知のエッチン
グ技術でパターニングする（図５（ａ））。
【００３０】続いてパターニングされた第１アルミニウ
ム配線（５０３）上にプラズマＣＶＤ法で厚さ０．４μ
m の第２のシリコン酸化膜（プラズマＣＶＤ法第２シリ
コン酸化膜５０４）を形成し、さらに、常圧ＣＶＤ法で
ソースガスとしてテトラメチルジエトキシジシロキサン
とオゾン含有酸素ガスとを用いオゾンとテトラメチルジ
エトキシジシロキサンとの流量比が３．５：１の条件で
第３のシリコン酸化膜（常圧ＣＶＤ法第３シリコン酸化
膜５０５）を０．８μm 形成する。その後、第３のシリ
コン酸化膜（５０５）の表面処理として酸素プラズマ処
理を１０秒間行い、主成分がＣＨ3 −Ｓｉ（ＯＨ）3 で
ある有機シリカ塗布溶液を５０００回転／分で回転塗布
し３００℃の窒素雰囲気中で１時間の熱処理を行い厚さ
０．３μm の有機シリカ膜（５０６）を形成する（図５
（ｂ））。
ム配線（５０３）上にプラズマＣＶＤ法で厚さ０．４μ
m の第２のシリコン酸化膜（プラズマＣＶＤ法第２シリ
コン酸化膜５０４）を形成し、さらに、常圧ＣＶＤ法で
ソースガスとしてテトラメチルジエトキシジシロキサン
とオゾン含有酸素ガスとを用いオゾンとテトラメチルジ
エトキシジシロキサンとの流量比が３．５：１の条件で
第３のシリコン酸化膜（常圧ＣＶＤ法第３シリコン酸化
膜５０５）を０．８μm 形成する。その後、第３のシリ
コン酸化膜（５０５）の表面処理として酸素プラズマ処
理を１０秒間行い、主成分がＣＨ3 −Ｓｉ（ＯＨ）3 で
ある有機シリカ塗布溶液を５０００回転／分で回転塗布
し３００℃の窒素雰囲気中で１時間の熱処理を行い厚さ
０．３μm の有機シリカ膜（５０６）を形成する（図５
（ｂ））。
【００３１】次にＣＦ4 ガスを用いたドライエッチング
法で選択比が１：２と有機シリカ膜（５０６）の方が小
さくなるような条件で上記有機シリカ膜（５０６）と第
３のシリコン酸化膜（５０５）を同時にエッチバックを
行う。第１アルミニウム配線（５０３）の孤立パターン
上に第３のシリコン酸化膜（５０５）が０．３μm とな
るようエッチバックを行い、エッチバック後の後処理と
して酸素プラズマ処理を１０秒間行う。続いてプラズマ
ＣＶＤ法で厚さ０．４μm の第４のシリコン酸化膜（プ
ラズマＣＶＤ法第４シリコン酸化膜５０７）を形成し、
さらにフォトエッチング技術を用いた公知の方法でスル
ーホールを開口し続いて第２アルミニウム配線（５０
８）を形成する（図５（ｃ））。
法で選択比が１：２と有機シリカ膜（５０６）の方が小
さくなるような条件で上記有機シリカ膜（５０６）と第
３のシリコン酸化膜（５０５）を同時にエッチバックを
行う。第１アルミニウム配線（５０３）の孤立パターン
上に第３のシリコン酸化膜（５０５）が０．３μm とな
るようエッチバックを行い、エッチバック後の後処理と
して酸素プラズマ処理を１０秒間行う。続いてプラズマ
ＣＶＤ法で厚さ０．４μm の第４のシリコン酸化膜（プ
ラズマＣＶＤ法第４シリコン酸化膜５０７）を形成し、
さらにフォトエッチング技術を用いた公知の方法でスル
ーホールを開口し続いて第２アルミニウム配線（５０
８）を形成する（図５（ｃ））。
【００３２】上述の図５（ｂ）及び（ｃ）を繰り返すこ
とにより、多層配線構造体が形成される。
とにより、多層配線構造体が形成される。
【００３３】図５では第２のシリコン酸化膜（５０４）
を０．４μm と定めたが、０．２μm 以上０．５μm 以
下の範囲内であればよい。また第３のシリコン酸化膜
（５０５）膜厚を０．８μm と定めたが０．５μm 以上
１．２μm 以下の範囲内であればよく、第４のシリコン
酸化膜（５０７）膜厚を０．４μm と定めたが、０．２
μm 以上０．５μm 以下の範囲内であればよい。
を０．４μm と定めたが、０．２μm 以上０．５μm 以
下の範囲内であればよい。また第３のシリコン酸化膜
（５０５）膜厚を０．８μm と定めたが０．５μm 以上
１．２μm 以下の範囲内であればよく、第４のシリコン
酸化膜（５０７）膜厚を０．４μm と定めたが、０．２
μm 以上０．５μm 以下の範囲内であればよい。
【００３４】
【発明の効果】以上説明したように本発明による半導体
装置の製造方法によれば、層間絶縁膜の少なくとも一部
にソースガスとしてテトラメチルジエトキシジシロキサ
ンとオゾン含有酸素を用いた常圧化学気相成長法で形成
されたシリコン酸化膜を有することから膜中に含有され
る水分量は少なく、そのため上記シリコン酸化膜は４５
０℃以下の熱処理による体積収縮が小さく熱処理時のス
トレスの変化も小さいため、クラックが発生しない。さ
らに、下層のアルミニウム配線にボイドが発生せず、ア
ルミニウム配線の断線も起こらないという利点を有す
る。また、上記シリコン酸化膜の堆積速度は早いため
に、スループットがよくなるという利点も有する。これ
らのことから多層化が容易であるという利点も有する。
従って上記シリコン酸化膜を用いた多層配線構造体は製
造歩留り信頼性を著しく向上せしめることができる効果
を有する。
装置の製造方法によれば、層間絶縁膜の少なくとも一部
にソースガスとしてテトラメチルジエトキシジシロキサ
ンとオゾン含有酸素を用いた常圧化学気相成長法で形成
されたシリコン酸化膜を有することから膜中に含有され
る水分量は少なく、そのため上記シリコン酸化膜は４５
０℃以下の熱処理による体積収縮が小さく熱処理時のス
トレスの変化も小さいため、クラックが発生しない。さ
らに、下層のアルミニウム配線にボイドが発生せず、ア
ルミニウム配線の断線も起こらないという利点を有す
る。また、上記シリコン酸化膜の堆積速度は早いため
に、スループットがよくなるという利点も有する。これ
らのことから多層化が容易であるという利点も有する。
従って上記シリコン酸化膜を用いた多層配線構造体は製
造歩留り信頼性を著しく向上せしめることができる効果
を有する。
【図１】（ａ）、（ｂ）、（ｃ）はそれぞれ本発明の実
施例による半導体装置の製造方法を説明するための素子
断面図である。
施例による半導体装置の製造方法を説明するための素子
断面図である。
【図２】ソースガスとしてテトラメチルジエトキシジシ
ロキシサンとオゾン含有酸素ガスを用いた常圧ＣＶＤ法
でオゾンとテトラメチルジエトキシジシロキサンの流量
比が３．５：１の条件で成膜基板温度３５０℃で成膜し
た本発明で用いるシリコン酸化膜のＦＴ−ＩＲスペクト
ルを示した図である。
ロキシサンとオゾン含有酸素ガスを用いた常圧ＣＶＤ法
でオゾンとテトラメチルジエトキシジシロキサンの流量
比が３．５：１の条件で成膜基板温度３５０℃で成膜し
た本発明で用いるシリコン酸化膜のＦＴ−ＩＲスペクト
ルを示した図である。
【図３】本発明の別の実施例による半導体装置の製造方
法を説明するための工程断面図である。
法を説明するための工程断面図である。
【図４】本発明の他の実施例による半導体装置の製造方
法を説明するための工程断面図である。
法を説明するための工程断面図である。
【図５】本発明の更に他の実施例による半導体装置の製
造方法を説明するための工程断面図である。
造方法を説明するための工程断面図である。
【図６】従来の半導体装置の製造方法を説明するための
素子断面図である。
素子断面図である。
１０１ 半導体シリコン基板 １０２ ＣＶＤ法シリコン酸化膜 １０３ 第１アルミニウム配線 １０４ プラズマＣＶＤ法第１のシリコン酸化膜 １０５ 常圧ＣＶＤ法シリコン酸化膜 １０６ 有機シリカ膜 １０７ プラズマＣＶＤ法第３シリコン酸化膜 １０８ 第２アルミニウム配線 ３０１ 半導体シリコン基板 ３０２ ＣＶＤ法第１のシリコン酸化膜 ３０３ 第１のアルミニウム配線 ３０４ 常圧ＣＶＤ法第２のシリコン酸化膜 ３０５ 第２のアルミニウム配線 ４０１ 半導体シリコン基板 ４０２ ＣＶＤ法第１シリコン酸化膜 ４０３ 第１アルミニウム配線 ４０４ プラズマＣＶＤ法第２シリコン酸化膜 ４０５ 常圧ＣＶＤ法第３シリコン酸化膜 ４０６ プラズマＣＶＤ法第４シリコン酸化膜 ４０７ 第２アルミニウム配線 ５０１ 半導体シリコン基板 ５０２ ＣＶＤ法第１シリコン酸化膜 ５０３ 第１アルミニウム配線 ５０４ プラズマＣＶＤ法第２シリコン酸化膜 ５０５ 常圧ＣＶＤ法第３シリコン酸化膜 ５０６ 有機シリカ膜 ５０７ プラズマＣＶＤ法第４シリコン酸化膜 ５０８ 第２アルミニウム配線 ６０１ 半導体シリコン基板 ６０２ ＣＶＤ法第１のシリコン酸化膜 ６０３ 第１のアルミニウム配線 ６０４ 常圧ＣＶＤ法第１のシリコン酸化膜 ６０５ 第２のアルミニウム配線
Claims (4)
- 【請求項１】 能動素子を有する半導体基板に、第１の
絶縁膜を介して、第１の金属配線を形成する工程と、層
間絶縁膜の少なくとも一部として、ソースガスとしてテ
トラメチルジエトキシジシロキサンとオゾン含有酸素と
を用いた常圧化学気相成長法でシリコン酸化膜を形成す
る工程と、次にスルーホールを形成する工程と、第２の
金属配線を形成する工程とを含むことを特徴とする半導
体装置の製造方法。 - 【請求項２】 上記層間絶縁膜を形成する工程と、前記
スルーホールを形成する工程と、前記第１及び第２の金
属配線を形成する工程とを繰り返し多層化せしめること
を特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 上記層間絶縁膜としてプラズマ化学気相
成長法あるいはスパッタ法にて形成したシリコン酸化膜
を併用せしめたことを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項４】 上記層間絶縁膜としてプラズマ化学気相
成長法あるいはスパッタ法で形成したシリコン酸化膜を
併用せしめる工程と、次に回転塗布熱処理法により有機
塗布膜を形成し、ドライエッチング法を用いて上記有機
塗布膜と上記層間絶縁膜をエッチバックし平坦化せしめ
る工程とを含むことを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17345492A JP2776397B2 (ja) | 1992-06-30 | 1992-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17345492A JP2776397B2 (ja) | 1992-06-30 | 1992-06-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621242A JPH0621242A (ja) | 1994-01-28 |
| JP2776397B2 true JP2776397B2 (ja) | 1998-07-16 |
Family
ID=15960773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17345492A Expired - Fee Related JP2776397B2 (ja) | 1992-06-30 | 1992-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776397B2 (ja) |
-
1992
- 1992-06-30 JP JP17345492A patent/JP2776397B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電気化学および工業物理化学 Ｖｏｌ．５６，Ｎｏ．７（１９８８）ｐ．５２７−５３２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621242A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| JPH05304213A (ja) | 半導体装置の製造方法 | |
| JPH02218150A (ja) | 一対の重畳した部材の間に電気的絶縁媒体を設ける方法及び設けた構造体 | |
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH10223760A (ja) | アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法 | |
| JP3399252B2 (ja) | 半導体装置の製造方法 | |
| KR100288176B1 (ko) | 반도체 장치 제조 방법 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPS6033307B2 (ja) | 半導体装置の製造方法 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JPH04216630A (ja) | 半導体素子の配線形成方法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JPH05251572A (ja) | 半導体装置およびその製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JPH0547759A (ja) | 半導体装置の製造方法 | |
| JPH07106323A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980401 |
|
| LAPS | Cancellation because of no payment of annual fees |