JP2900718B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2900718B2 JP2900718B2 JP22583392A JP22583392A JP2900718B2 JP 2900718 B2 JP2900718 B2 JP 2900718B2 JP 22583392 A JP22583392 A JP 22583392A JP 22583392 A JP22583392 A JP 22583392A JP 2900718 B2 JP2900718 B2 JP 2900718B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- forming
- film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特に多層配線の層間絶縁膜構造を改善した
半導体装置及びその製造方法に関する。
方法に関し、特に多層配線の層間絶縁膜構造を改善した
半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の多層配線は以下の方
法によって形成されていた。即ち、図６に示すように、
能動素子を有する半導体シリコン基板４１上に第１の絶
縁膜として、ＣＶＤ法により第１のシリコン酸化膜４２
を形成し、この第１のシリコン酸化膜４２上に、第１の
アルミニウム配線４３をパターン形成する。更に、ソー
スガスとしてテトラエトキシシランとオゾン含有酸素を
用いた常圧化学気相成長法によりソースガス中のオゾン
とテトラエトキシシランの流量比が3.5:1の条件で、第
１のシリコン酸化膜４４を全面に形成し、フォトエッチ
ング技術を用いた公知の方法で第１のシリコン酸化膜４
４にスルーホールを開口する。その後、第２のアルミニ
ウム配線４５をパターン形成する（1989年,Internation
al Electron Devices Meeting Technical Digest P.669
〜）。
法によって形成されていた。即ち、図６に示すように、
能動素子を有する半導体シリコン基板４１上に第１の絶
縁膜として、ＣＶＤ法により第１のシリコン酸化膜４２
を形成し、この第１のシリコン酸化膜４２上に、第１の
アルミニウム配線４３をパターン形成する。更に、ソー
スガスとしてテトラエトキシシランとオゾン含有酸素を
用いた常圧化学気相成長法によりソースガス中のオゾン
とテトラエトキシシランの流量比が3.5:1の条件で、第
１のシリコン酸化膜４４を全面に形成し、フォトエッチ
ング技術を用いた公知の方法で第１のシリコン酸化膜４
４にスルーホールを開口する。その後、第２のアルミニ
ウム配線４５をパターン形成する（1989年,Internation
al Electron Devices Meeting Technical Digest P.669
〜）。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たように、ソースガスとしてテトラエトキシシランとオ
ゾン含有酸素を用いて、常圧化学気相成長法によって形
成したシリコン酸化膜は多量の水分を含んでおり、その
ため、従来方法で形成したシリコン酸化膜４４は膜中に
多量の水分を含有する。このため、シリコン酸化膜４４
からなる層間絶縁膜は、450℃以下の熱処理による体積
収縮が大きく、熱処理時のストレス変化が大きいため、
クラックが発生したり、更にその下層のアルミニウム配
線にボイドが発生しアルミニウム配線の断線が起きた
り、更に、その堆積速度が遅いためスループットが悪い
という問題点があった。このため、従来の常圧化学気相
成長法により形成したシリコン酸化膜を使用した多層配
線構造体は、製造歩留り及び信頼性が著しく劣ったもの
となる。
たように、ソースガスとしてテトラエトキシシランとオ
ゾン含有酸素を用いて、常圧化学気相成長法によって形
成したシリコン酸化膜は多量の水分を含んでおり、その
ため、従来方法で形成したシリコン酸化膜４４は膜中に
多量の水分を含有する。このため、シリコン酸化膜４４
からなる層間絶縁膜は、450℃以下の熱処理による体積
収縮が大きく、熱処理時のストレス変化が大きいため、
クラックが発生したり、更にその下層のアルミニウム配
線にボイドが発生しアルミニウム配線の断線が起きた
り、更に、その堆積速度が遅いためスループットが悪い
という問題点があった。このため、従来の常圧化学気相
成長法により形成したシリコン酸化膜を使用した多層配
線構造体は、製造歩留り及び信頼性が著しく劣ったもの
となる。
【０００４】本発明はかかる問題点に鑑みてなされたも
のであって、シリコン酸化膜のクラック発生並びにアル
ミニウム配線のボイド発生及び断線が防止されると共
に、スループットが向上し、シリコン酸化膜を用いた多
層配線構造体の製造歩留り及び信頼性を著しく向上させ
ることができる半導体装置及びその製造方法を提供する
ことを目的とする。
のであって、シリコン酸化膜のクラック発生並びにアル
ミニウム配線のボイド発生及び断線が防止されると共
に、スループットが向上し、シリコン酸化膜を用いた多
層配線構造体の製造歩留り及び信頼性を著しく向上させ
ることができる半導体装置及びその製造方法を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る半導体装置
の層間絶縁膜は、その少なくとも一部に、ソースガスと
してヘキサアルキルシクロトリシロキサン｛一般式は
［ＯＳｉ（Ｒ）2］3、Ｒはアルキル基｝及びオゾン含有
酸素を用いた常圧化学気相成長法によって形成されたシ
リコン酸化膜を有することを特徴とする。
の層間絶縁膜は、その少なくとも一部に、ソースガスと
してヘキサアルキルシクロトリシロキサン｛一般式は
［ＯＳｉ（Ｒ）2］3、Ｒはアルキル基｝及びオゾン含有
酸素を用いた常圧化学気相成長法によって形成されたシ
リコン酸化膜を有することを特徴とする。
【０００６】また、本発明に係る半導体装置の製造方法
は、能動素子を有する半導体基板上に第１の絶縁膜を介
して第１の金属配線を形成する工程と、ソースガスとし
てヘキサアルキルシクロトリシロキサン｛一般式は［Ｏ
Ｓｉ（Ｒ）2］3、Ｒはアルキル基｝及びオゾン含有酸素
を用いた常圧化学気相成長法によりシリコン酸化膜を層
間絶縁膜の少なくとも一部として形成する工程と、この
シリコン酸化膜にスルーホールを選択的に形成する工程
と、前記シリコン酸化膜上に第２の金属配線を形成する
工程とを有することを特徴とする。
は、能動素子を有する半導体基板上に第１の絶縁膜を介
して第１の金属配線を形成する工程と、ソースガスとし
てヘキサアルキルシクロトリシロキサン｛一般式は［Ｏ
Ｓｉ（Ｒ）2］3、Ｒはアルキル基｝及びオゾン含有酸素
を用いた常圧化学気相成長法によりシリコン酸化膜を層
間絶縁膜の少なくとも一部として形成する工程と、この
シリコン酸化膜にスルーホールを選択的に形成する工程
と、前記シリコン酸化膜上に第２の金属配線を形成する
工程とを有することを特徴とする。
【０００７】
【作用】本発明においては、層間絶縁膜の少なくとも一
部に、ソースガスとしてヘキサアルキルシクロトリシロ
キサン｛一般式は［ＯＳｉ（Ｒ）2］3、Ｒはアルキル
基｝及びオゾン含有酸素を用いた常圧化学気相成長法に
よって形成されたシリコン酸化膜を有する。このシリコ
ン酸化膜は、膜中に含有される水分量が少ないため、45
0℃以下の熱処理による体縮収縮が小さく、熱処理時の
ストレスの変化も小さい。このため、このシリコン酸化
膜には、クラックが発生しない。また、体積収縮が小さ
いため、下層のアルミニウム配線にボイドが発生せず、
アルミニウム配線の断線も起こらない。更に、上記シリ
コン酸化膜の堆積速度が速いため、スループットも向上
する。
部に、ソースガスとしてヘキサアルキルシクロトリシロ
キサン｛一般式は［ＯＳｉ（Ｒ）2］3、Ｒはアルキル
基｝及びオゾン含有酸素を用いた常圧化学気相成長法に
よって形成されたシリコン酸化膜を有する。このシリコ
ン酸化膜は、膜中に含有される水分量が少ないため、45
0℃以下の熱処理による体縮収縮が小さく、熱処理時の
ストレスの変化も小さい。このため、このシリコン酸化
膜には、クラックが発生しない。また、体積収縮が小さ
いため、下層のアルミニウム配線にボイドが発生せず、
アルミニウム配線の断線も起こらない。更に、上記シリ
コン酸化膜の堆積速度が速いため、スループットも向上
する。
【０００８】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【０００９】図１（ａ），（ｂ），（ｃ）は、夫々本発
明の第１乃至第３の実施例に係る半導体装置の構造を示
す断面図である。第１の実施例の半導体装置は、図１
（ａ）に示すように、半導体シリコン基板１上に、ＣＶ
Ｄ法によりシリコン酸化膜２が形成され、このシリコン
酸化膜２上に、第１の金属配線としてアルミニウム配線
３がパターン形成されている。また、層間絶縁膜として
ソースガスにヘキサメチルシクロトリシロキサン［ＯＳ
ｉ（ＣＨ3）2］3、とオゾン含有酸素ガスを用いた常圧
化学気相成長法（以下、常圧ＣＶＤ法という）で形成さ
れたシリコン酸化膜５が設けられており、このシリコン
酸化膜５上に、第２の金属配線としてアルミニウム配線
８が設けられている。この第１及び第２のアルミニウム
配線８はシリコン酸化膜５に設けたスルーホールにより
接続されている。
明の第１乃至第３の実施例に係る半導体装置の構造を示
す断面図である。第１の実施例の半導体装置は、図１
（ａ）に示すように、半導体シリコン基板１上に、ＣＶ
Ｄ法によりシリコン酸化膜２が形成され、このシリコン
酸化膜２上に、第１の金属配線としてアルミニウム配線
３がパターン形成されている。また、層間絶縁膜として
ソースガスにヘキサメチルシクロトリシロキサン［ＯＳ
ｉ（ＣＨ3）2］3、とオゾン含有酸素ガスを用いた常圧
化学気相成長法（以下、常圧ＣＶＤ法という）で形成さ
れたシリコン酸化膜５が設けられており、このシリコン
酸化膜５上に、第２の金属配線としてアルミニウム配線
８が設けられている。この第１及び第２のアルミニウム
配線８はシリコン酸化膜５に設けたスルーホールにより
接続されている。
【００１０】また、第２実施例の半導体装置は、図１
（ｂ）に示すように、第１の金属配線としてアルミニウ
ム配線３を有し、層間絶縁膜として、プラズマＣＶＤ法
で形成された第１のシリコン酸化膜４と、ソースガスに
ヘキサメチルシクロトリシロキサン［ＯＳｉ（Ｃ
Ｈ3）2］3及びオゾン含有酸素ガスを用いた常圧ＣＶＤ
法で形成された第２のシリコン酸化膜５と、プラズマＣ
ＶＤ法で形成された第３のシリコン酸化膜７とを有し、
第２の金属配線としてアルミニウム配線８を有してい
る。
（ｂ）に示すように、第１の金属配線としてアルミニウ
ム配線３を有し、層間絶縁膜として、プラズマＣＶＤ法
で形成された第１のシリコン酸化膜４と、ソースガスに
ヘキサメチルシクロトリシロキサン［ＯＳｉ（Ｃ
Ｈ3）2］3及びオゾン含有酸素ガスを用いた常圧ＣＶＤ
法で形成された第２のシリコン酸化膜５と、プラズマＣ
ＶＤ法で形成された第３のシリコン酸化膜７とを有し、
第２の金属配線としてアルミニウム配線８を有してい
る。
【００１１】更に、第３実施例の半導体装置は、図１
（ｃ）に示すように、第１の金属配線としてアルミニウ
ム配線３を有し、層間絶縁膜としてプラズマＣＶＤ法で
形成された第１のシリコン酸化膜４と、ソースガスにヘ
キサメチルシクロトリシロキサン［ＯＳｉ（ＣＨ3）2］
3、及びオゾン含有酸素ガスを用いた常圧ＣＶＤ法で形
成された第２のシリコン酸化膜５と、回転塗布熱処理法
により形成された有機シリカ膜６と、プラズマＣＶＤ法
で形成された第３のシリコン酸化膜７とを有し、第２の
金属配線としてアルミニウム配線８を有している。
（ｃ）に示すように、第１の金属配線としてアルミニウ
ム配線３を有し、層間絶縁膜としてプラズマＣＶＤ法で
形成された第１のシリコン酸化膜４と、ソースガスにヘ
キサメチルシクロトリシロキサン［ＯＳｉ（ＣＨ3）2］
3、及びオゾン含有酸素ガスを用いた常圧ＣＶＤ法で形
成された第２のシリコン酸化膜５と、回転塗布熱処理法
により形成された有機シリカ膜６と、プラズマＣＶＤ法
で形成された第３のシリコン酸化膜７とを有し、第２の
金属配線としてアルミニウム配線８を有している。
【００１２】なお、上記各実施例においては、金属配線
としてアルミニウム配線を用いたが、アルミニウム合
金、チタン合金、タングステン、金、銅又はポリシリコ
ン等からなる配線を使用することもでき、同様の結果を
得ることができる。
としてアルミニウム配線を用いたが、アルミニウム合
金、チタン合金、タングステン、金、銅又はポリシリコ
ン等からなる配線を使用することもでき、同様の結果を
得ることができる。
【００１３】また、上記実施例においては、ヘキサアル
キルシクロトリシロキサンとして、ヘキサメチルシクロ
トリシロキサン［ＯＳｉ（ＣＨ3）2］3を用いたが、そ
の替わりに、ヘキサエチルシクロトリシロキサン［ＯＳ
ｉ（Ｃ2Ｈ5）2］3、ヘキサプロピルシクロトリシロキサ
ン［ＯＳｉ（Ｃ3Ｈ7）2］3、ヘキサブチルシクロトリシ
ロキサン［ＯＳｉ（Ｃ4Ｈ9）2］3、ヘキサアシルシクロ
トリシロキサン［ＯＳｉ（Ｃ5Ｈ11）2］3又はヘキサヘ
キシルシクロトリシロキサン［ＯＳｉ（Ｃ6Ｈ13）2］3
等を用いても同様の結果を得ることができる。
キルシクロトリシロキサンとして、ヘキサメチルシクロ
トリシロキサン［ＯＳｉ（ＣＨ3）2］3を用いたが、そ
の替わりに、ヘキサエチルシクロトリシロキサン［ＯＳ
ｉ（Ｃ2Ｈ5）2］3、ヘキサプロピルシクロトリシロキサ
ン［ＯＳｉ（Ｃ3Ｈ7）2］3、ヘキサブチルシクロトリシ
ロキサン［ＯＳｉ（Ｃ4Ｈ9）2］3、ヘキサアシルシクロ
トリシロキサン［ＯＳｉ（Ｃ5Ｈ11）2］3又はヘキサヘ
キシルシクロトリシロキサン［ＯＳｉ（Ｃ6Ｈ13）2］3
等を用いても同様の結果を得ることができる。
【００１４】以下、本実施例では、ヘキサアルキルシク
ロトリシロキサンとしてヘキサメチルシクロトリシロキ
サンを用いる。
ロトリシロキサンとしてヘキサメチルシクロトリシロキ
サンを用いる。
【００１５】図２はソースガスとしてヘキサメチルシク
ロトリシロキサンとオゾン含有酸素ガスを用いた常圧Ｃ
ＶＤ法により、オゾンとヘキサメチルシクロトリシロキ
サンとの流量比が3.1:1、成膜基板温度が350℃の条件で
成膜したシリコン酸化膜の膜特性を示す。この図２は上
記シリコン酸化膜のＦＴ−ＩＲスペクトルを示してい
る。
ロトリシロキサンとオゾン含有酸素ガスを用いた常圧Ｃ
ＶＤ法により、オゾンとヘキサメチルシクロトリシロキ
サンとの流量比が3.1:1、成膜基板温度が350℃の条件で
成膜したシリコン酸化膜の膜特性を示す。この図２は上
記シリコン酸化膜のＦＴ−ＩＲスペクトルを示してい
る。
【００１６】図２から上記シリコン酸化膜は、3400cm-1
付近のＳｉ−ＯＨ結合がみられず、従来技術と比較する
と、Ｓｉ−ＯＨ結合が大幅に減少していることがわか
る。また、上記シリコン酸化膜の熱処理後の膜収縮は1
％未満である。従来技術の膜収縮は4％であることか
ら、上記シリコン酸化膜の膜収縮は従来技術と比較し
て、小さい値である。更に、上記シリコン酸化膜の堆積
速度は約3500オンク゛ストローム／minと従来技術と比較して約２
倍大きい。
付近のＳｉ−ＯＨ結合がみられず、従来技術と比較する
と、Ｓｉ−ＯＨ結合が大幅に減少していることがわか
る。また、上記シリコン酸化膜の熱処理後の膜収縮は1
％未満である。従来技術の膜収縮は4％であることか
ら、上記シリコン酸化膜の膜収縮は従来技術と比較し
て、小さい値である。更に、上記シリコン酸化膜の堆積
速度は約3500オンク゛ストローム／minと従来技術と比較して約２
倍大きい。
【００１７】また、ソースガスとして環構造をもつヘキ
サメチルシクロトリシロキサンを用い、上記ソースガス
はガス中にＳｉ−Ｏ−Ｓｉ結合を持つことから、本発明
方法により形成された上記シリコン酸化膜は膜密度が高
く、安定した膜となっている。
サメチルシクロトリシロキサンを用い、上記ソースガス
はガス中にＳｉ−Ｏ−Ｓｉ結合を持つことから、本発明
方法により形成された上記シリコン酸化膜は膜密度が高
く、安定した膜となっている。
【００１８】前記層間絶縁膜はソースガスとして、オゾ
ンとヘキサメチルシクロトリシロキサンとの流量比が3.
5:1の条件でシリコン酸化膜を形成したが、上記流量比
が3.5:1以上のオゾンが過剰な条件であればよい。
ンとヘキサメチルシクロトリシロキサンとの流量比が3.
5:1の条件でシリコン酸化膜を形成したが、上記流量比
が3.5:1以上のオゾンが過剰な条件であればよい。
【００１９】また、前記層間絶縁膜は、成膜基板温度35
0℃でシリコン酸化膜を形成したが、300℃以上400℃以
下の範囲内であればよい。
0℃でシリコン酸化膜を形成したが、300℃以上400℃以
下の範囲内であればよい。
【００２０】前記層間絶縁膜は上記シリコン酸化膜形成
後に熱処理を行わなかったが、800℃以下の温度であれ
ば熱処理を行ってもよい。
後に熱処理を行わなかったが、800℃以下の温度であれ
ば熱処理を行ってもよい。
【００２１】図３（ａ）乃至（ｃ）は、本発明の第１の
実施例に係る半導体装置の製造方法を工程順に示す断面
図である。先ず、図３（ａ）に示すように、能動素子を
有する半導体シリコン基板１上にＣＶＤ法により厚さが
例えば0.5μｍの第１のシリコン酸化膜２を形成し、更
に、厚さが例えば0.8μｍの第１のアルミニウム配線３
を形成し、このアルミニウム配線３をフォトレジストを
用いた公知のエッチング技術でパターニングする。
実施例に係る半導体装置の製造方法を工程順に示す断面
図である。先ず、図３（ａ）に示すように、能動素子を
有する半導体シリコン基板１上にＣＶＤ法により厚さが
例えば0.5μｍの第１のシリコン酸化膜２を形成し、更
に、厚さが例えば0.8μｍの第１のアルミニウム配線３
を形成し、このアルミニウム配線３をフォトレジストを
用いた公知のエッチング技術でパターニングする。
【００２２】続いて、図３（ｂ）に示すように、パター
ニングされた第１のアルミニウム配線３上の全面に常圧
ＣＶＤ法によりソースガスとしてヘキサメチルシクロト
リシロキサンとオゾン含有酸素とを用い、オゾンとヘキ
サメチルシクロトリシロキサンとの流量比が3.5:1の条
件で、第２のシリコン酸化膜５を例えば0.8μｍの厚さ
に形成する。
ニングされた第１のアルミニウム配線３上の全面に常圧
ＣＶＤ法によりソースガスとしてヘキサメチルシクロト
リシロキサンとオゾン含有酸素とを用い、オゾンとヘキ
サメチルシクロトリシロキサンとの流量比が3.5:1の条
件で、第２のシリコン酸化膜５を例えば0.8μｍの厚さ
に形成する。
【００２３】その後、図３（ｃ）に示すように、フォト
エッチング技術を用いた公知の方法で第２のシリコン酸
化膜５にスルーホールを開口し、続いて第２のアルミニ
ウム配線８を形成する。
エッチング技術を用いた公知の方法で第２のシリコン酸
化膜５にスルーホールを開口し、続いて第２のアルミニ
ウム配線８を形成する。
【００２４】以上の図３（ｂ）及び（ｃ）に示す工程を
繰り返すことにより、多層配線構造体が形成される。本
実施例では第２のシリコン酸化膜５の膜厚は例えば0.8
μｍとしたが、0.5μｍ以上1.2μｍ以下の範囲内に設定
することができる。
繰り返すことにより、多層配線構造体が形成される。本
実施例では第２のシリコン酸化膜５の膜厚は例えば0.8
μｍとしたが、0.5μｍ以上1.2μｍ以下の範囲内に設定
することができる。
【００２５】図４（ａ）乃至（ｃ）は、本発明の第２の
実施例に係る半導体装置の製造方法を工程順に示す断面
図である。先ず、図４（ａ）に示すように、能動素子を
有する半導体シリコン基板１上にＣＶＤ法により厚さが
例えば0.5μｍの第１のシリコン酸化膜２を形成し、更
に厚さが例えば0.8μｍの第１のアルミニウム配線３を
形成し、フォトレジストを用いた公知のエッチング技術
によりこれをパターニングする。
実施例に係る半導体装置の製造方法を工程順に示す断面
図である。先ず、図４（ａ）に示すように、能動素子を
有する半導体シリコン基板１上にＣＶＤ法により厚さが
例えば0.5μｍの第１のシリコン酸化膜２を形成し、更
に厚さが例えば0.8μｍの第１のアルミニウム配線３を
形成し、フォトレジストを用いた公知のエッチング技術
によりこれをパターニングする。
【００２６】続いて、図４（ｂ）に示すように、パター
ニングされた第１のアルミニウム配線３上の全面にプラ
ズマＣＶＤ法により厚さが例えば0.4μｍの第２のシリ
コン酸化膜４を形成し、次に、常圧ＣＶＤ法によりソー
スガスとしてヘキサメチルシクロトリシロキサンとオゾ
ン含有酸素ガスとを用い、オゾンとヘキサメチルシクロ
トリシロキサンとの流量比が3.5:1の条件で第３のシリ
コン酸化膜５を例えば0.8μｍの厚さに形成する。
ニングされた第１のアルミニウム配線３上の全面にプラ
ズマＣＶＤ法により厚さが例えば0.4μｍの第２のシリ
コン酸化膜４を形成し、次に、常圧ＣＶＤ法によりソー
スガスとしてヘキサメチルシクロトリシロキサンとオゾ
ン含有酸素ガスとを用い、オゾンとヘキサメチルシクロ
トリシロキサンとの流量比が3.5:1の条件で第３のシリ
コン酸化膜５を例えば0.8μｍの厚さに形成する。
【００２７】更に、図４（ｃ）に示すように、プラズマ
ＣＶＤ法により第４のシリコン酸化膜７を例えば0.4μ
ｍの厚さに形成し、フォトエッチング技術を用いた公知
の方法でこの第３，第４のシリコン酸化膜５，７スルー
ホールを開口し、続いて第２のアルミニウム配線８を形
成する。
ＣＶＤ法により第４のシリコン酸化膜７を例えば0.4μ
ｍの厚さに形成し、フォトエッチング技術を用いた公知
の方法でこの第３，第４のシリコン酸化膜５，７スルー
ホールを開口し、続いて第２のアルミニウム配線８を形
成する。
【００２８】この図４（ｂ）及び（ｃ）に示す工程を繰
り返すことにより、多層配線構造体が形成される。本実
施例では第２のシリコン酸化膜４の膜厚を0.4μｍとし
たが、0.2μｍ以上0.5μｍ以下の範囲内に設定すること
もできる。また、第３のシリコン酸化膜５の膜厚を0.8
μｍとしたが、これも0.5μｍ以上1.2μｍ以下の範囲内
に設定することができる。更に、第４のシリコン酸化膜
７の膜厚を0.4μｍと定めたが、0.2μｍ以上0.5μｍ以
下の範囲内に設定することができる。
り返すことにより、多層配線構造体が形成される。本実
施例では第２のシリコン酸化膜４の膜厚を0.4μｍとし
たが、0.2μｍ以上0.5μｍ以下の範囲内に設定すること
もできる。また、第３のシリコン酸化膜５の膜厚を0.8
μｍとしたが、これも0.5μｍ以上1.2μｍ以下の範囲内
に設定することができる。更に、第４のシリコン酸化膜
７の膜厚を0.4μｍと定めたが、0.2μｍ以上0.5μｍ以
下の範囲内に設定することができる。
【００２９】図５（ａ）乃至（ｃ）は、本発明の第３の
実施例に係る半導体装置の製造方法を工程順に示す断面
図である。先ず、図５（ａ）に示すように、能動素子を
有する半導体基板１上にＣＶＤ法により厚さが例えば0.
5μｍの第１のシリコン酸化膜２を形成し、更に厚さが
例えば0.8μｍの第１のアルミニウム配線３を形成し、
フォトレジストを用いた公知のエッチング技術でパター
ニングする。
実施例に係る半導体装置の製造方法を工程順に示す断面
図である。先ず、図５（ａ）に示すように、能動素子を
有する半導体基板１上にＣＶＤ法により厚さが例えば0.
5μｍの第１のシリコン酸化膜２を形成し、更に厚さが
例えば0.8μｍの第１のアルミニウム配線３を形成し、
フォトレジストを用いた公知のエッチング技術でパター
ニングする。
【００３０】続いて、図５（ｂ）に示すように、パター
ニングされた第１のアルミニウム配線３上にプラズマＣ
ＶＤ法により厚さが例えば0.4μｍの第２のシリコン酸
化膜４を全面に形成し、更に、常圧ＣＶＤ法によりソー
スガスとしてヘキサメチルシクロトリシロキサンとオゾ
ン含有酸素とを用い、オゾンとヘキサメチルシクロトリ
シロキサンとの流量比が3.5:1の条件で第３のシリコン
酸化膜５を例えば0.8μｍの厚さで全面に形成する。そ
の後、第３のシリコン酸化膜５の表面処理として、酸素
プラズマ処理を10秒間行い、主成分がＣＨ3−Ｓｉ（Ｏ
Ｈ）3である有機シリカ塗布溶液を5000回転／分で回転
塗布し、300℃の窒素雰囲気中で１時間の熱処理を行
い、厚さ0.3μｍの有機シリカ膜６を形成する。
ニングされた第１のアルミニウム配線３上にプラズマＣ
ＶＤ法により厚さが例えば0.4μｍの第２のシリコン酸
化膜４を全面に形成し、更に、常圧ＣＶＤ法によりソー
スガスとしてヘキサメチルシクロトリシロキサンとオゾ
ン含有酸素とを用い、オゾンとヘキサメチルシクロトリ
シロキサンとの流量比が3.5:1の条件で第３のシリコン
酸化膜５を例えば0.8μｍの厚さで全面に形成する。そ
の後、第３のシリコン酸化膜５の表面処理として、酸素
プラズマ処理を10秒間行い、主成分がＣＨ3−Ｓｉ（Ｏ
Ｈ）3である有機シリカ塗布溶液を5000回転／分で回転
塗布し、300℃の窒素雰囲気中で１時間の熱処理を行
い、厚さ0.3μｍの有機シリカ膜６を形成する。
【００３１】次に、図５（ｃ）に示すように、ＣＦ4ガ
スを用いたドライエッチング法で選択比が1:2と有機シ
リカ膜の方が小さくなるような条件で、有機シリカ膜６
と第３のシリコン酸化膜５を同時にエッチバックする。
第１のアルミニウム配線３のパターン上に第３のシリコ
ン酸化膜５が0.3μｍの厚さとなるようにエッチバック
を行い、エッチバック後の後処理として酸素プラズマ処
理を10秒間行う。続いてプラズマＣＶＤ法で厚さが例え
ば0.4μｍの第４のシリコン酸化膜７を形成し、更に、
フォトエッチング技術を用いた公知の方法で第２，第
３，第４のシリコン酸化膜４，５，７にスルーホールを
開口し、続いて第２のアルミニウム配線８を所定のパタ
ーンで形成する。
スを用いたドライエッチング法で選択比が1:2と有機シ
リカ膜の方が小さくなるような条件で、有機シリカ膜６
と第３のシリコン酸化膜５を同時にエッチバックする。
第１のアルミニウム配線３のパターン上に第３のシリコ
ン酸化膜５が0.3μｍの厚さとなるようにエッチバック
を行い、エッチバック後の後処理として酸素プラズマ処
理を10秒間行う。続いてプラズマＣＶＤ法で厚さが例え
ば0.4μｍの第４のシリコン酸化膜７を形成し、更に、
フォトエッチング技術を用いた公知の方法で第２，第
３，第４のシリコン酸化膜４，５，７にスルーホールを
開口し、続いて第２のアルミニウム配線８を所定のパタ
ーンで形成する。
【００３２】以上の図５（ｂ）及び（ｃ）に示す工程を
繰り返すことにより、多層配線構造体が形成される。本
実施例では第２のシリコン酸化膜４の膜厚を0.4μｍと
したが、0.2μｍ以上0.5μｍ以下の範囲内に設定しても
よい。また、第３のシリコン酸化膜５の膜厚を0.8μｍ
としたが0.5μｍ以上1.2μｍ以下の範囲内に設定しても
よく、更に、第４のシコン酸化膜７の膜厚も0.4μｍに
限らず、例えば0.2μｍ以上0.5μｍ以下の範囲内に設定
することができる。
繰り返すことにより、多層配線構造体が形成される。本
実施例では第２のシリコン酸化膜４の膜厚を0.4μｍと
したが、0.2μｍ以上0.5μｍ以下の範囲内に設定しても
よい。また、第３のシリコン酸化膜５の膜厚を0.8μｍ
としたが0.5μｍ以上1.2μｍ以下の範囲内に設定しても
よく、更に、第４のシコン酸化膜７の膜厚も0.4μｍに
限らず、例えば0.2μｍ以上0.5μｍ以下の範囲内に設定
することができる。
【００３３】
【発明の効果】以上説明したように、本発明は層間絶縁
膜の少なくとも一部にソースガスとしてヘキサアルキル
シクロトリシロキサン｛一般式［ＯＳｉ（Ｒ）2］3、Ｒ
＝アルキル基｝とオゾン含有酸素を用いた常圧化学気相
成長法で形成されたシリコン酸化膜を有することから、
膜中に含有される水分量は少なく、そのため、上記シリ
コン酸化膜は450℃以下の熱処理による体縮収縮が小さ
く熱処理時のストレスの変化も小さいため、クラックが
発生しない。更に、下層のアルミニウム配線にボイドが
発生せず、アルミニウム配線の断線も起こらないという
利点を有する。また、上記シリコン酸化膜の堆積速度は
速いため、スループットがよいという効果もある。
膜の少なくとも一部にソースガスとしてヘキサアルキル
シクロトリシロキサン｛一般式［ＯＳｉ（Ｒ）2］3、Ｒ
＝アルキル基｝とオゾン含有酸素を用いた常圧化学気相
成長法で形成されたシリコン酸化膜を有することから、
膜中に含有される水分量は少なく、そのため、上記シリ
コン酸化膜は450℃以下の熱処理による体縮収縮が小さ
く熱処理時のストレスの変化も小さいため、クラックが
発生しない。更に、下層のアルミニウム配線にボイドが
発生せず、アルミニウム配線の断線も起こらないという
利点を有する。また、上記シリコン酸化膜の堆積速度は
速いため、スループットがよいという効果もある。
【００３４】本発明は上述のような効果を奏するので、
金属配線の多層化が容易になると共に、上記シリコン酸
化膜を用いた多層配線構造体は製造歩留り及び信頼性を
著しく向上させることができる。
金属配線の多層化が容易になると共に、上記シリコン酸
化膜を用いた多層配線構造体は製造歩留り及び信頼性を
著しく向上させることができる。
【図１】（ａ）乃至（ｂ）は、夫々本発明の第１乃至第
３の実施例の半導体装置の構造を示す断面図である。
３の実施例の半導体装置の構造を示す断面図である。
【図２】ソースガスとしてヘキサメチルシクロトリシロ
キサンとオゾン含有酸素ガスを用いた常圧ＣＶＤ法によ
りオゾンとヘキサメチルシクロトリシロキサンとの流量
比が3.1:1、成膜基板温度が350℃の条件で成膜したシリ
コン酸化膜の膜特性を示す。
キサンとオゾン含有酸素ガスを用いた常圧ＣＶＤ法によ
りオゾンとヘキサメチルシクロトリシロキサンとの流量
比が3.1:1、成膜基板温度が350℃の条件で成膜したシリ
コン酸化膜の膜特性を示す。
【図３】（ａ）乃至（ｃ）は、本発明の第１の実施例に
係る半導体装置の製造方法を工程順に示す断面図であ
る。
係る半導体装置の製造方法を工程順に示す断面図であ
る。
【図４】（ａ）乃至（ｃ）は、本発明の第２の実施例に
係る半導体装置の製造方法を工程順に示す断面図であ
る。
係る半導体装置の製造方法を工程順に示す断面図であ
る。
【図５】（ａ）乃至（ｃ）は、本発明の第３の実施例に
係る半導体装置の製造方法を工程順に示す断面図であ
る。
係る半導体装置の製造方法を工程順に示す断面図であ
る。
【図６】従来の層間絶縁膜を有する半導体装置の構造を
示す断面図である。
示す断面図である。
１，４１；半導体シリコン基板 ２，４２；ＣＶＤ法シリコン酸化膜 ３，４３；第１アルミニウム配線 ４；プラズマＣＶＤ法シリコン酸化膜 ５；常圧ＣＶＤ法シリコン酸化膜 ６；有機シリカ膜 ７；プラズマＣＶＤ法シリコン酸化膜 ８，４５；第２アルミニウム配線
Claims (5)
- 【請求項１】 層間絶縁膜の少なくとも一部に、ソース
ガスとしてヘキサアルキルシクロトリシロキサン｛一般
式は［ＯＳｉ（Ｒ）2］3、Ｒはアルキル基｝及びオゾン
含有酸素を用いた常圧化学気相成長法によって形成され
たシリコン酸化膜を有することを特徴とする半導体装
置。 - 【請求項２】 能動素子を有する半導体基板上に第１の
絶縁膜を介して第１の金属配線を形成する工程と、ソー
スガスとしてヘキサアルキルシクロトリシロキサン｛一
般式は［ＯＳｉ（Ｒ）2］3、Ｒはアルキル基｝及びオゾ
ン含有酸素を用いた常圧化学気相成長法によりシリコン
酸化膜を層間絶縁膜の少なくとも一部として形成する工
程と、このシリコン酸化膜にスルーホールを選択的に形
成する工程と、前記シリコン酸化膜上に第２の金属配線
を形成する工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項３】 前記層間絶縁膜を形成する工程と、前記
スルーホールを形成する工程と、前記第２の金属配線を
形成する工程とを繰り返すことにより、多層配線を形成
することを特徴とする請求項２に記載の半導体装置の製
造方法。 - 【請求項４】 前記層間絶縁膜を形成する工程として、
前記常圧化学気相成長法によりシリコン酸化膜を形成す
る工程に加えて、プラズマ化学気相成長法又はスパッタ
リング法によりシリコン酸化膜を形成する工程を併用す
ることを特徴とする請求項２に記載の半導体装置の製造
方法。 - 【請求項５】 前記層間絶縁膜を形成する工程として、
前記常圧化学気相成長法によりシリコン酸化膜を形成す
る工程に加えて、プラズマ化学気相成長法又はスパッタ
リング法によりシリコン酸化膜を形成する工程と、次い
で回転塗布熱処理法により有機塗布膜を形成した後ドラ
イエッチング法により前記有機塗布膜及び前記層間絶縁
膜をエッチングバックして平坦化する工程とを有するこ
とを特徴とする請求項２に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22583392A JP2900718B2 (ja) | 1992-08-25 | 1992-08-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22583392A JP2900718B2 (ja) | 1992-08-25 | 1992-08-25 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0665746A JPH0665746A (ja) | 1994-03-08 |
| JP2900718B2 true JP2900718B2 (ja) | 1999-06-02 |
Family
ID=16835530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22583392A Expired - Fee Related JP2900718B2 (ja) | 1992-08-25 | 1992-08-25 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900718B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101393695B1 (ko) * | 2012-03-14 | 2014-05-13 | 명지대학교 산학협력단 | 반도체 소자용 절연막 재료 및 이를 사용한 절연막의 제조방법 |
-
1992
- 1992-08-25 JP JP22583392A patent/JP2900718B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0665746A (ja) | 1994-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100286126B1 (ko) | 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법 | |
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| US6074939A (en) | Method for fabricating semiconductor device | |
| JP3176017B2 (ja) | 半導体装置の製造方法 | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62295437A (ja) | 多層配線形成法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JPH05251572A (ja) | 半導体装置およびその製造方法 | |
| JP3168629B2 (ja) | 半導体装置の製造方法 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JPH09213793A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| JP2000252286A (ja) | 半導体装置の製造方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| JP2727574B2 (ja) | 半導体装置の製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JP2000232100A (ja) | 半導体装置とその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |