JP3176017B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3176017B2
JP3176017B2 JP02692295A JP2692295A JP3176017B2 JP 3176017 B2 JP3176017 B2 JP 3176017B2 JP 02692295 A JP02692295 A JP 02692295A JP 2692295 A JP2692295 A JP 2692295A JP 3176017 B2 JP3176017 B2 JP 3176017B2
Authority
JP
Japan
Prior art keywords
insulating film
plasma cvd
wiring
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02692295A
Other languages
English (en)
Other versions
JPH08222559A (ja
Inventor
健一 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP02692295A priority Critical patent/JP3176017B2/ja
Priority to TW085100821A priority patent/TW286421B/zh
Priority to US08/598,958 priority patent/US5650360A/en
Publication of JPH08222559A publication Critical patent/JPH08222559A/ja
Application granted granted Critical
Publication of JP3176017B2 publication Critical patent/JP3176017B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に多層配線構造を有する半導体装置の層間絶
縁膜あるいは表面保護膜（トップ・パッシベーション
膜）の形成方法に関する。
【０００２】
【従来の技術】半導体装置の集積度の増大につれて多層
配線化が進んでおり、層間絶縁膜あるいはトップ・パッ
シベーション膜の表面形状の平坦化が重要になってきて
いる。ここで、従来の多層配線の形成工程について、図
２を参照して説明する。
【０００３】まず、半導体基板３０上に素子領域（図示
せず）、コンタクト領域（図示せず）を形成した後、常
圧ＣＶＤ法により下地絶縁膜３１を厚さ１０００ｎｍ程
度成膜する。この後、下地絶縁膜３１にコンタクトホー
ルを形成する。
【０００４】この後、下層配線用の第１の配線材料（例
えばＳｉを１％、Ｃｕを０．５％を含むアルミニウム）
を堆積後、フォトリソグラフィ法、ＲＩＥ（反応性イオ
ンエッチング）法を用いて配線材料のパターニングを行
って下層配線３２を形成する。なお、下層配線３２の厚
さは９００ｎｍ程度、配線間隔は最小で６００ｎｍ程度
である。
【０００５】次に、通常のプラズマＣＶＤ法により、下
層配線上にプラズマＣＶＤ絶縁膜３３を厚さ８００ｎｍ
程度成膜する。しかし、上記したような通常のプラズマ
ＣＶＤ法では、ＬＳＩデバイスの高集積化に伴って配線
３２が微細化すると、微細な配線間隔部内でＣＶＤ絶縁
膜３３の成膜が局部的に不十分になる。
【０００６】これにより、配線間隔部内の隅部で、プラ
ズマＣＶＤ絶縁膜３３の膜厚が非常に薄くなり、配線間
隔部内でプラズマＣＶＤ絶縁膜３３の断面がオーバーハ
ング形状を呈するようになる。
【０００７】このため、図２中に示すように、配線間隔
部にボイドが形成されたり、後の工程でプラズマＣＶＤ
絶縁膜上に上層配線用の第２の配線材料を堆積する時お
よび上層配線のパターニング時に悪影響を及ぼし、上層
配線の段切れによる断線などの重大な欠陥をもたらすお
それがある。
【０００８】このような問題は、層間絶縁膜成膜プロセ
スとしてのプラズマＣＶＤプロセスが、配線が微細化し
たことにより技術的な限界に達している一例といえる。
また、前記したように微細な配線間隔部内でＣＶＤ絶縁
膜３３の成膜が局部的に不十分になると、配線間隔部内
の隅部で、プラズマＣＶＤ絶縁膜３３の膜質も劣化す
る。
【０００９】従って、上記ＣＶＤプロセスをトップパッ
シベーション膜に適用した場合には、ＬＳＩデバイスの
外部から水分やアルカリイオンなどが、トップパッシベ
ーション膜下の配線の配線間隔部内の隅部の絶縁が脆弱
な箇所からプラズマＣＶＤ絶縁膜を透過してデバイス内
部に侵入し、デバイスの信頼性が劣化する。
【００１０】ところで、層間絶縁膜表面の平坦化技術の
１つとして、ＡＰＬ（Advanced Planarisation Layer）
プロセスが報告（文献；Matsuura et.al., IEEE Tech.D
ig.,pp117,1994 ）されている。
【００１１】このＡＰＬプロセスは、層間絶縁膜の形成
に際して、ＳｉＨ4 ガスと酸化剤であるＨ2 Ｏ2 （過酸
化水素水）とを低温（例えば０℃程度）・真空中で反応
させることにより、下層配線上に自己流動型（リフロ
ー）のＳｉＯ2 膜（以下、リフローＳｉＯ2 膜という）
を形成するものである。
【００１２】この方法は、下層配線の配線相互間の絶縁
膜の埋め込みと絶縁膜表面の平坦化を同時に達成でき、
１回の成膜で平坦化までの工程を終了するので、多層配
線工程の低減化を実現できる。
【００１３】
【発明が解決しようとする課題】上記したように従来の
プラズマＣＶＤプロセスを適用して得られる層間絶縁膜
は、下地配線の配線間隔部内での成膜が局部的に不十分
になり、配線間隔部内でプラズマＣＶＤ絶縁膜の断面が
オーバーハング形状を呈するようになるので、配線間隔
部にボイドが形成されたり、上層配線の段切れによる断
線、短絡などの重大な欠陥をもたらすおそれがあるとい
う問題があった。
【００１４】また、従来のプラズマＣＶＤプロセスを適
用して得られるトップパッシベーション膜は、デバイス
外部から水分やアルカリイオンなどが下地配線の配線間
隔部内の隅部の絶縁が脆弱な箇所からプラズマＣＶＤ絶
縁膜を透過してデバイス内部に侵入し、デバイスの信頼
性が劣化するという問題があった。
【００１５】本発明は上記の問題点を解決すべくなされ
たもので、半導体装置の層間絶縁膜あるいはトップパッ
シベーション膜を形成する際、下地配線の配線間隔部内
で隅部の絶縁が脆弱な箇所が発生しないように防止し、
絶縁膜の断面がオーバーハング形状を呈さないように防
止でき、平坦性に優れた層間絶縁膜あるいはトップパッ
シベーション膜を実現し得る半導体装置の製造方法を提
供することを目的とする。
【００１６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上の絶縁膜上に配線パターンを形
成する工程と、上記配線パターンを形成後の半導体基板
を収容した反応室内にＳｉＨ4 ガスおよびＨ2 Ｏ2 を導
入し、６６５Ｐａ以下の真空中、−１０℃以上＋１０℃
以下の温度範囲内で互いに反応させ、リフロー形状を有
するリフローＳｉＯ2 膜を上記配線パターンを完全には
被覆しない膜厚まで形成するリフロー膜形成工程と、上
記リフロー膜形成工程に引き続き、所定の真空中で連続
的に前記半導体基板上にプラズマＣＶＤ法によりプラズ
マＣＶＤ絶縁膜を堆積形成するプラズマＣＶＤ絶縁膜形
成工程とを具備することを特徴とする。
【００１７】
【作用】本発明では、半導体装置の層間絶縁膜あるいは
トップパッシベーション膜を形成する際にリフロー絶縁
膜形成技術を採用し、配線パターンを形成後の半導体基
板を収容した反応室内にＳｉＨ4 ガスおよびＨ2 Ｏ2 を
導入し、６６５Ｐａ以下の真空中、−１０℃以上＋１０
℃以下の温度範囲内で互いに反応させ、リフロー形状を
有するリフローＳｉＯ2 膜を上記配線パターンを完全に
は被覆しない膜厚まで形成する。このリフロー膜形成工
程に引き続き、所定の真空中で連続的に半導体基板上に
プラズマＣＶＤ法によりプラズマＣＶＤ絶縁膜を堆積形
成するものである。
【００１８】上記リフローＳｉＯ2 膜は、下地配線の配
線間隔部内で表面張力に支配された凹状の断面形状を呈
する。このような断面凹状のリフローＳｉＯ2 膜により
配線間隔部内が埋め込まれた状態で、引き続き、真空中
で連続的に半導体基板上にプラズマＣＶＤ法によりプラ
ズマＣＶＤ絶縁膜を堆積形成する際、配線間隔部内の隅
部への反応ガスの供給が助けられるので、配線間隔部内
の隅部でも良質なプラズマＣＶＤ絶縁膜が十分に成長す
る。
【００１９】これにより、プラズマＣＶＤ絶縁膜の成膜
後の表面が、断面緩やかな凹状が連続性を持った形状を
呈するようになる。従って、層間絶縁膜あるいはトップ
パッシベーション膜の下地配線の配線間隔部内で隅部の
絶縁が脆弱な箇所が発生しないように防止し、絶縁膜の
断面がオーバーハング形状を呈さないように防止でき、
平坦性に優れた層間絶縁膜あるいはトップパッシベーシ
ョン膜を実現することが可能になる。
【００２０】
【実施例】以下、図面を参照して本発明の一実施例を詳
細に説明する。図１（ａ）乃至（ｃ）は、本発明の半導
体装置の製造方法の一実施例に係る多層配線工程の一例
を示している。
【００２１】まず、図１（ａ）に示すように、半導体基
板（例えばシリコン基板）１０に素子領域（図示せ
ず）、コンタクト領域（図示せず）を形成した後、常圧
ＣＶＤ法により下地絶縁膜１１を厚さ１０００ｎｍ程度
成膜する。この後、下地絶縁膜１１にコンタクトホール
を形成する。
【００２２】次に、下層配線用の第１の配線材料（例え
ばＳｉを１％、Ｃｕを０．５％を含むアルミニウム）を
例えばスパッタ法により堆積後、フォトリソグラフィ
法、ＲＩＥ法を用いて配線材料のパターニングを行って
下層配線１２を形成する。なお、下層配線１２の厚さは
９００ｎｍ程度、配線間隔は最小で６００ｎｍ程度であ
る。
【００２３】次に、下層配線形成後の半導体基板１０を
収容した反応室内にＳｉＨ4 ガスおよびＨ2 Ｏ2 を導入
し、５Ｔｏｒｒ＝５×１３３．３２２Ｐａ（ほぼ６６５
Ｐａ）以下の真空中、−１０℃以上＋１０℃以下の温度
範囲内（例えば０℃）で互いに反応させ、図１（ｂ）に
示すように、リフロー形状を有するリフローＳｉＯ2膜
１３を下層配線１２の配線パターンを完全には被覆しな
い膜厚まで（例えば３００ｎｍ程度）形成する。上記リ
フローＳｉＯ2 膜１３は、下層配線１２の配線間隔部内
で表面張力に支配された凹状の断面形状を呈する。
【００２４】上記リフロー膜形成工程に引き続き、所定
の真空中で連続的に、図１（ｃ）に示すように、前記リ
フローＳｉＯ2 膜１３上にプラズマＣＶＤ絶縁膜１４を
堆積形成する。
【００２５】上記プラズマＣＶＤ絶縁膜１４を堆積する
際、ＳｉＨ4 ガスとＮ2 Ｏガスとを３００℃以上、４０
０℃以下（下層配線の溶融を避ける温度）の温度範囲内
で反応させるプラズマＣＶＤ法により、ＳｉＨ4 とＮ2
Ｏとを主たる反応として厚さが８００ｎｍ程度のプラズ
マＣＶＤ−ＳｉＯ2 膜を全面に形成する。
【００２６】この際、配線間隔部内の隅部への反応ガス
の供給が助けられるので、配線間隔部内の隅部でも良質
なプラズマＣＶＤ絶縁膜１４が十分に成長する。これに
より、プラズマＣＶＤ絶縁膜１４の成膜後の表面が、断
面緩やかな凹状が連続性を持った形状を呈するようにな
り、平坦性の良い層間絶縁膜が得られる。
【００２７】この後、必要に応じて、半導体基板を４０
０℃以上、４５０℃未満の高温下、大気中で３０分以上
熱処理（ファーネスアニール）を行う。この後、層間絶
縁膜にコンタクトホールあるいはビアホールを開口する
ためのエッチングを行い、上層配線用の第２の配線材料
（例えばＳｉを１％、Ｃｕを０．５％を含むアルミニウ
ム）を堆積後、パターニングを行って上層配線１５を形
成する。
【００２８】この際、下地のプラズマＣＶＤ絶縁膜１４
の表面は断面緩やかな凹状が連続性を持った形状を有す
るので、上層配線の段切れによる断線などは発生しな
い。上記実施例によれば、半導体装置の層間絶縁膜を形
成する際、配線パターンを形成後の半導体基板を収容し
た反応室内にＳｉＨ4 ガスおよびＨ2 Ｏ2 を導入し、６
６５Ｐａ以下の真空中、−１０℃以上＋１０℃以下の温
度範囲内で互いに反応させ、リフロー形状を有するリフ
ローＳｉＯ2 膜を上記配線パターンを完全には被覆しな
い膜厚まで形成する。このリフロー膜形成工程に引き続
き、所定の真空中で連続的に半導体基板上にプラズマＣ
ＶＤ法によりプラズマＣＶＤ絶縁膜を堆積形成した後、
必要に応じて半導体基板を４００℃以上、４５０℃未満
の高温中で３０分以上熱処理を行うものである。
【００２９】上記リフローＳｉＯ2 膜は、下地配線の配
線間隔部内で表面張力に支配された凹状の断面形状を呈
する。このような断面凹状のリフローＳｉＯ2 膜により
配線間隔部内が埋め込まれた状態で、引き続き、真空中
で連続的に半導体基板上にプラズマＣＶＤ法によりプラ
ズマＣＶＤ絶縁膜を堆積形成する際、配線間隔部内の隅
部への反応ガスの供給が助けられるので、配線間隔部内
の隅部でも良質なプラズマＣＶＤ絶縁膜が十分に成長す
る。
【００３０】これにより、プラズマＣＶＤ絶縁膜の成膜
後の表面が、断面緩やかな凹状が連続性を持った形状を
呈するようになる。従って、層間絶縁膜の下地配線の配
線間隔部内で隅部の絶縁が脆弱な箇所が発生しないよう
に防止し、絶縁膜の断面がオーバーハング形状を呈さな
いように防止でき、平坦性に優れた層間絶縁膜を低コス
トで実現することが可能になる。
【００３１】なお、上記実施例におけるプラズマＣＶＤ
絶縁膜形成工程の変形例として、ＳｉＨ4 ガスとＮＨ3
ガスとを３００℃以上、４００℃以下の温度範囲内で反
応させるプラズマＣＶＤ法により、ＳｉＨ4 とＮＨ3 と
を主たる反応として３００℃以上、４００℃以下の温度
範囲内でプラズマＣＶＤ−ＳｉＮ膜を形成したり、ＴＥ
ＯＳ（テトラ・エトキシ・シラン）とＯ2 とを主たる反
応として３００℃以上、４００℃以下の温度範囲内でプ
ラズマＣＶＤ−ＳｉＯ2 膜を形成することが可能であ
る。
【００３２】また、上記実施例は、層間絶縁膜を形成す
る場合を示したが、トップパッシベーション膜を形成す
る際にも、上記実施例に準じてリフローＳｉＯ2 膜およ
びプラズマＣＶＤ絶縁膜を形成することにより、上記実
施例に準じた効果が得られるほか、ＬＳＩデバイスの外
部から水分やアルカリイオンなどが、トップパッシベー
ション膜下の配線の配線間隔部内の隅部の絶縁が脆弱な
箇所からプラズマＣＶＤ絶縁膜を透過してデバイス内部
に侵入し、デバイスの信頼性が劣化するという問題を防
止できる。
【００３３】
【発明の効果】上述したように本発明の半導体装置の製
造方法によれば、半導体装置の層間絶縁膜あるいはトッ
プパッシベーション膜を形成する際、下地配線の配線間
隔部内で隅部の絶縁が脆弱な箇所が発生しないように防
止し、絶縁膜の断面がオーバーハング形状を呈さないよ
うに防止でき、平坦性に優れた層間絶縁膜あるいはトッ
プパッシベーション膜を実現することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の一実施例に係
る多層配線工程の一例を示す断面図。
【図２】従来の多層配線工程の一例を示す断面図。
【符号の説明】
１０…半導体基板、１１…絶縁膜、１２…下層配線、１
３…リフローＳｉＯ2膜、１４…プラズマＣＶＤ膜、１
５…上層配線。
フロントページの続き (56)参考文献 特開 平８−111412（ＪＰ，Ａ) 特開 平８−162449（ＪＰ，Ａ) 特開 平８−181209（ＪＰ，Ａ) 特開 平８−181210（ＪＰ，Ａ) 特開 平８−195439（ＪＰ，Ａ) 特開 平８−203892（ＪＰ，Ａ) 特開 平８−204008（ＪＰ，Ａ) Ｔｅｃｈ．Ｄｉｇ．Ｉｎｔｅｒｎａｔ ｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖ ｉｃｅｓ Ｍｅｅｔｉｎｇ，Ｖｏｌ. 1994，ＰＰ117−120，ＩＥＥＥ，Ｍａｔ ｓｕｕｒａ Ｍ．ｅｔ．ａｌ，”Ｎｏｖ ｅｌ Ｓｅｌｆ−ｐｌａｎａｒｉｚｉｎ ｇ ＣＶＤ Ｏｘｉｄｅ ｆｏｒ Ｉｎ ｔｅｒｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉ ｃ Ａｐｐｌｉｃａｔｉｏｎｓ" (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 - 21/318 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上の絶縁膜上に配線パターン
    を形成する工程と、上記配線パターンを形成後の半導体
    基板を収容した反応室内にＳｉＨ4 ガスおよびＨ2 Ｏ2
    を導入し、６６５Ｐａ以下の真空中、−１０℃以上＋１
    ０℃以下の温度範囲内で互いに反応させ、リフロー形状
    を有するリフローＳｉＯ2 膜を上記配線パターンを完全
    には被覆しない膜厚まで形成するリフロー膜形成工程
    と、上記リフロー膜形成工程に引き続き、所定の真空中
    で連続的に前記半導体基板上にプラズマＣＶＤ法により
    プラズマＣＶＤ絶縁膜を堆積形成するプラズマＣＶＤ絶
    縁膜形成工程とを具備することを特徴とする半導体装置
    の製造方法。
  2. 【請求項２】 前記プラズマＣＶＤ絶縁膜形成工程は、
    ＳｉＨ4 とＮ2 Ｏとを主たる反応として３００℃以上、
    ４００℃以下の温度範囲内でプラズマＣＶＤ−ＳｉＯ2
    膜を形成することを特徴とする請求項１記載の半導体装
    置の製造方法。
  3. 【請求項３】 前記プラズマＣＶＤ絶縁膜形成工程は、
    ＳｉＨ4 とＮＨ3 とを主たる反応として３００℃以上、
    ４００℃以下の温度範囲内でプラズマＣＶＤ−ＳｉＮ膜
    を形成することを特徴とする請求項１記載の半導体装置
    の製造方法。
  4. 【請求項４】 前記プラズマＣＶＤ絶縁膜形成工程は、
    ＴＥＯＳとＯ2 とを主たる反応として３００℃以上、４
    ００℃以下の温度範囲内でプラズマＣＶＤ−ＳｉＯ2 膜
    を形成することを特徴とする請求項１記載の半導体装置
    の製造方法。
  5. 【請求項５】 請求項１乃至４のいずれか１記載の半導
    体装置の製造方法において、さらに、前記ＣＶＤ絶縁膜
    を形成後の半導体基板を４００℃以上、４５０℃未満の
    高温中で３０分以上熱処理を行う熱処理工程を具備する
    ことを特徴とする半導体装置の製造方法。
JP02692295A 1995-02-15 1995-02-15 半導体装置の製造方法 Expired - Fee Related JP3176017B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP02692295A JP3176017B2 (ja) 1995-02-15 1995-02-15 半導体装置の製造方法
TW085100821A TW286421B (ja) 1995-02-15 1996-01-24
US08/598,958 US5650360A (en) 1995-02-15 1996-02-09 Method for manufacturing semiconductor device with multilayer wiring structure, including improved step of forming insulating film which covers wiring layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02692295A JP3176017B2 (ja) 1995-02-15 1995-02-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08222559A JPH08222559A (ja) 1996-08-30
JP3176017B2 true JP3176017B2 (ja) 2001-06-11

Family

ID=12206688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02692295A Expired - Fee Related JP3176017B2 (ja) 1995-02-15 1995-02-15 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5650360A (ja)
JP (1) JP3176017B2 (ja)
TW (1) TW286421B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125782A (ja) * 1996-10-15 1998-05-15 Sony Corp 半導体装置の製造方法
JPH1154504A (ja) * 1997-08-04 1999-02-26 Sony Corp 積層絶縁体膜の形成方法およびこれを用いた半導体装置
JP3660799B2 (ja) 1997-09-08 2005-06-15 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
TW429576B (en) * 1998-10-14 2001-04-11 United Microelectronics Corp Manufacturing method for metal interconnect
US6171945B1 (en) 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6399489B1 (en) 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
KR100744104B1 (ko) * 2001-06-01 2007-08-01 주식회사 하이닉스반도체 콘택 형성 방법
US6926926B2 (en) 2001-09-10 2005-08-09 Applied Materials, Inc. Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
US8114787B2 (en) 2009-02-19 2012-02-14 Empire Technology Development Llc Integrated circuit nanowires

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469251B2 (ja) * 1990-02-14 2003-11-25 株式会社東芝 半導体装置の製造方法
JPH0770534B2 (ja) * 1993-01-11 1995-07-31 日本電気株式会社 半導体装置の製造方法
US5382545A (en) * 1993-11-29 1995-01-17 United Microelectronics Corporation Interconnection process with self-aligned via plug

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｔｅｃｈ．Ｄｉｇ．Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ，Ｖｏｌ．１９９４，ＰＰ１１７−１２０，ＩＥＥＥ，Ｍａｔｓｕｕｒａ Ｍ．ｅｔ．ａｌ，"Ｎｏｖｅｌ Ｓｅｌｆ−ｐｌａｎａｒｉｚｉｎｇ ＣＶＤ Ｏｘｉｄｅ ｆｏｒ Ｉｎｔｅｒｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ Ａｐｐｌｉｃａｔｉｏｎｓ"

Also Published As

Publication number Publication date
JPH08222559A (ja) 1996-08-30
TW286421B (ja) 1996-09-21
US5650360A (en) 1997-07-22

Similar Documents

Publication Publication Date Title
US7071107B2 (en) Method for manufacturing a semiconductor device
KR0151051B1 (ko) 반도체장치의 절연막 형성방법
US6777346B2 (en) Planarization using plasma oxidized amorphous silicon
JP3176017B2 (ja) 半導体装置の製造方法
JPH07312368A (ja) 絶縁膜の平坦化構造を形成するための方法
JPH07273063A (ja) 半導体装置およびその製造方法
JPH0629287A (ja) 半導体基板の平坦化方法
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JP3400162B2 (ja) 半導体装置の製造方法
KR100197766B1 (ko) 반도체장치의 제조방법
JP3192903B2 (ja) 半導体装置の製造方法および半導体製造装置
JP2702007B2 (ja) 半導体装置の製造方法
JPH07226437A (ja) 半導体装置及びその製造方法
KR100367499B1 (ko) 반도체소자의제조방법
JP2900718B2 (ja) 半導体装置及びその製造方法
JP2000294629A (ja) 半導体装置及びその製造方法
JP3413697B2 (ja) 配線形成方法
JP3149169B2 (ja) 半導体装置の製造方法
JPH09139428A (ja) 半導体装置
JPS62269340A (ja) 絶縁分離層にあけられた接触孔にタングステンを充填する方法
KR0171990B1 (ko) 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법
JPH08162529A (ja) 半導体装置の製造方法
JPH03203325A (ja) 半導体装置の製造方法
JP2000021982A (ja) 半導体集積回路の製造方法
JPH08250492A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees