JPH08250492A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08250492A JPH08250492A JP5262495A JP5262495A JPH08250492A JP H08250492 A JPH08250492 A JP H08250492A JP 5262495 A JP5262495 A JP 5262495A JP 5262495 A JP5262495 A JP 5262495A JP H08250492 A JPH08250492 A JP H08250492A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- reflow
- wirings
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】半導体装置の多層配線工程中の層間絶縁膜形成
工程にリフロー無機絶縁膜形成技術を採用する際、配線
間の微細スペース内部への絶縁膜の埋め込みを達成し、
結果としてリフロー無機絶縁膜の平坦性を向上させ、層
間絶縁膜形成後に形成される上層配線の一層微細化と高
信頼化を実現する。 【構成】半導体基板１０上の絶縁膜１１上に下層配線パ
ターン１２を形成する工程と、下層配線パターンの配線
間の微細スペース部の周辺の配線間のスペースの大きい
領域内や配線パターン上の表面を選択的に疎水性化する
ように処理する疎水性化処理工程と、疎水性化処理後の
半導体基板上にリフロー形状を有するリフロー無機絶縁
膜１３を形成するリフロー絶縁膜形成工程とを具備する
ことを特徴とする。
工程にリフロー無機絶縁膜形成技術を採用する際、配線
間の微細スペース内部への絶縁膜の埋め込みを達成し、
結果としてリフロー無機絶縁膜の平坦性を向上させ、層
間絶縁膜形成後に形成される上層配線の一層微細化と高
信頼化を実現する。 【構成】半導体基板１０上の絶縁膜１１上に下層配線パ
ターン１２を形成する工程と、下層配線パターンの配線
間の微細スペース部の周辺の配線間のスペースの大きい
領域内や配線パターン上の表面を選択的に疎水性化する
ように処理する疎水性化処理工程と、疎水性化処理後の
半導体基板上にリフロー形状を有するリフロー無機絶縁
膜１３を形成するリフロー絶縁膜形成工程とを具備する
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に多層配線構造を有する半導体装置の層間絶
縁膜の形成方法に関する。
に係り、特に多層配線構造を有する半導体装置の層間絶
縁膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の集積度が増大するのにつれ
て、基板上に配線材料を多層にわたって形成する、いわ
ゆる多層配線化が進んでおり、このような多層配線構造
を有する半導体装置の製造工程が複雑化、長工程化して
きている。特に、多層配線の形成工程が半導体装置の製
造価格に占める割合は大きく、半導体装置のコストダウ
ンを図る上で多層配線工程の低減化の要求が高まってき
ている。
て、基板上に配線材料を多層にわたって形成する、いわ
ゆる多層配線化が進んでおり、このような多層配線構造
を有する半導体装置の製造工程が複雑化、長工程化して
きている。特に、多層配線の形成工程が半導体装置の製
造価格に占める割合は大きく、半導体装置のコストダウ
ンを図る上で多層配線工程の低減化の要求が高まってき
ている。
【０００３】従来の多層配線の形成工程においては、ま
ず、下層配線用の第１の配線材料を堆積後、下層配線の
パターニングを行い、この下層配線上に第１の絶縁膜を
形成すると共に下層配線相互間に絶縁膜を埋め込む。こ
の時点では、前記下層配線のパターンなどに依存して第
１の絶縁膜の表面に段差が存在し、このままでは、この
後の上層配線用の第２の配線材料の堆積時および上層配
線のパターニング時に悪影響を及ぼし、上層配線の段切
れによる断線不良をもたらすおそれがある。
ず、下層配線用の第１の配線材料を堆積後、下層配線の
パターニングを行い、この下層配線上に第１の絶縁膜を
形成すると共に下層配線相互間に絶縁膜を埋め込む。こ
の時点では、前記下層配線のパターンなどに依存して第
１の絶縁膜の表面に段差が存在し、このままでは、この
後の上層配線用の第２の配線材料の堆積時および上層配
線のパターニング時に悪影響を及ぼし、上層配線の段切
れによる断線不良をもたらすおそれがある。
【０００４】そこで、通常は、前記第１の絶縁膜上に第
２の配線材料を堆積する前に、その下地である第１の絶
縁膜の表面をレジストエッチバックにより平坦化して段
差を緩和した後、その上に第２の絶縁膜を形成してい
る。
２の配線材料を堆積する前に、その下地である第１の絶
縁膜の表面をレジストエッチバックにより平坦化して段
差を緩和した後、その上に第２の絶縁膜を形成してい
る。
【０００５】しかし、上記したような第１の絶縁膜と第
２の絶縁膜とが積層された従来の層間絶縁膜の形成工程
は、１回目の成膜→平坦化→２回目の成膜と工程数が多
く、前記したような多層配線工程の低減化の要求に対す
る大きな障害となっている。
２の絶縁膜とが積層された従来の層間絶縁膜の形成工程
は、１回目の成膜→平坦化→２回目の成膜と工程数が多
く、前記したような多層配線工程の低減化の要求に対す
る大きな障害となっている。
【０００６】一方、上記したような第１の絶縁膜の表面
を平坦化する方法の代わりに、第１の絶縁膜上に絶縁材
料であるスピン・オン・グラス（Spin on Glass ；ＳＯ
Ｇ）膜を形成することにより、上層配線材料の下地の段
差を緩和する方法も知られている。
を平坦化する方法の代わりに、第１の絶縁膜上に絶縁材
料であるスピン・オン・グラス（Spin on Glass ；ＳＯ
Ｇ）膜を形成することにより、上層配線材料の下地の段
差を緩和する方法も知られている。
【０００７】しかし、この方法は、ＳＯＧ膜の形成（焼
成）に際して多数回の熱処理工程が必要であり、上層配
線の信頼性を確保するためにＳＯＧ膜の不要部分をレジ
ストエッチバックにより除去する必要があり、結果的に
工程数が多く、やはり、前記したような多層配線工程の
低減化の要求に対して十分には応えることができない。
成）に際して多数回の熱処理工程が必要であり、上層配
線の信頼性を確保するためにＳＯＧ膜の不要部分をレジ
ストエッチバックにより除去する必要があり、結果的に
工程数が多く、やはり、前記したような多層配線工程の
低減化の要求に対して十分には応えることができない。
【０００８】他方、層間絶縁膜表面の平坦化技術の１つ
として、ＡＰＬ（Advanced Planarisation Layer）プロ
セスが報告（文献；Matsuura et.al., IEEE Tech.Dig.,
pp117,1994 ）されている。
として、ＡＰＬ（Advanced Planarisation Layer）プロ
セスが報告（文献；Matsuura et.al., IEEE Tech.Dig.,
pp117,1994 ）されている。
【０００９】このＡＰＬプロセスは、層間絶縁膜の形成
に際して、ＳｉＨ4 ガスと酸化剤であるＨ2 Ｏ2 （過酸
化水素水）とを低温（例えば０℃程度）・真空中で反応
させることにより、下層配線上に自己流動型（リフロ
ー）のＳｉＯ2 膜（以下、リフローＳｉＯ2 膜という）
を形成するものである。
に際して、ＳｉＨ4 ガスと酸化剤であるＨ2 Ｏ2 （過酸
化水素水）とを低温（例えば０℃程度）・真空中で反応
させることにより、下層配線上に自己流動型（リフロ
ー）のＳｉＯ2 膜（以下、リフローＳｉＯ2 膜という）
を形成するものである。
【００１０】この方法は、下層配線の配線相互間の絶縁
膜の埋め込みと絶縁膜表面の平坦化を同時に達成でき、
１回の成膜で平坦化までの工程を終了するので、多層配
線工程の低減化の要求に応えることができる。
膜の埋め込みと絶縁膜表面の平坦化を同時に達成でき、
１回の成膜で平坦化までの工程を終了するので、多層配
線工程の低減化の要求に応えることができる。
【００１１】なお、上記リフローＳｉＯ2 膜を形成する
前に、下層配線上に通常のプラズマＣＶＤ（気相成長）
法により第１層間絶縁膜（ベース絶縁膜）として第１の
プラズマＣＶＤ絶縁膜を形成する場合があり、上記リフ
ローＳｉＯ2 膜を形成した後にリフローＳｉＯ2 膜上に
通常のプラズマＣＶＤ法により第２層間絶縁膜（キャッ
プ膜）として第２のプラズマＣＶＤ絶縁膜を形成した
後、ファーネス・アニールを行う場合がある。
前に、下層配線上に通常のプラズマＣＶＤ（気相成長）
法により第１層間絶縁膜（ベース絶縁膜）として第１の
プラズマＣＶＤ絶縁膜を形成する場合があり、上記リフ
ローＳｉＯ2 膜を形成した後にリフローＳｉＯ2 膜上に
通常のプラズマＣＶＤ法により第２層間絶縁膜（キャッ
プ膜）として第２のプラズマＣＶＤ絶縁膜を形成した
後、ファーネス・アニールを行う場合がある。
【００１２】ところで、ＬＳＩデバイスの高集積化に伴
う配線寸法と配線間隔の縮小によって多層配線構造にお
ける高平坦性の確保がますます重要になってきている。
高平坦性を確保するためには、配線間の微細スペースの
埋め込み能力および配線間のスペースの大きい部分での
グローバルな平坦性の確保の両立が求められる。
う配線寸法と配線間隔の縮小によって多層配線構造にお
ける高平坦性の確保がますます重要になってきている。
高平坦性を確保するためには、配線間の微細スペースの
埋め込み能力および配線間のスペースの大きい部分での
グローバルな平坦性の確保の両立が求められる。
【００１３】このような要求に対して前述したようなリ
フロー性を有する無機絶縁膜の有効性が知られている。
一般に、リフロー絶縁膜のリフロー性は、リフロー絶縁
膜とその下地表面との濡れ性に大きな影響を受けること
が知られている。特に、リフロー絶縁膜が無機絶縁膜で
ある場合には、下地表面との好ましい濡れ性とは親水性
であると言える。リフロー絶縁膜の実現に十分なレベル
まで下地表面を親水性化させる手法として、各種の表面
前処理が適用されている。この表面前処理としては、例
えばＯ2 、Ｎ2 Ｏなどの酸素を含むガスでのプラズマ処
理とか、アルコールのようなＯＨなどの水酸基を含む溶
液による表面ディップ処理やソーク処理などが挙げられ
る。
フロー性を有する無機絶縁膜の有効性が知られている。
一般に、リフロー絶縁膜のリフロー性は、リフロー絶縁
膜とその下地表面との濡れ性に大きな影響を受けること
が知られている。特に、リフロー絶縁膜が無機絶縁膜で
ある場合には、下地表面との好ましい濡れ性とは親水性
であると言える。リフロー絶縁膜の実現に十分なレベル
まで下地表面を親水性化させる手法として、各種の表面
前処理が適用されている。この表面前処理としては、例
えばＯ2 、Ｎ2 Ｏなどの酸素を含むガスでのプラズマ処
理とか、アルコールのようなＯＨなどの水酸基を含む溶
液による表面ディップ処理やソーク処理などが挙げられ
る。
【００１４】しかし、ＬＳＩデバイスの微細化に伴って
配線間のスペースも縮小するので、上記したような親水
性化のための各種の表面前処理の効果が配線間の微細ス
ペース部分で局所的に劣化してしまうという問題点が顕
在化してきている。
配線間のスペースも縮小するので、上記したような親水
性化のための各種の表面前処理の効果が配線間の微細ス
ペース部分で局所的に劣化してしまうという問題点が顕
在化してきている。
【００１５】配線間の微細スペース内部での親水性化の
度合いが、その周辺の配線間のスペースの大きい領域内
や配線パターン上での親水性化の度合いと比べて劣る場
合には、無機絶縁膜のリフロー性は上記配線間のスペー
スの大きい領域内や配線パターン上にとどまり、肝心の
配線間の微細スペース内部でのリフローが滞ってしま
い、結果としてリフロー無機絶縁膜の平坦性が大きく損
なわれることになる。
度合いが、その周辺の配線間のスペースの大きい領域内
や配線パターン上での親水性化の度合いと比べて劣る場
合には、無機絶縁膜のリフロー性は上記配線間のスペー
スの大きい領域内や配線パターン上にとどまり、肝心の
配線間の微細スペース内部でのリフローが滞ってしま
い、結果としてリフロー無機絶縁膜の平坦性が大きく損
なわれることになる。
【００１６】図４は、従来の多層配線工程により得られ
た多層配線構造の一例をＳＥＭ（走査型電子顕微鏡）に
より観測した断面の一例を示している。ここで、３０は
半導体基板、３１は半導体基板３０上の絶縁膜、３２は
絶縁膜３１上に形成された下層配線パターン、３３は下
層配線パターン３２上に形成されたリフロー無機絶縁膜
である。
た多層配線構造の一例をＳＥＭ（走査型電子顕微鏡）に
より観測した断面の一例を示している。ここで、３０は
半導体基板、３１は半導体基板３０上の絶縁膜、３２は
絶縁膜３１上に形成された下層配線パターン、３３は下
層配線パターン３２上に形成されたリフロー無機絶縁膜
である。
【００１７】ここでは、リフロー無機絶縁膜３３の平坦
性が大きく損なわれた様子を示しており、リフロー無機
絶縁膜３３は下層配線パターン３２の配線間の微細スペ
ース内部での成膜が局部的に不十分になり、配線間隔部
内の隅部で膜厚が非常に薄くなり、配線間隔部内で断面
がオーバーハング形状を呈しており、配線間隔部にボイ
ドが形成されている場合を示している。
性が大きく損なわれた様子を示しており、リフロー無機
絶縁膜３３は下層配線パターン３２の配線間の微細スペ
ース内部での成膜が局部的に不十分になり、配線間隔部
内の隅部で膜厚が非常に薄くなり、配線間隔部内で断面
がオーバーハング形状を呈しており、配線間隔部にボイ
ドが形成されている場合を示している。
【００１８】上記したようにリフロー無機絶縁膜３３の
平坦性が大きく損なわれた場合には、後の工程で層間絶
縁膜上に形成される上層配線用の配線材料の堆積時およ
び上層配線のパターニング時に悪影響を及ぼし、上層配
線の段切れによる断線不良や短絡不良が多発するという
問題を引き起こす。
平坦性が大きく損なわれた場合には、後の工程で層間絶
縁膜上に形成される上層配線用の配線材料の堆積時およ
び上層配線のパターニング時に悪影響を及ぼし、上層配
線の段切れによる断線不良や短絡不良が多発するという
問題を引き起こす。
【００１９】
【発明が解決しようとする課題】上記したように多層配
線工程中の層間絶縁膜形成工程にリフロー無機絶縁膜形
成技術を採用する場合にリフロー無機絶縁膜の平坦性を
確保するために下地表面に対して実施される従来の親水
性化処理方法は、肝心の配線間の微細スペース内部での
親水性化の度合いが、その周辺の配線間のスペースの大
きい領域内や配線パターン上での親水性化の度合いより
も劣り、配線間の微細スペース内部でのリフローが滞っ
てしまい、結果としてリフロー無機絶縁膜の平坦性が大
きく損なわれるという不良が発生するという問題があっ
た。
線工程中の層間絶縁膜形成工程にリフロー無機絶縁膜形
成技術を採用する場合にリフロー無機絶縁膜の平坦性を
確保するために下地表面に対して実施される従来の親水
性化処理方法は、肝心の配線間の微細スペース内部での
親水性化の度合いが、その周辺の配線間のスペースの大
きい領域内や配線パターン上での親水性化の度合いより
も劣り、配線間の微細スペース内部でのリフローが滞っ
てしまい、結果としてリフロー無機絶縁膜の平坦性が大
きく損なわれるという不良が発生するという問題があっ
た。
【００２０】本発明は上記の問題点を解決すべくなされ
たもので、半導体装置の多層配線工程中の層間絶縁膜形
成工程にリフロー無機絶縁膜形成技術を採用する際、配
線間の微細スペース内部への絶縁膜の埋め込みを達成で
き、結果としてリフロー無機絶縁膜の平坦性を向上さ
せ、層間絶縁膜形成後に形成される上層配線の一層微細
化と高信頼化を実現し得る半導体装置の製造方法を提供
することを目的とする。
たもので、半導体装置の多層配線工程中の層間絶縁膜形
成工程にリフロー無機絶縁膜形成技術を採用する際、配
線間の微細スペース内部への絶縁膜の埋め込みを達成で
き、結果としてリフロー無機絶縁膜の平坦性を向上さ
せ、層間絶縁膜形成後に形成される上層配線の一層微細
化と高信頼化を実現し得る半導体装置の製造方法を提供
することを目的とする。
【００２１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上の絶縁膜上に下層配線パターン
を形成する工程と、上記下層配線パターンの配線間の微
細スペース部の周辺の配線間のスペースの大きい領域内
や配線パターン上の表面を選択的に疎水性化するように
処理する疎水性化処理工程と、上記疎水性化処理後の半
導体基板上にリフロー形状を有するリフロー無機絶縁膜
を形成するリフロー絶縁膜形成工程とを具備することを
特徴とする。
造方法は、半導体基板上の絶縁膜上に下層配線パターン
を形成する工程と、上記下層配線パターンの配線間の微
細スペース部の周辺の配線間のスペースの大きい領域内
や配線パターン上の表面を選択的に疎水性化するように
処理する疎水性化処理工程と、上記疎水性化処理後の半
導体基板上にリフロー形状を有するリフロー無機絶縁膜
を形成するリフロー絶縁膜形成工程とを具備することを
特徴とする。
【００２２】
【作用】本発明の半導体装置の製造方法では、リフロー
絶縁膜形成技術を採用して層間絶縁膜を形成する際に、
リフロー無機絶縁膜の下地表面の親水性化のための表面
前処理に際して、配線間の微細スペース部の周辺の配線
間のスペースの大きい領域内や配線パターン上の表面を
選択的に疎水性化（親水性化の逆特性）するように処理
する。
絶縁膜形成技術を採用して層間絶縁膜を形成する際に、
リフロー無機絶縁膜の下地表面の親水性化のための表面
前処理に際して、配線間の微細スペース部の周辺の配線
間のスペースの大きい領域内や配線パターン上の表面を
選択的に疎水性化（親水性化の逆特性）するように処理
する。
【００２３】これにより、配線間の微細スペース内部で
の親水性化の度合いがその周辺の配線間のスペースの大
きい領域内や配線パターン上での親水性化の度合いより
も相対的に勝っている状態に設定することが可能にな
る。
の親水性化の度合いがその周辺の配線間のスペースの大
きい領域内や配線パターン上での親水性化の度合いより
も相対的に勝っている状態に設定することが可能にな
る。
【００２４】従って、この後の絶縁膜の成膜処理に際し
て、配線間の微細スペース内部への絶縁膜の埋め込みを
達成でき、結果としてリフロー無機絶縁膜の平坦性を向
上させ、この後に層間絶縁膜上に形成される上層配線の
一層微細化と高信頼化を実現することが可能になる。
て、配線間の微細スペース内部への絶縁膜の埋め込みを
達成でき、結果としてリフロー無機絶縁膜の平坦性を向
上させ、この後に層間絶縁膜上に形成される上層配線の
一層微細化と高信頼化を実現することが可能になる。
【００２５】
【実施例】以下、図面を参照して本発明の一実施例を詳
細に説明する。図１（ａ）乃至（ｃ）および図２（ａ）
乃至（ｃ）は、本発明の半導体装置の製造方法の一実施
例に係る多層配線工程の一例を示している。
細に説明する。図１（ａ）乃至（ｃ）および図２（ａ）
乃至（ｃ）は、本発明の半導体装置の製造方法の一実施
例に係る多層配線工程の一例を示している。
【００２６】まず、図１（ａ）に示すように、半導体基
板（例えばシリコンウエハー）１０に素子領域（図示せ
ず）、コンタクト領域（図示せず）を形成した後、常圧
ＣＶＤ法により下地絶縁膜１１を厚さ１０００ｎｍ程度
成膜する。この後、下地絶縁膜１１にコンタクトホール
を形成する。
板（例えばシリコンウエハー）１０に素子領域（図示せ
ず）、コンタクト領域（図示せず）を形成した後、常圧
ＣＶＤ法により下地絶縁膜１１を厚さ１０００ｎｍ程度
成膜する。この後、下地絶縁膜１１にコンタクトホール
を形成する。
【００２７】次に、下層配線用の第１の配線材料（例え
ばＳｉを１％、Ｃｕを０．５％を含むアルミニウム）を
例えばスパッタ法により堆積後、フォトリソグラフィ
法、ＲＩＥ法を用いて配線材料のパターニングを行って
下層配線パターン１２を形成する。なお、下層配線パタ
ーン１２の配線の厚さは８００ｎｍ程度、配線間隔は最
小で０．５μｍ（５００ｎｍ）程度である。
ばＳｉを１％、Ｃｕを０．５％を含むアルミニウム）を
例えばスパッタ法により堆積後、フォトリソグラフィ
法、ＲＩＥ法を用いて配線材料のパターニングを行って
下層配線パターン１２を形成する。なお、下層配線パタ
ーン１２の配線の厚さは８００ｎｍ程度、配線間隔は最
小で０．５μｍ（５００ｎｍ）程度である。
【００２８】次に、リフロー絶縁膜形成技術を採用して
層間絶縁膜を形成する。この際、まず、絶縁膜成膜装置
であるＣＶＤ装置の反応室内に前記下層配線パターン形
成後の半導体基板１０を収容し、反応室内を背圧（例え
ば約５ｍｍＴｏｒｒ）まで真空引きし、半導体基板１０
の表面に吸着されている水分やコンタミネーションなど
を十分に除去した後、リフロー無機絶縁膜の下地表面の
親水性化のための表面前処理を行う。
層間絶縁膜を形成する。この際、まず、絶縁膜成膜装置
であるＣＶＤ装置の反応室内に前記下層配線パターン形
成後の半導体基板１０を収容し、反応室内を背圧（例え
ば約５ｍｍＴｏｒｒ）まで真空引きし、半導体基板１０
の表面に吸着されている水分やコンタミネーションなど
を十分に除去した後、リフロー無機絶縁膜の下地表面の
親水性化のための表面前処理を行う。
【００２９】この表面前処理として、本実施例では、ま
ず、図１（ｂ）に示すように、下層配線パターン１２の
配線間の微細スペース部の領域ａの周辺の配線間のスペ
ースの大きい領域ｂ内や配線パターン１２上の表面領域
ｃを選択的に疎水性化するように処理している。
ず、図１（ｂ）に示すように、下層配線パターン１２の
配線間の微細スペース部の領域ａの周辺の配線間のスペ
ースの大きい領域ｂ内や配線パターン１２上の表面領域
ｃを選択的に疎水性化するように処理している。
【００３０】この表面前処理の一例としては、Ｃおよび
Ｆを含むガスのプラズマ放電を用いたプラズマ処理を行
う。具体的には、流量１５００ｓｃｃｍのＣＦ4 ガスを
反応室内の半導体基板１０上に供給し、圧力１００ｍｍ
Ｔｏｒｒ下で高周波電力７００Ｗを３０秒印加してプラ
ズマ放電させる。なお、上記したガスの種類や具体的な
数値は、本実施例で使用したＣＶＤ装置にとって固有の
最適条件に過ぎず、本発明を限定するものではない。
Ｆを含むガスのプラズマ放電を用いたプラズマ処理を行
う。具体的には、流量１５００ｓｃｃｍのＣＦ4 ガスを
反応室内の半導体基板１０上に供給し、圧力１００ｍｍ
Ｔｏｒｒ下で高周波電力７００Ｗを３０秒印加してプラ
ズマ放電させる。なお、上記したガスの種類や具体的な
数値は、本実施例で使用したＣＶＤ装置にとって固有の
最適条件に過ぎず、本発明を限定するものではない。
【００３１】上記したようなプラズマ処理は、半導体基
板１０上の全面に施すが、この処理の効果は以下に述べ
るような特徴がある。即ち、一般にプラズマ処理におい
ては、一種のマイクロローディング効果が生じるので、
配線間の微細スペース部ａなどの狭くなっている領域に
おけるプラズマ処理の効果は局所的に低減する。
板１０上の全面に施すが、この処理の効果は以下に述べ
るような特徴がある。即ち、一般にプラズマ処理におい
ては、一種のマイクロローディング効果が生じるので、
配線間の微細スペース部ａなどの狭くなっている領域に
おけるプラズマ処理の効果は局所的に低減する。
【００３２】これにより、上記したようなプラズマ処理
によって達成される下地表面は、配線間の微細スペース
部の領域ａの疎水性化（親水性化の逆特性）の度合い
が、周辺の配線間のスペースの大きい領域ｂや配線パタ
ーン上の表面領域ｃと比べて小さくなっている（不足し
ている）。
によって達成される下地表面は、配線間の微細スペース
部の領域ａの疎水性化（親水性化の逆特性）の度合い
が、周辺の配線間のスペースの大きい領域ｂや配線パタ
ーン上の表面領域ｃと比べて小さくなっている（不足し
ている）。
【００３３】逆言すれば、配線間の微細スペース部の領
域ａの親水性化の度合いが、周辺の配線間のスペースの
大きい領域ｂや配線パターン上の表面領域ｃと比べて相
対的に大きくなっている。
域ａの親水性化の度合いが、周辺の配線間のスペースの
大きい領域ｂや配線パターン上の表面領域ｃと比べて相
対的に大きくなっている。
【００３４】従って、上記疎水性化処理後の半導体基板
１０上にリフロー形状を有するリフロー無機絶縁膜を形
成するリフロー絶縁膜形成工程において、成膜時のリフ
ロー性は、配線間の微細スペース部の領域ａで最大にな
る。この際、図１（ｃ）に示すように、無機絶縁膜の堆
積成長種は配線間の微細スペース部の領域ａへ優先的に
供給される（集合する）ようになり、配線間の微細スペ
ース部の領域ａでの成膜速度は、周辺の配線間のスペー
スの大きい領域ｂや配線パターン上の表面領域ｃと比べ
て相対的に大きくなる。換言すれば、図２（ａ）に示す
ように、配線間の微細スペース部の領域ａに対しての疑
似的な選択成長が発生するとも言える。
１０上にリフロー形状を有するリフロー無機絶縁膜を形
成するリフロー絶縁膜形成工程において、成膜時のリフ
ロー性は、配線間の微細スペース部の領域ａで最大にな
る。この際、図１（ｃ）に示すように、無機絶縁膜の堆
積成長種は配線間の微細スペース部の領域ａへ優先的に
供給される（集合する）ようになり、配線間の微細スペ
ース部の領域ａでの成膜速度は、周辺の配線間のスペー
スの大きい領域ｂや配線パターン上の表面領域ｃと比べ
て相対的に大きくなる。換言すれば、図２（ａ）に示す
ように、配線間の微細スペース部の領域ａに対しての疑
似的な選択成長が発生するとも言える。
【００３５】なお、上記リフロー絶縁膜形成工程の一具
体例としては、前記疎水性化処理後の半導体基板１０を
収容したＣＶＤ装置の反応室内にＳｉＨ4 ガス（例えば
１００ｓｃｃｍ）およびＨ2 Ｏ2 ガス（例えば１５０ｓ
ｃｃｍ）を別個に導入して半導体基板１０上で混合さ
せ、５Ｔｏｒｒ＝５×１３３．３２２Ｐａ（ほぼ６６５
Ｐａ）以下の真空中、−１０℃以上＋１０℃以下の温度
範囲内（例えば０℃）で互いに反応させる低温・減圧Ｃ
ＶＤ法により、半導体基板１０上にリフロー形状を有す
る例えば１２００ｎｍ程度の膜厚のリフローＳｉＯ2 膜
１３を形成する。
体例としては、前記疎水性化処理後の半導体基板１０を
収容したＣＶＤ装置の反応室内にＳｉＨ4 ガス（例えば
１００ｓｃｃｍ）およびＨ2 Ｏ2 ガス（例えば１５０ｓ
ｃｃｍ）を別個に導入して半導体基板１０上で混合さ
せ、５Ｔｏｒｒ＝５×１３３．３２２Ｐａ（ほぼ６６５
Ｐａ）以下の真空中、−１０℃以上＋１０℃以下の温度
範囲内（例えば０℃）で互いに反応させる低温・減圧Ｃ
ＶＤ法により、半導体基板１０上にリフロー形状を有す
る例えば１２００ｎｍ程度の膜厚のリフローＳｉＯ2 膜
１３を形成する。
【００３６】上記リフローＳｉＯ2 膜１３は、光学的屈
折率は１．４５程度であって熱酸化膜のそれに近く、ス
トレス値は圧縮性の約１００ＭＰａであって熱酸化膜の
それの半分以下である。
折率は１．４５程度であって熱酸化膜のそれに近く、ス
トレス値は圧縮性の約１００ＭＰａであって熱酸化膜の
それの半分以下である。
【００３７】この際、上記リフロー絶縁膜形成工程のた
めに使用するＣＶＤ装置は、前記疎水性化処理工程のた
めに使用したＣＶＤ装置と同じ装置を使用することがで
き、本実施例の疎水性化処理工程を実施するための専用
装置を必要としない。
めに使用するＣＶＤ装置は、前記疎水性化処理工程のた
めに使用したＣＶＤ装置と同じ装置を使用することがで
き、本実施例の疎水性化処理工程を実施するための専用
装置を必要としない。
【００３８】これまでの工程を実行したままの状態で
は、引き続いて配線間のスペースの大きい領域ｂや配線
パターン上の表面領域ｃ上へリフローＳｉＯ2 膜１４を
成膜させたい場合に成膜が妨げられるので好ましくな
い。ここで、引き続いて配線間のスペースの大きい領域
ｂや配線パターン上の表面領域ｃ上へリフローＳｉＯ2
膜１４を成膜させたい場合には、配線間のスペースの大
きい領域ｂや配線パターン上の表面領域ｃ上を前記疎水
性から親水性に変換することが必要である。
は、引き続いて配線間のスペースの大きい領域ｂや配線
パターン上の表面領域ｃ上へリフローＳｉＯ2 膜１４を
成膜させたい場合に成膜が妨げられるので好ましくな
い。ここで、引き続いて配線間のスペースの大きい領域
ｂや配線パターン上の表面領域ｃ上へリフローＳｉＯ2
膜１４を成膜させたい場合には、配線間のスペースの大
きい領域ｂや配線パターン上の表面領域ｃ上を前記疎水
性から親水性に変換することが必要である。
【００３９】そこで、上記リフロー絶縁膜形成工程に引
き続き連続的に、図２（ｂ）に示すように、酸素を含む
ガスのプラズマ放電を用いたプラズマ処理を行い、半導
体基板１０上の全面に親水性化処理を施す。
き続き連続的に、図２（ｂ）に示すように、酸素を含む
ガスのプラズマ放電を用いたプラズマ処理を行い、半導
体基板１０上の全面に親水性化処理を施す。
【００４０】具体的には、前記リフロー絶縁膜形成工程
のために使用したＣＶＤ装置の反応室内に流量８００ｓ
ｃｃｍのＯ2 ガスを反応室内の半導体基板１０上に供給
し、圧力２５０ｍｍＴｏｒｒ下で高周波電力４００Ｗを
６０秒印加してプラズマ放電させる。なお、上記したガ
スの種類や具体的な数値は、本実施例で使用したＣＶＤ
装置にとって固有の最適条件に過ぎず、本発明を限定す
るものではない。
のために使用したＣＶＤ装置の反応室内に流量８００ｓ
ｃｃｍのＯ2 ガスを反応室内の半導体基板１０上に供給
し、圧力２５０ｍｍＴｏｒｒ下で高周波電力４００Ｗを
６０秒印加してプラズマ放電させる。なお、上記したガ
スの種類や具体的な数値は、本実施例で使用したＣＶＤ
装置にとって固有の最適条件に過ぎず、本発明を限定す
るものではない。
【００４１】さらに、図２（ｃ）に示すように、前記親
水性化処理後の半導体基板１０上に再び前記したような
リフローＳｉＯ2 膜１４を成膜させ、全体として絶縁膜
を積み増す。
水性化処理後の半導体基板１０上に再び前記したような
リフローＳｉＯ2 膜１４を成膜させ、全体として絶縁膜
を積み増す。
【００４２】なお、このリフローＳｉＯ2 膜１４の積み
増しに際しては、配線間の微細スペース部の領域ａへの
埋め込み能力は要求されないので、リフローＳｉＯ2 膜
１４の積み増しの代わりに従来より広く用いられている
通常のプラズマ処理によりプラズマＣＶＤ絶縁膜を堆積
するようにしてもよい。
増しに際しては、配線間の微細スペース部の領域ａへの
埋め込み能力は要求されないので、リフローＳｉＯ2 膜
１４の積み増しの代わりに従来より広く用いられている
通常のプラズマ処理によりプラズマＣＶＤ絶縁膜を堆積
するようにしてもよい。
【００４３】上記プラズマＣＶＤ絶縁膜を堆積する方法
の一例としては、ＳｉＨ4 ガスとＮ2 Ｏガスとを３００
℃以上、４００℃以下（下層配線の溶融を避ける温度）
の温度範囲内で反応させるプラズマＣＶＤ法により、Ｓ
ｉＨ4 とＮ2 Ｏとを主たる反応として厚さが８００ｎｍ
程度のプラズマＣＶＤ−ＳｉＯ2 膜を全面に形成する。
の一例としては、ＳｉＨ4 ガスとＮ2 Ｏガスとを３００
℃以上、４００℃以下（下層配線の溶融を避ける温度）
の温度範囲内で反応させるプラズマＣＶＤ法により、Ｓ
ｉＨ4 とＮ2 Ｏとを主たる反応として厚さが８００ｎｍ
程度のプラズマＣＶＤ−ＳｉＯ2 膜を全面に形成する。
【００４４】また、上記プラズマＣＶＤ絶縁膜を堆積す
る方法の変形例としては、ＳｉＨ4ガスとＮＨ3 ガスと
を３００℃以上、４００℃以下の温度範囲内で反応させ
るプラズマＣＶＤ法により、ＳｉＨ4 とＮＨ3 とを主た
る反応としてプラズマＣＶＤ−ＳｉＮ膜を形成したり、
ＴＥＯＳ（テトラ・エトキシ・シラン）とＯ2 とを主た
る反応として３００℃以上、４００℃以下の温度範囲内
でプラズマＣＶＤ−ＳｉＯ2 膜を形成することが可能で
ある。
る方法の変形例としては、ＳｉＨ4ガスとＮＨ3 ガスと
を３００℃以上、４００℃以下の温度範囲内で反応させ
るプラズマＣＶＤ法により、ＳｉＨ4 とＮＨ3 とを主た
る反応としてプラズマＣＶＤ−ＳｉＮ膜を形成したり、
ＴＥＯＳ（テトラ・エトキシ・シラン）とＯ2 とを主た
る反応として３００℃以上、４００℃以下の温度範囲内
でプラズマＣＶＤ−ＳｉＯ2 膜を形成することが可能で
ある。
【００４５】以上述べたような工程により、配線間の微
細スペース部の領域ａへの埋め込みが十分に達成された
平坦性の良い層間絶縁膜が得られる。この後、必要に応
じて、半導体基板を４００℃以上、４５０℃未満の高温
下、大気中で３０分以上熱処理（ファーネスアニール）
を行う。
細スペース部の領域ａへの埋め込みが十分に達成された
平坦性の良い層間絶縁膜が得られる。この後、必要に応
じて、半導体基板を４００℃以上、４５０℃未満の高温
下、大気中で３０分以上熱処理（ファーネスアニール）
を行う。
【００４６】この後、層間絶縁膜にコンタクトホールあ
るいはビアホールを開口するためのエッチングを行い、
上層配線用の第２の配線材料（例えばＳｉを１％、Ｃｕ
を０．５％を含むアルミニウム）を堆積した後、パター
ニングを行って上層配線を形成する。この際、下地の層
間絶縁膜の表面の平坦性が良いので、上層配線の段切れ
による断線などは発生しない。
るいはビアホールを開口するためのエッチングを行い、
上層配線用の第２の配線材料（例えばＳｉを１％、Ｃｕ
を０．５％を含むアルミニウム）を堆積した後、パター
ニングを行って上層配線を形成する。この際、下地の層
間絶縁膜の表面の平坦性が良いので、上層配線の段切れ
による断線などは発生しない。
【００４７】図３は、図１の工程により得られた多層配
線構造の一例をＳＥＭで観測した断面を示している。こ
の多層配線構造においては、下層配線パターン１２上に
平坦性の良い層間絶縁膜が形成されている。
線構造の一例をＳＥＭで観測した断面を示している。こ
の多層配線構造においては、下層配線パターン１２上に
平坦性の良い層間絶縁膜が形成されている。
【００４８】上記実施例の製造方法によれば、リフロー
絶縁膜形成技術を採用して層間絶縁膜を形成する際に、
リフロー無機絶縁膜の下地表面の親水性化のための表面
前処理に際して、まず、配線間の微細スペース部の領域
ａの周辺の配線間のスペースの大きい領域ｂ内や配線パ
ターン上の表面領域ｃを選択的に疎水性化（親水性化の
逆特性）するように処理する。
絶縁膜形成技術を採用して層間絶縁膜を形成する際に、
リフロー無機絶縁膜の下地表面の親水性化のための表面
前処理に際して、まず、配線間の微細スペース部の領域
ａの周辺の配線間のスペースの大きい領域ｂ内や配線パ
ターン上の表面領域ｃを選択的に疎水性化（親水性化の
逆特性）するように処理する。
【００４９】これにより、配線間の微細スペース部の領
域ａでの親水性化の度合いがその周辺の配線間のスペー
スの大きい領域ｂ内や配線パターン上の表面領域ｃでの
親水性化の度合いよりも相対的に勝っている状態に設定
することが可能になる。
域ａでの親水性化の度合いがその周辺の配線間のスペー
スの大きい領域ｂ内や配線パターン上の表面領域ｃでの
親水性化の度合いよりも相対的に勝っている状態に設定
することが可能になる。
【００５０】従って、この後の絶縁膜の成膜処理に際し
て、配線間の微細スペース内部への絶縁膜の埋め込みを
達成でき、結果としてリフロー無機絶縁膜の平坦性を向
上させ、この後に層間絶縁膜上に形成される上層配線の
一層微細化と高信頼化を実現することが可能になる。
て、配線間の微細スペース内部への絶縁膜の埋め込みを
達成でき、結果としてリフロー無機絶縁膜の平坦性を向
上させ、この後に層間絶縁膜上に形成される上層配線の
一層微細化と高信頼化を実現することが可能になる。
【００５１】
【発明の効果】上述したように本発明の半導体装置の製
造方法によれば、半導体装置の多層配線工程中の層間絶
縁膜形成工程にリフロー無機絶縁膜形成技術を採用する
際、配線間の微細スペース内部への絶縁膜の埋め込みを
達成でき、結果としてリフロー無機絶縁膜の平坦性を向
上させ、層間絶縁膜形成後に形成される上層配線の一層
微細化と高信頼化を実現することができる。
造方法によれば、半導体装置の多層配線工程中の層間絶
縁膜形成工程にリフロー無機絶縁膜形成技術を採用する
際、配線間の微細スペース内部への絶縁膜の埋め込みを
達成でき、結果としてリフロー無機絶縁膜の平坦性を向
上させ、層間絶縁膜形成後に形成される上層配線の一層
微細化と高信頼化を実現することができる。
【図１】本発明の半導体装置の製造方法の一実施例に係
る多層配線工程の一部を示す断面図。
る多層配線工程の一部を示す断面図。
【図２】図１の工程につづく工程を示す断面図。
【図３】図１乃至図２の工程により得られた多層配線構
造の一例をＳＥＭで観測して示す断面図。
造の一例をＳＥＭで観測して示す断面図。
【図４】従来の多層配線工程により得られた多層配線構
造の一例をＳＥＭで観測して示す断面図。
造の一例をＳＥＭで観測して示す断面図。
１０…半導体基板、１１…絶縁膜、１２…下層配線パタ
ーン、ａ…配線間の微細スペース部の領域、ｂ…配線間
のスペースの大きい領域、ｃ…配線パターン上の表面領
域、１３…リフローＳｉＯ2 膜、１４…リフローＳｉＯ
2 膜の積み増し分。
ーン、ａ…配線間の微細スペース部の領域、ｂ…配線間
のスペースの大きい領域、ｃ…配線パターン上の表面領
域、１３…リフローＳｉＯ2 膜、１４…リフローＳｉＯ
2 膜の積み増し分。
Claims (5)
- 【請求項１】 半導体基板上の絶縁膜上に下層配線パタ
ーンを形成する工程と、 上記下層配線パターンの配線間の微細スペース部の周辺
の配線間のスペースの大きい領域内や配線パターン上の
表面を選択的に疎水性化するように処理する疎水性化処
理工程と、上記疎水性化処理後の半導体基板上にリフロ
ー形状を有するリフロー無機絶縁膜を形成するリフロー
絶縁膜形成工程とを具備することを特徴とする半導体装
置の製造方法。 - 【請求項２】 前記疎水性化処理工程は、ＣおよびＦ
を含むガスのプラズマ放電によって実施することを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記リフロー無機絶縁膜形成工程は、 前記疎水性化処理後の半導体基板を収容した反応室内に
ＳｉＨ4 ガスおよびＨ2 Ｏ2 を導入し、６６５Ｐａ以下
の真空中、−１０℃以上＋１０℃以下の温度範囲内で互
いに反応させ、前記半導体基板上にリフロー形状を有す
るリフローＳｉＯ2 膜を形成することを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項４】 前記疎水性化処理工程は、前記リフロー
絶縁膜形成工程のための成膜装置と同じ成膜装置内で実
行することを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項５】 前記リフロー絶縁膜形成工程に引き続
き、所定の真空中で連続的に酸素を含むガスのプラズマ
放電を用いたプラズマ処理を行い、前記半導体基板上の
全面に親水性化処理を施す工程と、 上記親水性化処理工程に引き続き、前記半導体基板上に
絶縁膜を堆積する工程とをさらに具備することを特徴と
する請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262495A JPH08250492A (ja) | 1995-03-13 | 1995-03-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5262495A JPH08250492A (ja) | 1995-03-13 | 1995-03-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250492A true JPH08250492A (ja) | 1996-09-27 |
Family
ID=12919974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5262495A Pending JPH08250492A (ja) | 1995-03-13 | 1995-03-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250492A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7508078B2 (en) | 2005-01-06 | 2009-03-24 | Ricoh Company, Ltd. | Electronic device, method for manufacturing electronic device, contact hole of electronic device, method for forming contact hole of electronic device |
-
1995
- 1995-03-13 JP JP5262495A patent/JPH08250492A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7508078B2 (en) | 2005-01-06 | 2009-03-24 | Ricoh Company, Ltd. | Electronic device, method for manufacturing electronic device, contact hole of electronic device, method for forming contact hole of electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665635A (en) | Method for forming field oxide film in semiconductor device | |
| KR100358545B1 (ko) | 반도체 장치 및 그 제조 공정 | |
| KR100288827B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| JP3967567B2 (ja) | 半導体装置およびその製造方法 | |
| US6350685B1 (en) | Method for manufacturing semiconductor devices | |
| KR100489456B1 (ko) | 반도체장치및그제조방법 | |
| US6271119B1 (en) | Method for making semiconductor device | |
| US5650360A (en) | Method for manufacturing semiconductor device with multilayer wiring structure, including improved step of forming insulating film which covers wiring layer | |
| JPH06177120A (ja) | 層間絶縁膜の形成方法 | |
| JP2000188332A (ja) | 半導体装置及びその製造方法 | |
| JPH06349950A (ja) | 半導体装置及びその製造方法 | |
| KR100477810B1 (ko) | Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법 | |
| US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
| US20040175931A1 (en) | Manufacturing method of semiconductor device | |
| JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
| JPH08250492A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| KR100369338B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| KR100197766B1 (ko) | 반도체장치의 제조방법 | |
| JP2001168100A (ja) | 半導体装置の製造方法 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JPH10125675A (ja) | 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置 |