KR100197766B1 - 반도체장치의 제조방법 - Google Patents

Abstract

본 발명은, 반도체장치의 층간절연막 또는 톱패시베이션막을 형성할 때, 밑바탕배선의 배선간격부내에서 모서리부의 절연이 취약한 장소가 발생하지 않도록 방지하고, 절연막의 단면이 오버행 형상을 나타내지 않도록 방지한다.

본 발명은, 반도체기판(10)상의 절연막(11)상에 배선패턴(12)을 형성한후 반도체기판을 수용한 반응실내에 SiH₄가스 및 H₂O₂를 도입하고, 665Pa이하의 진공중 -10℃이상 +10℃이하의 온도범위내에서 상호 반응시켜 리플로우형상을 갖춘 리플로우Sio₂막 \(13)을 상기 배선패턴을 완전히는 피복하지 않는 막두께까지 형성하는 공정과, 이에 계속해서, 진공중에서 연속적으로 상기 반도체기판상에 플라즈마 CVD법에 의해 플라즈마 CVD절연막(14)을 퇴적형성하는 공정을 구비하여 이루어진 것을 특징으로 한다.

Description

반도체장치의 제조방법

제1도는 본 발명에 따른 반도체장치의 제조방법의 1실시예에 따른 다층 배선공정의 일례를 나타낸 단면도.

제2도는 종래의 다층배선공정의 일례를 나타낸 단면도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 반도체기판 11 : 절연막

12 : 하층배선 13 : 리플로우SiO₂막

14 : 플라즈마 CVD막 15 : 상층배선

[산업상의 이용분야]

본 발명은, 반도체장치의 제조방법에 관한 것으로, 특히 다층배선구조를 갖춘 반도체장치의 층간절연막 또는 표면보호막(톱·패시베이션막)의 형성방법에 관한 것이다.

[종래의 기술 및 문제점]

반도체장치의 집적도의 증대에 따라 다충배선화가 진행되어, 층간절연막 또는 톱·패시베이션막의 표면상의 평탄화가 중요하게 되어 가고 있다.

여기서, 종래 다층배선의 형성공정에 대해 제2도를 참조하여 설명한다.

우선, 반도체기판(30)상에 소자영억(도시하지 않음)과, 콘택트영역(도시하지 않음)을 형성한 후, 상압 CVD법에 의해 밑바탕 절연막(31)을 막두께 1000㎚ 정도 성막한다. 이후, 밑바탕 절연막(31)에 콘택트홀을 형성한다.

이 후, 하층배선용 제1배선재료(예컨대 Si를 1%, Cu를 0.5% 포함하는 알루미늄)를 퇴적 후, 포토리소그라피법, RIE(반응성 이온에칭)법을 이용하여 배선재료의 패터닝을 행하여 하층배선(32)을 형성한다. 또한 하층배선(32)의 두께는 900㎚ 정도, 배선간격은 최소 600㎚정도이다.

다음에, 통상의 플라즈마 CVD법에 의해, 하층배선상에 플라즈마 CVD절연막(33)을 두께 800㎚ 정도 성막한다.

그러나, 상기한 바와 같은 통상의 플라즈마 CVD법에서는 LSI디바이스의 고집적화에 따라 배선(32)이 미세화되면, 미세한 배선간격부내에서 CVD절연막(33)의 성막이 국부적으로 불충분하게 된다.

이로 인해, 배선간격부내의 모서리에서 플라즈마 CVD절연막(33)의 막두께가 매우 얇게 되고, 배선간격부내에서 플라즈마 CVD절연막(33)의 단면이 오버행 형상을 나타내게 된다.

이 때문에, 제2도에 나타낸 바와 같이 배선간격부에 보이드가 형성되거나 후의 공정에서 플라즈마 CVD절연막상에 상층배선용 제2배선재료를 퇴적할 때 및, 상층배선의 패터닝때에 악영향을 미치고, 상층배선의 단절에 의한 단선 등의 중대한 결함을 초래할 우려가 있다.

이와 같은 문제는 층간절연막 성막공정으로서의 플라즈마 CVD공정이 배선의 미세화에 의해 기술적인 한계에 도달하고 있는 일례라고 말할 수 있다.

또한, 상기한 바와 같이 미세한 배선간격부내에서 CVD절연막(33)의 성막이 국부적으로 불충분하게 되면, 배선간격부내의 모서리에서 플라즈마 CVD절연막(33)의 성질도 열화한다.

따라서, 상기CVD공정을 톱패시베이션막에 적용한 경우에는 LSI디바이스의 외부에서 수분이나 알칼리이온 등이 톱패시베이션막 아래의 배선의 배선간격부내의 절연이 취약한 장소에서 플라즈마 CVD절연막을 투과하여 디바이스내부에 침입하여 디바이스의 신속성이 열화한다.

그런데, 층간절연막 표면의 평탄화기술의 하나로서 APL(Advanced Planarisation Layer)공정이 보고(문헌 : Matsuura et. al. IEEE Tech. Dig. pp117, 1994)되어 있다.

이 APL공정은 층간절연막을 형성할 때에 SiH₄가스와 산화제인 H₂O₂(과산화수소수)를 저온(예컨대 0℃ 정도) 진공중에서 반응시키는 것에 의해 하층배선상에 자기유동형(리플로우)의 SiO₂막(이하, 리플로우SiO₂막으로 칭함)을 형성하는 것이다.

이 방법은 하층배선의 배선상호간 절연막의 매립과 절연막 표면의 평탄화를 동시에 달성할 수 있고, 1회의 성막으로 평탄화까지의 공정을 종료하기 때문에 다층배선공정의 저감화를 실현할 수 있다.

상기한 바와 같이, 종래의 플라즈마 CVD공정을 적용하여 얻어지는 층간 절연막은 밑바탕 배선의 배선간격부내에서 성막이 국부적으로 불충분하게되고, 배선간격부내에서 플라즈마 CVD절연막의 단면이 오버행 형상을 나타내기 때문에, 배선간격부에서 보이드가 형성되었고, 상층배선의 단절에 의한 단선, 단락 등의 중대한 결함을 초래할 우려가 있는 문제가 있다.

또한, 종래의 플라즈마 CVD공정을 적용하여 얻어지는 톱패시베이션막은 디바이스 외부에서 수분이나 알칼리이온 등이 밑바탕배선의 배선간격부내의 모서리부의 절연이 취약한 장소에서 플라즈마 CVD절연막을 투과하여 디바이스내부로 침입하여 디바이스의 신속성이 열화하는 문제가 있다.

[발명의 목적]

본 발명은 상기한 점을 감안하여 발명된 것으로, 반도체장치의 층간절연막 또는 톱패시베이션막을 형성할 때, 밑바탕배선의 배선간격부내에서 모서리부의 절연이 취약한 장소가 발생하지 않도록 방지하고, 절연막의 단면이 오버행 형상을 나타내지 않도록 방지할 수 있으며, 평탄성이 우수한 층간절연막 또는 톱패시베이션막을 얻을 수 있는 반도체장치의 제조방법을 제공함에 그 목적이 있다.

[발명의 구성]

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은, 반도체기판의 절연막상에 배선패턴을 형성하는 공정과, 상기 배선패턴을 형성한 후의 반도체기판을 수용한 반응실내에 SiH₂가스 및 H₂O₂를 도입하고, 665Pa 이하의 진공중, -10℃이상 +10℃이하의 온도범위내에서 상호 반응시켜 리플로우형상을 갖춘 리플로우SiO₂막을 상기 패선배턴을 완전히는 피복하지 않는 막두께까지 형성하는 리플로우막 형성공정 및, 상기 리플로우막 형성공정에 계속해서 소정의 진공중에서 연속적으로 상기 반도체기판상에 플라즈마 CVD법에 의해 플라즈마 CVD절연막을 퇴적형성하는 플라즈마 CVD절연막 형성공정을 구비하여 이루어진 것을 특징으로 한다.

[작용]

상기와 같이 구성된 본 발명은, 반도체장치의 층간절연막 또는 톱패시베이션막을 형성할 때에 리플로우절연막 형성기술을 채용하여 배선패턴을 형성한 후의 반도체기판을 수용한 반응실내에 SiH₂가스 및 H₂O₂를 도입하고, 665Pa 이하의 진공중, -10℃이상 +10℃이하의 온도범위내에서 상호 반응시켜 리플로우형상을 갖춘 리플로우SiO₂막을 상기 패선배턴을 완전히는 피복하지 않은 막두께까지 형성한다. 이 리플로우막 형성공정에 계속해서 소정의 진공중에서 연속적으로 상기 반도체기판상에 플라즈마 CVD법에 의해 플라즈마CVD절연막을 퇴적형성하는 것이다.

상기 리플로우 SiO₂막은 밑바탕 배선의 배선간격부내에서 표면장력에 지배된 오목형상의 단면형상을 나타낸다. 이와 같은 단면이 오목형상의 리플로우SiO₂막에 의해 배선간격부내가 매립되어 버린 상태에서 계속해서 진공중에서 연속적으로 반도체기판상에 플라즈마 CVD법에 의해 플라즈마 CVD절연막을 퇴적형성할 때, 배선간격부내의 모서리부로의 반응가스의 공급이 이루어지기 때문에 배선간격부내의 모서리부에서도 양질의 플라즈마 CVD절연막이 충분히 성장된다.

이로 인해, 플라즈마 CVD절연막의 형성 후의 표면은 단면이 완만한 오목형상이 연속성을 갖는 형상을 나타내게 된다.

따라서, 층간절연막 또는 톱패시베이션막의 밑바탕배선의 배선간격부내에서 모서리부의 절연이 취약한 장소가 발생하지 않도록 방지할 수 있고, 절연막의 단면이 오버행 형상을 나타내지 않도록 방지할 수 있으며, 평탄성에 우수한 층간절연막 또는 톱패시베이션막을 실현할 수 있게 된다.

[실시예]

이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.

제1도(a)∼(c)는 본 발명의 반도체장치의 제조방법의 1실시예에 따른 다층배선공정의 일례를 나타내고 있다.

우선, 제1도(a)에 나타낸 바와 같이 반도체기판(10; 예컨대, 실리콘기판)에 소자영역(도시하지 않음), 콘택트영역(도시하지 않음)을 형성한 후, 상압CVD법에 의해 밑바탕 절연막(11)을 두께 100㎚정도 성막한다. 이 후, 밑바탕 절연막(11)에 콘택트홀을 형성한다.

다음에, 하층배선용 제1배선재료(예컨대 Si를 1%, Cu를 0.5% 포함하는 알루미늄)를 예컨대 스패터법에 의해 퇴적 후, 포토리소그라피법 및 RIE법을 이용하여 배선재료의 패터닝을 행하여 하층배선(12)을 형성한다. 또한, 하층배선(12)의 두께는 900㎚ 정도이고 배선간격부는 최소 600㎚ 정도이다.

다음에, 하층배선 형성 후의 반도체기판(10)을 수용한 반응실내에 SiH₄가스 및 H₂O₂를 도입하고 5Torr = 5×133.322Pa(거의 665Pa) 이하의 진공중-10℃이상 +10℃이하의 온도범위내(예컨대, 0℃)에서 상호 반응시켜 제1도(b)에 나타낸 바와 같이 리플로우형상을 갖춘 리플로우 SiO₂막(13)을 하층배선(12)의 배선패턴을 완전하게는 피복하지 않은 막두께까지(예컨대, 300㎚ 정도)형성한다. 상기 리플로우 SiO₂막(13)은 하층배선(12)의 배선간격부내에서 표면장력에 지배된 오목형상의 단면형상을 나타낸다.

상기 리플로우막 형성공정에 계속해서 소정의 진공중에서 제1도(c)에 나타낸 바와 같이, 상기 리플로우 SiO₂막(13)상에 플라즈마 CVD절연막(14)을 퇴적형성한다.

상기 플라즈마 CVD절연막(14)을 퇴적할 때, SiH₄가스와 N₂O가스를 300℃ 이상 400℃ 이하(하층배선의 용융을 피하는 온도)의 온도범위내에서 반응시키는 플라즈마 CVD법에 의해 SiH₄와 N₂O를 주된 반응으로 하여 두께가 800㎚정도의 플라즈마 CVD-SiO₂막을 전면에 형성한다.

이때, 배선간격부내의 모서리부로의 반응가스의 공급이 이루어지기 때문에, 배선간격부내의 모서리부에서도 양질의 플라즈마 CVD절연막(14)이 충분히 성장된다. 이로 인해, 플라즈마 CVD절연막(14)의 성막 후의 표면은 단면이 완만한 오목형상이 연속성을 갖는 형상을 나타내게 되고, 평탄성이 좋은 층간절연막을 얻게 된다.

이 후, 필요에 따라 반도체기판을 400℃ 이상 450℃ 미만의 고온하, 대기중에서 30분 이상 열처리(훠니스어닐)를 행한다.

이 후, 층간절연막에 콘택트홀 또는 비어홀을 개구하기 위한 에칭을 행하고, 상층배선용 제2배선재료(예컨대, Si를 1%, Cu를 0.5% 포함하는 알루미늄)를 퇴적 후, 패터닝을 행하여 상층배선(15)을 형성한다.

이 때, 밑바탕의 플라즈마 CVD절연막(14)의 표면은 단면이 완만한 오목 형상이 연속성을 갖는 형상을 갖추기 때문에, 상층배선의 단절에 의한 단선 등은 발생하지 않는다.

상기 실시예에 의하면, 반도체장치의 층간절연막을 형성할 때, 배선 패터닝을 형성한 후의 반도체기판을 수용한 반응실내에 SiH₄가스 및 H₂O₂를 도입하고, 665Pa 이하의 진공중, -10℃이상 +10℃ 이하의 온도범위 내에서 상호 반응시켜 리플로우형상을 갖춘 리플로우 SiO₂막을 상기 배선 패턴을 완전히 피복하지 않는 두께까지 형성한다. 이 리플로우막 형성공정에 계속해서 소정의 진공중에서 연속적으로 반도체기판상에 플라즈마 CVD법에 의해 플라즈마 CVD절연막을 퇴적한 후, 필요에 따라 반도체기판을 400℃ 이상 450℃ 미만의 고온중에서 30분 이상 열처리를 수행하는 것이다.

상기 리플로우SiO₂막은 밑바탕 배선의 배선간격부내에서 표면장력에 지배된 오목형상의 단면형상을 나타낸다. 이와 같은 단면의 오목형상의 리플로우 SiO₂막에 의해 배선간격부안이 매립된 상태에서 계속해서 진공중에서 연속적으로 반도체기판상에 플라즈마 CVD법에 의해 플라즈마 CVD절연막을 퇴적형성할 때, 배선간격부내의 모서리부로의 반응가스의 공급이 이루어지기 때문에 배선간격부내의 모서리부에서도 양질의 플라즈마 CVD절연막이 충분히 성장된다.

이로 인해, 플라즈마 CVD절연막의 성막 후의 표면은 단면이 완만한 오목형상이 연속성을 갖는 형상을 나타내게 된다.

따라서, 층간절연막의 밑바탕 배선의 배선간격부내에서 모서리부의 절연이 취약한 장소가 발생하지 않도록 방지할 수 있고, 절연막의 단면이 오버행 형상을 나타내지 않도록 방지할 수 있으며, 평탄성에 우수한 층간절연막으로 저비용으로 실현할 수 있게 된다.

또한, 상기 실시예에 있어서의 플라즈마 CVD절연막 형성공정의 변형예로서 SiH₄가스와 NH₃가스를 300℃ 이상 400℃ 이하의 온도범위내에서 반응시키는 플라즈마 CVD법에 의해 SiH₄와 NH₃를 주된 반응으로 하여 300℃ 이상 400℃ 이하의 온도범위내에서 플라즈마-SiN막을 형성하기도 하고, TEOS(테트라·에톡시·실란)와 O₂를 주된 반응으로 하여 300℃ 이상 400℃ 이하의 온도범위내에서 플라즈마 CVD-SiO₂막을 형성할 수 있다.

또한, 상기 실시예는 층간절연막을 형성할 경우를 나타냈지만, 톱패시베이션막을 형성할 때에도 상기 실시예에 준하여 리플로우 SiO₂막 및 플라즈마 CVD절연막을 형성하는 것에 의해 상기 실시예에 준한 효과가 얻어지는 것외에, LSI 디바이스의 외부에서 수분이나 알칼리이온 등이 톱패시베이션막 아래의 배선의 배선간격부내의 절연이 취약한 장소에서 플라즈마 CVD절연막을 투과하여 디바이스 내부에 침입하여 디바이스의 신속성이 열화하는 문제를 방지할 수 있다.

[발명의 효과]

상기한 바와 같이 본 발며에 따른 반도체장치의 제조방법에 의하면, 반도체장치의 층간절연막 또는 톱패시베이션막을 형성할 때, 밑바탕 배선의 배선간격부내에서 모서리부의 절연이 취약한 장소가 발생하지 않도록 방지할 수 있고, 절연막의 단면이 오버행 형상을 나타내지 않도록 방지할 수 있으며, 평탄성에 우수한 층간절연막 또는 톱패시베이션막을 실현할 수 있다.

Claims (8)

1. 반도체기판의 절연막상에 배선패턴을 형성하는 공정과, 상기 배선패턴을 형성한 후의 반도체기판을 수용한 반응실내에 SiH₄가스 및 H₂O₂를 도입하고, 665Pa 이하의 진공중, -10℃이상 +10℃ 이하의 온도범위 내에서 상호 반응시켜 리플로우형상을 갖춘 리플로우 SiO₂막을 상기 배선패턴을 완전히는 피복하지 않는 막두께까지 형성하는 리플로우막 형성공정 및, 상기 리플로우막상에 소정의 진공중에서 연속적으로 상기 반도체기판상에 플라즈마 CVD법에 의해 플라즈마 CVD절연막을 퇴적형성하는 플라즈마 CVD절연막 형성공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
2. 제1항에 있어서, 상기 플라즈마 CVD절연막 형성공정이 SiH₄가스와 N₂O를 주된 반응으로 하여 300℃ 이상 400℃ 이하의 온도범위내에서 플라즈마 CVD-SiO₂막을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
3. 제1항에 있어서, 상기 플라즈마 CVD절연막 형성공정이 SiH₄가스와 NH₃를 주된 반응으로 하여 300℃ 이상 400℃ 이하의 온도범위내에서 플라즈마 CVD-SiN막을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
4. 제1항에 있어서, 상기 플라즈마 CVD절연막 형성공정이 TEOS와 O₂를 주된 반응으로 하여 300℃ 이상 400℃ 이하의 온도범위내에서 플라즈마 CVD-SiO₂막을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
5. 반도체기판상의 절연막상에 배선패턴을 형성하는 공정과, 상기 배선패턴을 형성한 후의 반도체기판을 수용한 반응실내에 SiH₄가스 및 H₂O₂를 도입하고, 665Pa 이하의 진공중, -10℃이상 +10℃ 이하의 온도범위 내에서 상호 반응시켜 리플로우형상을 갖춘 리플로우 SiO₂막을 상기 배선패턴을 완전히 피복하지 않는 막두께까지 형성하는 리플로우막 형성공정, 상기 리플로우막상에 소정의 진공중에서 연속적으로 상기 반도체기판상에 플라즈마 CVD법에 의해 플라즈마 CVD절연막을 퇴적형성하는 플라즈마 CVD절연막 형성공정 및, 상기 CVD절연막을 형성한 후의 반도체기판을 의 400℃ 이상 450℃ 미만의 고온중에서 30분 이상 열처리를 행하는 열처리공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
6. 제5항에 있어서, 상기 플라즈마 CVD절연막 형성공정이 SiH₄가스와 N₂O가스를 주된 반응으로 하여 300℃ 이상 400℃ 이하의 온도범위내에서 플라즈마 CVD-SiO₂막을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
7. 제5항에 있어서, 상기 플라즈마 CVD절연막 형성공정이 SiH₄가스와 NH₃를 주된 반응으로 하여 300℃ 이상 400℃ 이하의 온도범위내에서 플라즈마 CVD-SiN막을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
8. 제5항에 있어서, 상기 플라즈마 CVD절연막 형성공정이 TEOS와 O₂를 주된 반응으로 하여 300℃ 이상 400℃ 이하의 온도범위내에서 플라즈마 CVD-SiO₂막을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.