KR20000059312A - 반도체 장치의 콘택 형성 방법 - Google Patents
반도체 장치의 콘택 형성 방법 Download PDFInfo
- Publication number
- KR20000059312A KR20000059312A KR1019990006795A KR19990006795A KR20000059312A KR 20000059312 A KR20000059312 A KR 20000059312A KR 1019990006795 A KR1019990006795 A KR 1019990006795A KR 19990006795 A KR19990006795 A KR 19990006795A KR 20000059312 A KR20000059312 A KR 20000059312A
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- contact hole
- film
- pvd
- deposited
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 19
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 36
- 238000002310 reflectometry Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 콘택 형성 방법에 관한 것으로, 콘택홀을 포함하여 층간절연막 상에 PVD 방법에 의해 Ti 및 TiN이 차례로 증착 된다. 이어서, TiN 상에 CVD-Al 및 PVD-Al이 차례로 증착 된다. 이때, PVD-TiN 상에 증착된 CVD-Al은 PVD-Al의 막질과 거의 같게 된다. 이로써, 재현성 있는 콘택 필링(contact filling)을 확보할 수 있고, CVD-Al 공정을 사용하면서도 PVD-Al 공정에 의한 알루미늄 막질이 갖는 토폴로지(topology) 및 반사도(reflective intensity)를 얻을 수 있으며 다시 말해, CVD-Al 공정을 사용하여 양산성 및 신뢰성이 있는 알루미늄 막질을 얻을 수 있으며, 따라서 후속 사진 공정에서 오정렬(misalignment) 문제를 방지할 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 반도체 장치의 콘택 형성 방법에 관한 것이다.
반도체 장치가 고집적화 됨에 따라, 다층 배선 공정이 요구되고, 콘택홀(contact hole)의 종횡비(critical dimension)가 증가하고 있다.
이에 따라, 종래의 알루미늄(aluminium) 증착 방법인 스퍼터링(sputtering) 방법으로는 콘택홀을 채울 수 없게 되었다. 상기 스퍼터링 방법은 이 분야에서 잘 알려진 바와 같이 PVD(physical vapor deposition) 즉, 물리적인 박막 증착 방법 중 하나이다.
따라서, 도 1에서와 같이, 먼저 콘택홀(3)이 채워지도록 층간절연막(2) 상에 필링(filling) 특성이 우수한 텅스텐(tungsten)이 스퍼터링 또는 화학기상증착(chemical vapor deposition) 방법에 의해 증착된 후, 화학적 기계적 연마(chemical mechanical polishing; CMP) 공정에 의해 식각 되어 텅스텐 플러그(tungsten plug)(4)가 형성된다.
상기 텅스텐 플러그(4)를 포함하여 층간절연막(2) 상에 스퍼터링 방법으로 알루미늄이 증착된 후, 패터닝 되어 알루미늄 배선(5)이 형성된다. 결과적으로, 금속 콘택(6)이 완성된다.
그러나, 상기 금속 콘택(6)은 상술한 바와 같이, 두 번의 금속 증착 공정이 요구되므로 공정 수가 증가하고, 쓰루풋(throughput)이 증가하는 문제점 및 화학적 기계적 연마 설비를 사용해야 하는 단점을 갖는다.
이에 따라, 상기 PVD 방법에 대비되는 방법으로서, 분자 기체를 반응시켜 웨이퍼 표면에 막질을 증착 하는 방법인 화학기상증착(chemical vapor deposition) 방법을 사용한 알루미늄 증착 방법(이하, CVD-Al 이라 함)이 대두되었다. 상기 CVD-Al 공정은 도 2에서와 같이, 하나의 설비 내에서 콘택홀 필링 및 배선막 형성까지 수행되므로, 상기 도 1에서의 단점을 극복할 수 있다. 참조 번호 8은 금속 콘택을 나타낸다.
그러나, CVD-Al은 스퍼터링 방법으로 증착된 알루미늄에 비해 표면의 토폴로지(topology)가 매우 심하여 육안으로 보아도 표면 상태가 불량함을 알 수 있고, 막질의 상태를 나타내는 반사도(reflective index)는 200% 이하가 된다.
이와 같이, 알루미늄의 토폴로지의 불량 및 반사도 불량은 후속 사진 공정(photo process)에서 오정렬(misalign)을 발생시키고, 결과적으로 금속의 신뢰성 문제를 유발하게 된다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, CVD-Al 공정을 사용하면서도 PVD-Al 공정에 의한 막질 즉, 양산성 및 신뢰성 있는 막질을 얻을 수 있고, 콘택 필링의 재현성을 확보할 수 있는 반도체 장치의 콘택 형성 방법을 제공함에 그 목적이 있다.
도 1 및 도 2는 각각 종래의 반도체 장치의 콘택 형성 방법에 의해 형성된 콘택을 보여주는 단면도; 및
도 3은 본 발명의 실시예에 따른 반도체 장치의 콘택 형성 방법에 의해 형성된 콘택을 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
1, 10 : 하부 배선 2, 12 : 층간절연막
3, 13 : 콘택홀 4 : 콘택 플러그
5 : 알루미늄 배선 6, 8, 18 : 콘택
14 : Ti 15 : TiN
16 : CVD-Al 17 : PVD-Al
상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 콘택 형성 방법은, 반도체 기판 상에 콘택홀을 갖는 층간절연막을 형성한다. 상기 콘택홀을 포함하여 층간절연막 상에 후속 금속막에 대한 씨드막을 증착 한다. 상기 씨드막 상에 상기 콘택홀이 완전히 채워지지 않을 정도로 CVD(chemical vapor deposition) 방법으로 제 1 금속막을 증착한 후, 상기 제 1 금속막 상에 상기 콘택홀이 완전히 채워지도록 PVD(physical vapor deposition) 방법으로 제 2 금속막을 증착 한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 콘택 필링의 재현성을 확보할 수 있고, 토폴로지 및 반사도가 개선된 양산성 있고 재현성 있는 금속막을 형성할 수 있다.
(실시예)
이하, 도 3을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명은 알루미늄 콘택 플러그 및 알루미늄 배선을 동시에 형성함에 있어서, 알루미늄의 일부 두께를 CVD 방법으로 증착한 후, 알루미늄의 나머지 두께를 PVD 방법으로 증착 하여 콘택 필링의 재현성을 확보한다. CVD-Al의 씨드막으로서 Ti/TiN을 사용하고, 본 발명에 따라 신규하게 Ti 뿐아니라 TiN도 또한 PVD 방법으로 증착 한다. 이때, PVD-TiN 상에 증착된 CVD-Al의 막질은 PVD-Al의 막질과 거의 같게 된다.
도 3은 본 발명의 실시예에 따른 반도체 장치의 콘택 형성 방법에 의해 형성된 콘택을 보여주는 단면도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 장치의 콘택 형성 방법은 먼저, 하부 배선(10)을 포함하여 반도체 기판(도면에 미도시) 상에 층간절연막(12)이 증착 된다.
상기 층간절연막(12)이 부분적으로 식각 되어 콘택홀(13)이 형성된 후, 웨이퍼 내의 수분을 제거하기 위한 열처리(heat treatment) 공정이 수행된다. 이어서, 상기 콘택홀(13)의 하부에 성장된 자연 산화막(native oxide)을 제거하기 위한 RF(radio frequency) 식각 공정이 수행된다.
후속 CVD-Al의 씨드막(seed layer)으로 사용하기 위한 Ti(14)가 증착 된다.
이때, 상기 Ti(14)는 PVD 방법의 일종인 IMP(ionized metal plasma) 방법에 의해 증착 된다.
그러나, 상기 Ti(14)만으로는 재현성 있는 콘택 필링을 얻을 수 없고, CVD-Al의 막질도 PVD-Al의 막질보다 3 배 내지 4 배정도 토폴로지가 심한 막질을 갖게 되어 후속 사진 공정시 오정렬(misalignment) 문제를 유발하게 된다. 또한, Ti(14)와 CVD-Al이 반응하여 Ti2Al3화합물이 형성되고, 이로 인해 후속 CVD-Al 증착 후 콘택 내부에 보이드(void)가 발생된다. 또한, 상기 Ti2Al3화합물은 후속 건식 식각 공정에서의 식각 프로파일(etch profile)을 불량하게 하며, 식각 후에도 잔류물(residue)로 남게 된다.
따라서, 상기 Ti(14) 상에 상기 CVD-Al의 씨드막 및 Ti2Al3화합물을 억제하는 배리어막(barrier layer) 역할을 하는 TiN(15)이 약 100Å의 두께로 증착 된다.
이때, 상기 TiN(15)이 CVD 방법으로 증착 되는 경우, 재현성 있는 콘택 필링은 확보할 수 있으나, 알루미늄막의 토폴로지 및 반사도 측면에서는 양산에 적용할 정도의 막질을 얻기 어렵게 된다. 이것은 CVD-Al의 씨드막이 되는 TiN(15)의 막질에 따라 재현성 있는 콘택 필링의 여부와 막질의 토폴로지 정도 등이 좌우됨을 나타낸다.
따라서, 상기 TiN(15)은 바람직하게, PVD 방법 예를 들어, IMP 또는 콜리메이터(collimator) 방법 등으로 증착 된다.
다음, PVD-Al을 증착 하기 전에 후속 막질의 증착을 용이하게 하기 위한 웨팅막(wetting layer)으로서, CVD-Al이 증착 된다. 상기 CVD-Al 증착 후, 알루미늄의 막질은 일반적인 PVD 방법에 의해 형성된 알루미늄 막질과 큰 차이가 없는 토폴로지를 갖게 된다.
이어서, 상기 CVD-Al 상에 상기 콘택홀(13)이 완전히 채워지도록 PVD-Al이 증착 된다. 상기 PVD-Al 증착 공정 후의 알루미늄의 반사도는 PVD 방법에 의해서만 증착된 알루미늄의 반사도와 거의 동일한 220% 이상을 나타내고, 이는 곧 양산성 있고, 신뢰성 있는 막질임을 나타낸다.
후속 공정으로, 상기 웨이퍼의 온도를 실내 온도(room temperature)로 낮추기 위한 쿨 다운 단계(cool down step)가 수행된 후, 이 분야에서 잘 알려진 사진식각(photolithography) 공정을 사용하여 상기 콘택홀(13) 양측의 PVD-Al(17), CVD-Al(16), TiN막(15), 그리고 Ti막(14)이 차례로 식각 되어 도 3에 도시된 바와 같이, 알루미늄 콘택 및 알루미늄 배선이 동시에 형성된다. 이로써, 금속 콘택(18)이 완성된다.
본 발명은 알루미늄을 CVD 및 PVD 방법으로 차례로 증착 함으로써, PVD 방법만 사용하여 알루미늄을 증착 하는 경우보다 재현성 있는 콘택 필링(contact filling)을 확보할 수 있는 효과가 있다.
이때, 알루미늄의 씨드막으로서 Ti/TiN을 사용하고, 이때 Ti 뿐아니라 TiN도 또한 PVD 방법으로 증착 함으로써, CVD-Al 공정을 사용하면서도 PVD-Al 공정에 의한 알루미늄 막질이 갖는 토폴로지 및 반사도(reflective intensity)를 얻을 수 있고 다시 말해, CVD-Al 공정을 사용하여 양산성 및 신뢰성이 있는 알루미늄 막질을 얻을 수 있고, 따라서 후속 사진 공정에서 오정렬(misalignment) 문제를 방지할 수 있는 효과가 있다.
Claims (3)
- 반도체 기판 상에 콘택홀(13)을 갖는 층간절연막(12)을 형성하는 단계;상기 콘택홀(13)을 포함하여 층간절연막(12) 상에 후속 금속막에 대한 씨드막(seed layer)(14, 15)을 증착 하는 단계;상기 씨드막(14, 15) 상에 상기 콘택홀(13)이 완전히 채워지지 않을 정도로 CVD(chemical vapor deposition) 방법으로 제 1 금속막(16)을 증착 하는 단계; 및상기 제 1 금속막(16) 상에 상기 콘택홀(13)이 완전히 채워지도록 PVD(physical vapor deposition) 방법으로 제 2 금속막(17)을 증착 하는 단계를 포함하는 반도체 장치의 콘택 형성 방법.
- 제 1 항에 있어서,상기 씨드막(14, 15)은 PVD 방법에 의해 차례로 증착된 Ti(14) 및 TiN(15)이고, 상기 제 1 및 제 2 금속막(16, 17)은 알루미늄막인 반도체 장치의 콘택 형성 방법.
- 제 1 항에 있어서,상기 콘택홀(13)을 덮는 마스크 패턴(mask pattern)을 사용하여 상기 제 2 금속막(17), 제 1 금속막(16), 그리고 씨드막(14, 15)을 차례로 식각 하여 콘택 플러그 및 배선을 동시에 형성하는 단계를 더 포함하는 반도체 장치의 콘택 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990006795A KR20000059312A (ko) | 1999-03-02 | 1999-03-02 | 반도체 장치의 콘택 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990006795A KR20000059312A (ko) | 1999-03-02 | 1999-03-02 | 반도체 장치의 콘택 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000059312A true KR20000059312A (ko) | 2000-10-05 |
Family
ID=19575336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990006795A KR20000059312A (ko) | 1999-03-02 | 1999-03-02 | 반도체 장치의 콘택 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000059312A (ko) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020072875A (ko) * | 2001-03-13 | 2002-09-19 | 삼성전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR20030002522A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
| KR100399417B1 (ko) * | 2001-01-08 | 2003-09-26 | 삼성전자주식회사 | 반도체 집적 회로의 제조 방법 |
| KR100480632B1 (ko) * | 2002-11-16 | 2005-03-31 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| WO2010129134A2 (en) * | 2009-04-27 | 2010-11-11 | Ultrasource, Inc. | Method and apparatus for an improved filled via |
| CN109423617A (zh) * | 2017-08-30 | 2019-03-05 | Asm Ip控股有限公司 | 通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法和相关联的半导体器件结构 |
| US12119228B2 (en) | 2018-01-19 | 2024-10-15 | Asm Ip Holding B.V. | Deposition method |
-
1999
- 1999-03-02 KR KR1019990006795A patent/KR20000059312A/ko not_active Application Discontinuation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399417B1 (ko) * | 2001-01-08 | 2003-09-26 | 삼성전자주식회사 | 반도체 집적 회로의 제조 방법 |
| KR20020072875A (ko) * | 2001-03-13 | 2002-09-19 | 삼성전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR20030002522A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
| KR100480632B1 (ko) * | 2002-11-16 | 2005-03-31 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| WO2010129134A2 (en) * | 2009-04-27 | 2010-11-11 | Ultrasource, Inc. | Method and apparatus for an improved filled via |
| WO2010129134A3 (en) * | 2009-04-27 | 2011-01-20 | Ultrasource, Inc. | Method and apparatus for an improved filled via |
| US8362368B2 (en) | 2009-04-27 | 2013-01-29 | Ultrasource, Inc. | Method and apparatus for an improved filled via |
| CN109423617A (zh) * | 2017-08-30 | 2019-03-05 | Asm Ip控股有限公司 | 通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法和相关联的半导体器件结构 |
| CN109423617B (zh) * | 2017-08-30 | 2023-02-21 | Asm Ip控股有限公司 | 通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法和相关联的半导体器件结构 |
| US11908736B2 (en) | 2017-08-30 | 2024-02-20 | Asm Ip Holding B.V. | Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures |
| US12119228B2 (en) | 2018-01-19 | 2024-10-15 | Asm Ip Holding B.V. | Deposition method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057226A (en) | Air gap based low dielectric constant interconnect structure and method of making same | |
| US7714440B2 (en) | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same | |
| KR20000059312A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100499557B1 (ko) | 반도체소자의 배선 형성방법 | |
| US7279415B2 (en) | Method for forming a metallization layer stack to reduce the roughness of metal lines | |
| KR100323719B1 (ko) | 반도체소자의 금속배선 및 그 제조방법 | |
| KR100373357B1 (ko) | 다단계 알루미늄 스퍼터링을 이용한 반도체 소자의 금속배선형성방법 | |
| KR100373708B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| KR100422356B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100475529B1 (ko) | 확산방지막 형성방법 및 이를 이용한 반도체 소자의금속배선 형성방법 | |
| KR20040093565A (ko) | 반도체 소자의 제조방법 | |
| KR100403351B1 (ko) | 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법 | |
| KR100705008B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR20010003789A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JP3958071B2 (ja) | 半導体装置製造方法 | |
| KR100418920B1 (ko) | 반도체소자의배선형성방법 | |
| KR100247643B1 (ko) | 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법 | |
| KR100450241B1 (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR20000056260A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100641488B1 (ko) | 반도체 소자의 콘택 제조 방법 | |
| KR20010029919A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20020048720A (ko) | 구리를 사용한 대머신 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |