KR20020048720A - 구리를 사용한 대머신 금속배선 형성 방법 - Google Patents

구리를 사용한 대머신 금속배선 형성 방법 Download PDF

Info

Publication number
KR20020048720A
KR20020048720A KR1020000077951A KR20000077951A KR20020048720A KR 20020048720 A KR20020048720 A KR 20020048720A KR 1020000077951 A KR1020000077951 A KR 1020000077951A KR 20000077951 A KR20000077951 A KR 20000077951A KR 20020048720 A KR20020048720 A KR 20020048720A
Authority
KR
South Korea
Prior art keywords
copper
silicon carbide
film
forming
carbide film
Prior art date
Application number
KR1020000077951A
Other languages
English (en)
Inventor
안상태
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000077951A priority Critical patent/KR20020048720A/ko
Publication of KR20020048720A publication Critical patent/KR20020048720A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 구리를 사용한 대머신(damascene) 금속배선 형성 공정에 관한 것이며, 구리확산방지막의 열악한 스텝 커버리지에 따른 후속 공정의 불안정을 개선할 수 있는 구리를 사용한 대머신 금속배선 형성방법을 제공하는데 그 목적이 있다. 본 발명의 구리를 사용한 대머신 금속배선 형성방법은 하부 금속배선이 형성된 기판 상에 제1 층간절연막 및 베리드 하드마스크막을 형성하는 제1 단계; 비아홀 형성 영역의 상기 베리드 하드마스크막을 선택 식각하는 제2 단계; 상기 제2 단계를 마친 전체 구조 상부에 제2 층간절연막 및 탑 하드마스크막을 형성하는 제3 단계; 상부 금속배선 마스크를 사용한 사진 공정 및 식각 공정을 통해 패터닝된 상기 탑 하드마스크막을 사용하여 상기 제2 층간절연막 및 상기 제1 층간절연막을 선택 식각하여 라인용 트렌치 및 비아홀을 디파인하는 제4 단계; 상기 라인용 트렌치 및 상기 비아홀 측벽에 실리콘카바이드막 스페이서를 형성하는 제5 단계; 및 상기 라인용 트렌치 및 상기 비아홀 내에 구리막을 매립하는 제6 단계를 포함하여 이루어진다.

Description

구리를 사용한 대머신 금속배선 형성 방법{A method for forming damascene metal wire using copper}
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 금속 배선 공정에 관한 것이며, 더 자세히는 구리를 사용한 대머신(damascene) 금속배선 형성 공정에 관한 것이다.
금속 콘택 형성 공정은 다층화된 반도체 소자를 제조하기 위해서는 필수적으로 도입되는 기술로, 상/하부 전도층 간의 수직배선의 근간이 된다. 한편, 반도체 소자의 고집적화에 따른 디자인 룰(design rule)의 축소에 따라 콘택홀의 에스펙트 비(aspect ratio)는 점차 증가하고 있으며, 이에 따라 금속 콘택 형성 공정의 난이도와 중요성이 증대되고 있다.
알루미늄(Al)은 콘택 매립 특성이 우수하지 못함에도 불구하고 비저항이 2.7μΩcm 정도로 낮고 공정이 비교적 용이하기 때문에 금속 배선 물질로서 가장 널리 사용되어 왔다. 그러나, 디자인 룰이 0.25㎛ 급으로 축소되면서 스텝 커버리지(step coverage)가 열악한 물리기상증착(Physical Vapor Deposition, PVD) 방식의 알루미늄 증착을 통해 충분한 콘택 매립을 이룰 수 없고, 일렉트로마이그레이션(electromigration) 특성 등에 의해 열화되는 문제점이 있었다.
이러한 알루미늄 금속배선의 한계를 고려하여 알루미늄에 비해 콘택 매립 특성이 우수한 구리를 금속배선 재료로 사용하는 기술에 대한 관심이 높아가고 있다. 통상적으로 구리를 사용하여 금속배선을 형성할 때 화학기상증착법(CVD)을 사용하고 있다.
그런데, 구리는 식각 특성이 매우 불량한 단점을 가지고 있어 일반적인 금속배선 형성 공정에 적용하기 어렵다. 즉, 고단차비를 가지는 금속배선의 형성시 금속배선의 CD 균일도(critical dimension uniformity), 라인 식각 프로파일(line etch profile) 및 포토레지스트의 식각 선택비 등에서 만족할만한 결과를 얻기 힘들다. 이러한 구리의 단점을 극복하기 위하여 대머신 금속배선 공정이 사용되고 있다.
통상적인 대머신 금속배선 공정은 층간절연막에 라인용 트렌치 및 콘택홀을 형성하고, 베리어 금속과 구리를 증착한 후 화학적·기계적 평탄화(chemical mechanical planarization, CMP) 기술을 이용하여 층간절연막 상부에 있는 베리어 금속 및 배선 금속을 제거하는 과정을 거치고 있다.
그러나, 이와 같이 대머신 공정을 적용하는 경우에도 문제점은 있다. 즉, 금속배선간의 피치가 작아짐에 따라 RC-지연이 증가하는 문제점이 발생한다. 이러한 대머신 타입의 금속배선의 RC-지연을 줄이기 위한 하나의 방법으로 저유전율 절연막을 사용하고 있다.
한편, 구리(Cu)는 층간절연막과 직접 접촉될 경우 구리의 확산에 의해 소자 특성 저하가 발생하기 대문에 층간절연막과 구리 배선 사이에 구리확산방지막(Cu diffusion barrier)을 필수로 사용되고 있으며, 현재 구리확산방지막으로 주로 TaN막을 사용하고 있다.
그러나, TaN막은 PVD 방식으로 증착하기 때문에 스텝 커버리지가 열악하고, 이에 따라 집적도가 증가할수록 후속 공정인 구리 씨드(seed)나 구리 전해도금 공정 진행시 갭-필(gap-fill) 문제점을 내포하고 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 구리확산방지막의 열악한 스텝 커버리지에 따른 후속 공정의 불안정을 개선할수 있는 구리를 사용한 대머신 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 구리를 사용한 듀얼 대머신 금속배선 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 기판11 : 하부 금속배선
12, 14 : 저유전율절연막13, 15 : 실리콘카바이드막
16 : 실리콘카바이드 스페이서17 : 상부 금속배선(구리)
상기의 기술적 과제를 달성하기 위하여 본 발명은 구리를 사용한 대머신 금속배선 형성방법에 있어서, 구리확산방지막으로 실리콘카바이드막을 사용하는 것을 특징으로 한다.
또한, 본 발명의 구리를 사용한 대머신 금속배선 형성방법은 하부 금속배선이 형성된 기판 상에 제1 층간절연막 및 베리드 하드마스크막을 형성하는 제1 단계; 비아홀 형성 영역의 상기 베리드 하드마스크막을 선택 식각하는 제2 단계; 상기 제2 단계를 마친 전체 구조 상부에 제2 층간절연막 및 탑 하드마스크막을 형성하는 제3 단계; 상부 금속배선 마스크를 사용한 사진 공정 및 식각 공정을 통해 패터닝된 상기 탑 하드마스크막을 사용하여 상기 제2 층간절연막 및 상기 제1 층간절연막을 선택 식각하여 라인용 트렌치 및 비아홀을 디파인하는 제4 단계; 상기 라인용 트렌치 및 상기 비아홀 측벽에 실리콘카바이드막 스페이서를 형성하는 제5 단계; 및 상기 라인용 트렌치 및 상기 비아홀 내에 구리막을 매립하는 제6 단계를 포함하여 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1 내지 도 3은 본 발명의 일 실시예에 따른 구리를 사용한 듀얼 대머신 금속배선 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
우선, 도 1에 도시된 바와 같이 소정의 하부층 공정을 마친 기판(10) 하부 금속배선(11)을 형성하고, 전체 구조 상부에 제1 저유전율절연막(12) 및 제1 실리콘카바이드막(13)을 증착하고, 비아홀 형성 영역의 제1 실리콘카바이드막(13)을 선택 식각한다. 이어서, 전체 구조 상부에 제2 저유전율절연막(14) 및 제2 실리콘카바이드막(15)을 증착하고, 상부 금속배선 마스크를 사용한 사진 공정 및 식각 공정을 실시하여 라인용 트렌치 및 비아홀을 가진 듀얼 대머신 패턴을 형성한다. 여기서, 제1 및 제2 저유전율절연막(12, 14)은 층간절연막으로 사용된 것이며, 제1 및 제2 실리콘카바이드막(13, 15)은 각각 베리드 하드마스크 및 탑 하드마스크로 사용된 것으로 이를 기존의 실리콘질화막으로 대체할 수 있다.
다음으로, 도 2에 도시된 바와 같이 전체 구조 표면을 따라 제3 실리콘카바이드막을 10~5000Å 두께로 증착하고, 이를 전면 식각하여 라인용 트렌치 및 비아홀 측벽에 실리콘카바이드 스페이서(16)를 형성한다. 이때, 실리콘카바이드막은 고밀도플라즈마 화학기상증착 방식, 플라즈마 화학기상증착 방식, 원자층 증착(Atomic Layer Deposition, ALD) 방식 등을 사용하여 증착할 수 있으며, 증착 소오스로 3MS(3-methyl silane) 또는 4MS(4-methyl silane)을 사용하며, 상기 증착 소오스와 함께 N2또는 NH3가스를 투입하여 SiCxHyNz형태로 증착할 수 있다. 한편, 실리콘카바이드막은 막질의 치밀화를 위해 증착 후 전기로(furnace)나급속열처리(RTP) 챔버에서 200~800℃의 온도로 3초 이상 열처리를 실시하는 것이 바람직하다.
계속하여, 도 3에 도시된 바와 같이 화학기상증착법 등을 사용하여 구리막을 증착하고, CMP 공정을 통해 상부 금속배선(구리)(17)을 형성한다.
상기와 같은 공정을 실시하는 경우, 구리에 대한 확산방지 특성을 가진 절연막인 실리콘카바이드막을 구리확산방지막으로 사용하기 때문에 후속 공정시 구리의 확산에 따른 소자의 특성 열화를 방지할 수 있으며, 실리콘카바이드막은 스텝 커버리지가 우수한 고밀도플라즈마 CVD, 플라즈마 CVD, ALD법 등을 통해 증착할 수 있기 때문에 후속 구리막 증착시 갭필 특성을 확보할 수 있도록 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 듀얼 대머신 공정을 일례로 들어 설명하였으나, 본 발명은 싱글 대머신 공정시 구리확산방지막으로 실리콘카바이드막을 사용하는 경우에도 적용된다.
전술한 본 발명은 구리를 사용한 대머신 공정시 구리확산방지막으로 실리콘카바이드막을 사용함으로써 후속 구리 증착 공정을 안정화하는 효과가 있으며, 이로 인하여 반도체 소자의 동작 특성을 개선할 수 있다. 한편, 실리콘카바이드 스페이서가 후속 공정시 저유전율절연막으로부터의 탈기(outgassing)를 방지하여 금속배선의 열화를 방지할 수 있는 부수적 효과를 기대할 수 있다.

Claims (8)

  1. 구리를 사용한 대머신 금속배선 형성방법에 있어서,
    구리확산방지막으로 실리콘카바이드막을 사용하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
  2. 하부 금속배선이 형성된 기판 상에 제1 층간절연막 및 베리드 하드마스크막을 형성하는 제1 단계;
    비아홀 형성 영역의 상기 베리드 하드마스크막을 선택 식각하는 제2 단계;
    상기 제2 단계를 마친 전체 구조 상부에 제2 층간절연막 및 탑 하드마스크막을 형성하는 제3 단계;
    상부 금속배선 마스크를 사용한 사진 공정 및 식각 공정을 통해 패터닝된 상기 탑 하드마스크막을 사용하여 상기 제2 층간절연막 및 상기 제1 층간절연막을 선택 식각하여 라인용 트렌치 및 비아홀을 디파인하는 제4 단계;
    상기 라인용 트렌치 및 상기 비아홀 측벽에 실리콘카바이드막 스페이서를 형성하는 제5 단계; 및
    상기 라인용 트렌치 및 상기 비아홀 내에 구리막을 매립하는 제6 단계
    를 포함하여 이루어진 구리를 사용한 대머신 금속배선 형성방법.
  3. 제2항에 있어서,
    상기 베리드 하드마스크막 및 상기 탑 하드마스크막은 각각,
    실리콘카바이드막인 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
  4. 제2항에 있어서,
    상기 제5 단계는,
    상기 제4 단계를 마친 전체 구조 표면을 따라 실리콘카바이드막을 증착하는 제7 단계;
    상기 실리콘카바이드막을 치밀화시키기 위하여 열처리를 실시하는 제8 단계; 및
    상기 실리콘카바이드막을 전면 식각하여 상기 라인용 트렌치 및 상기 비아홀 측벽에 상기 실리콘카바이드막 스페이서를 형성하는 제9 단계를 포함하여 이루어진 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
  5. 제4항에 있어서,
    상기 실리콘카바이드막은,
    고밀도플라즈마 화학기상증착 방식, 플라즈마 화학기상증착 방식, 원자층 증착 방식 중 어느 하나를 사용하여 증착하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
  6. 제5항에 있어서,
    상기 실리콘카바이드막은,
    3MS(3-methyl silane) 또는 4MS(4-methyl silane)을 증착 소오스로 사용하여 증착하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
  7. 제6항에 있어서,
    상기 실리콘카바이드막은,
    상기 증착 소오스에 N2또는 NH3가스를 첨가하여 SiCxHyNz형태로 증착하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
  8. 제4항에 있어서,
    상기 열처리는,
    전기로(furnace) 또는 급속열처리(RTP) 챔버에서 200~800℃의 온도로 실시하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.
KR1020000077951A 2000-12-18 2000-12-18 구리를 사용한 대머신 금속배선 형성 방법 KR20020048720A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000077951A KR20020048720A (ko) 2000-12-18 2000-12-18 구리를 사용한 대머신 금속배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000077951A KR20020048720A (ko) 2000-12-18 2000-12-18 구리를 사용한 대머신 금속배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20020048720A true KR20020048720A (ko) 2002-06-24

Family

ID=27682924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000077951A KR20020048720A (ko) 2000-12-18 2000-12-18 구리를 사용한 대머신 금속배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20020048720A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022624B2 (en) 2003-06-30 2006-04-04 Hynix Semiconductor Inc. Semiconductor device and method of fabricating the same
KR100835779B1 (ko) * 2002-06-24 2008-06-05 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
US7943475B2 (en) * 2003-03-26 2011-05-17 Renesas Electronics Corporation Process for manufacturing a semiconductor device comprising a metal-compound film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835779B1 (ko) * 2002-06-24 2008-06-05 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
US7943475B2 (en) * 2003-03-26 2011-05-17 Renesas Electronics Corporation Process for manufacturing a semiconductor device comprising a metal-compound film
US7022624B2 (en) 2003-06-30 2006-04-04 Hynix Semiconductor Inc. Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
KR100652334B1 (ko) 캡층을 갖는 반도체 상호연결 구조물 상에 금속층을피착하는 방법
JP2009528690A (ja) 誘電材料における金属配線
KR20050106504A (ko) 장벽-라이닝된 개구부를 갖는 반도체 소자 제조 방법
WO2007149720A2 (en) Semiconductive device having resist poison aluminum oxide barrier and method of manufacture
US7307015B2 (en) Method for forming an interconnection line in a semiconductor device
US7732304B2 (en) Method of manufacturing semiconductor device
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20070087856A (ko) 반도체 장치의 금속 배선 및 그 형성 방법
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
KR100376873B1 (ko) 반도체 장치의 배선 및 배선 연결부와 그 제조방법
KR20080114056A (ko) 반도체 소자의 배선 및 그의 형성방법
KR20020048720A (ko) 구리를 사용한 대머신 금속배선 형성 방법
JP2005129937A (ja) 低ｋ集積回路相互接続構造
KR100454257B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100744669B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR101185853B1 (ko) 반도체 소자의 금속배선 형성방법
KR100480480B1 (ko) 반도체 소자의 제조 방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20120024907A (ko) 반도체 소자의 금속배선 형성방법
KR100587600B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100447322B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR100645930B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100582372B1 (ko) 대머신 타입 금속배선 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination