KR100641488B1 - 반도체 소자의 콘택 제조 방법 - Google Patents

반도체 소자의 콘택 제조 방법 Download PDF

Info

Publication number
KR100641488B1
KR100641488B1 KR1020040113248A KR20040113248A KR100641488B1 KR 100641488 B1 KR100641488 B1 KR 100641488B1 KR 1020040113248 A KR1020040113248 A KR 1020040113248A KR 20040113248 A KR20040113248 A KR 20040113248A KR 100641488 B1 KR100641488 B1 KR 100641488B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
hard mask
contact hole
barrier metal
contact
Prior art date
Application number
KR1020040113248A
Other languages
English (en)
Other versions
KR20060074495A (ko
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040113248A priority Critical patent/KR100641488B1/ko
Publication of KR20060074495A publication Critical patent/KR20060074495A/ko
Application granted granted Critical
Publication of KR100641488B1 publication Critical patent/KR100641488B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Abstract

본 발명은 반도체 소자의 콘택 제조 방법에 관한 것으로, 특히 반도체 기판의 하부 구조물 상부에 층간 절연막을 형성하고 층간 절연막 상부에 하드 마스크를 형성한 후에, 하드 마스크 및 층간 절연막을 순차 식각하여 콘택홀을 형성하는 단계와, 하드 마스크 및 층간 절연막이 있는 결과물 전면에 배리어 메탈을 형성하는 단계와, 배리어 메탈이 있는 콘택홀 내부에 갭필막을 갭필하는 단계와, 층간 절연막의 내측면 및 바닥에만 배리어 메탈을 남기고 하드 마스크막 및 갭필막을 제거하는 단계와, 층간 절연막의 콘택홀에 도전 물질을 갭필하여 배리어 메탈 상부에 콘택을 형성하는 단계를 포함한다. 그러므로 본 발명은 층간 절연막 상부에 하드 마스크를 추가하여 높은 에스펙트 비율을 갖는 콘택홀을 형성함으로써 높은 에스펙트 비율을 갖는 미세 선폭의 콘택홀 수직 프로파일 제조 공정시 발생하는 제조 수율 저하를 막을 수 있다.
콘택홀, 배리어 메탈, 하드 마스크,

Description

반도체 소자의 콘택 제조 방법{METHOD FOR MANUFACTURING CONTACT OF THE SEMICONDUCTOR DEVICE}
도 1은 종래 기술에 의한 높은 에스펙트 비율을 갖는 콘택홀 제조 공정을 설명하기 위한 수직 단면도,
도 2는 종래 기술에 의한 높은 에스펙트 비율을 갖는 콘택홀에 배리어 메탈을 이용하여 콘택을 형성하는 것을 설명하기 위한 수직 단면도,
도 3은 본 발명에 따른 높은 에스펙트 비율을 갖는 콘택홀 제조 공정을 설명하기 위한 수직 단면도,
도 4a 내지 도 4i는 본 발명에 따른 높은 에스펙트 비율을 갖는 콘택홀에 배리어 메탈을 이용하여 콘택을 형성하는 제조 공정을 설명하기 위한 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
100 : 반도체 기판의 하부 구조물 102 : 금속 배선
104 : 층간 절연막 106 : 하드 마스크
108 : 포토레지스트 패턴 110 : 콘택홀
112 : 갭필막 114 : 갭필 금속막
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 반도체 소자 사이를 수직으로 연결하는 높은 에스펙트 비율을 갖는 미세 선폭의 콘택을 제조할 수 있는 방법에 관한 것이다.
반도체 장치의 집적도가 증가됨에 따라 회로 및 콘택의 선폭이 매우 감소되는 반면에, 절연층의 두께는 일정하게 유지되기 때문에 콘택의 에스펙트 비율이 매우 증가하게 된다. 이러한 높은 에스펙트 비율을 갖는 콘택을 형성하기 위해서는 콘택홀내에 도전 물질을 갭필하는 기술로서 스퍼터링 증착 등의 물리적기상증착법(PVD)을 사용하였으나, 이러한 증착 방법에 의해서는 콘택홀내에 보이드없이 도전 물질을 증착하는 것이 점점 어려운 실정에 있다.
도 1은 종래 기술에 의한 높은 에스펙트 비율을 갖는 콘택홀 제조 공정을 설명하기 위한 수직 단면도로서, 이를 참조하여 종래 기술에 의한 콘택홀 제조 방법은 다음과 같다.
반도체 기판의 하부 구조물(10)에 알루미늄(Al) 등이 패터닝된 금속 배선(12)을 형성한다. 이때 반도체 기판의 하부 구조물(10)은 MOS 트랜지스터 등의 반도체 소자가 형성된 기판 구조물을 일컫는 것이다.
그리고 금속 배선(12)이 형성된 반도체 기판의 하부 구조물(10)에 BPSG(Boro Phospho Silicate Glass), TEOS(Tetraethylorthosilicate), HDP(High Density Plasma) 산화막 등으로 층간 절연막(14)을 형성한다. 층간 절연막(14) 상부에 포토레지스트를 도포하고, 콘택홀 영역을 정의하는 마스크를 이용한 노광 및 현상 공 정을 진행하여 포토레지스트 패턴(미도시됨)을 형성하고 포토레지스트 패턴에 의해 드러난 층간 절연막(14)을 플라즈마 식각 장비 등으로 건식 식각하여 금속 배선(12) 상부가 드러나는 콘택홀(16)을 형성한다.
그런데, 높은 에스펙트 비율을 갖는 콘택홀내에 보이드없이 도전 물질(예를 들어, 도프트 폴리실리콘, 텅스텐 등의 금속)을 증착하는 제조 공정시 도전 물질의 접착 특성과 도전 물질이 층간 절연막으로 확산되는 것을 방지하기 위하여 콘택홀 내부에 배리어 메탈(barrier metal)을 추가 형성하고 있다.
도 2는 종래 기술에 의한 높은 에스펙트 비율을 갖는 콘택홀에 배리어 메탈을 이용하여 콘택을 형성하는 것을 설명하기 위한 수직 단면도이다.
도 2에 도시된 바와 같이, 금속 배선(12) 상부가 드러나는 층간 절연막(14)의 콘택홀에 배리어 메탈(22)로서 Ti, TiN 또는 Ti/TiN을 증착해서 형성한다. 이때, 배리어 메탈(22)은 물리적기상증착(PVD : Physical Vapor Deposition) 공정 또는 화학적기상증착(CVD : Chemical Vapor Deposition) 공정으로 진행될 수 있으며 주로 물리적기상증착 공정의 하나인 플라즈마 스퍼터링(plasma sputtering) 증착 공정에 의해 형성된다.
그리고 배리어 메탈(22)이 형성된 콘택홀에 도전 물질로서 갭필 특성이 우수한 텅스텐(W)(24)을 화학기상증착 공정으로 증착하여 콘택홀을 갭필한 후에, 도면에 도시되지 않았지만 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정으로 텅스텐(W)(24) 및 배리어 메탈(22)을 식각해서 금속 배선(12)에 수직으로 연결된 콘택을 형성한다. 이때 화학적기계적연마(CMP) 공정은 층간 절연막(14) 표 면이 드러날 때까지 진행한다.
그러므로 종래 기술에 의한 반도체 소자의 콘택 제조 공정은 높은 에스펙트 비율을 갖는 콘택홀 내부에 배리어 메탈(22)을 형성하고, 도전 물질을 콘택홀 내부를 완전히 갭필한 후에, 화학적기계적연마(CMP) 공정으로 갭필된 도전 물질을 식각함으로써 금속 배선 사이 또는 기판의 활성과 금속 배선 사이를 수직으로 연결하는 콘택을 형성한다.
그런데, 종래 기술에 의한 콘택 제조 공정에서 도 1 및 도 2와 같이 높은 에스펙트 비율을 갖는 미세 선폭의 콘택홀(16)을 위한 층간 절연막(14)의 식각 공정시 층간 절연막(14)의 콘택홀 상부 부분에서 노치(notch)(20)가 발생하거나 콘택홀 바닥 부분이 완전히 식각되지 않아 금속 배선(12) 표면이 오픈되지 않는(18) 등 전체적인 콘택홀 수직 프로파일이 불량하게 될 경우 반도체 소자의 콘택이 전기적으로 연결되지 않거나 콘택 사이에서 브릿지를 유발하는 등의 제조 수율이 저하된다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 층간 절연막 상부에 하드 마스크를 추가하여 높은 에스펙트 비율을 갖는 콘택홀을 형성함으로써 높은 에스펙트 비율을 갖는 미세 선폭의 콘택홀 수직 프로파일 제조 공정시 발생하는 제조 수율 저하를 막을 수 있는 반도체 소자의 콘택 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 소자에서 배선 또는 활성 영역을 수직으로 연결하는 콘택 제조 방법에 있어서, 반도체 기판의 하부 구조물 상 부에 층간 절연막을 형성하고 층간 절연막 상부에 하드 마스크를 형성한 후에, 하드 마스크 및 층간 절연막을 순차 식각하여 콘택홀을 형성하는 단계와, 하드 마스크 및 층간 절연막이 있는 결과물 전면에 배리어 메탈을 형성하는 단계와, 배리어 메탈이 있는 콘택홀 내부에 갭필막을 갭필하는 단계와, 층간 절연막의 내측면 및 바닥에만 배리어 메탈을 남기고 하드 마스크막 및 갭필막을 제거하는 단계와, 층간 절연막의 콘택홀에 도전 물질을 갭필하여 배리어 메탈 상부에 콘택을 형성하는 단계를 포함한다.
이하, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 본 발명의 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 더욱 상세히 설명하기로 한다.
도 3은 본 발명에 따른 높은 에스펙트 비율을 갖는 콘택홀 제조 공정을 설명하기 위한 수직 단면도이다.
도 3을 참조하면, 본 발명에 따른 반도체 소자의 콘택 제조 공정시 높은 에스펙트 비율을 갖는 콘택홀은 다음과 같이 제조한다.
본 발명은 층간 절연막(104) 상부에 하드 마스크(masking layer)(106)로서, 금속막, 예를 들어 텅스텐(W)을 추가 증착한 후에 콘택홀 식각 공정시 플라즈마 식각 장비 등으로 하드 마스크(106) 및 층간 절연막(104)을 순차적으로 건식 식각하여 금속 배선(102) 상부가 드러나는 높은 에스펙트 비율을 갖는 콘택홀(110)을 형성한다.
그러므로 본 발명의 콘택홀 식각 공정시 콘택홀 상부 부분인 하드 마스크(106) 에서 노치가 발생하더라도 이후 콘택홀의 도전 물질 갭필 이전에 하드 마스크(106)가 제거되기 때문에 콘택홀 상부의 노치 부분을 제거할 수 있어 콘택홀 수직 프로파일을 양호하게 형성할 수 있다.
도 4a 내지 도 4i는 본 발명에 따른 높은 에스펙트 비율을 갖는 콘택홀에 배리어 메탈을 이용하여 콘택을 형성하는 제조 공정을 설명하기 위한 공정 순서도이다. 이들 도면을 참조하면, 본 발명에 따른 반도체 소자의 콘택 제조 방법은 다음과 같다.
우선 도 4a에 도시된 바와 같이, 반도체 기판의 하부 구조물(100)에 알루미늄(Al) 등이 패터닝된 금속 배선(102)을 형성한다. 이때 반도체 기판의 하부 구조물(100)은 MOS 트랜지스터 등의 반도체 소자가 형성된 기판 구조물을 일컫는 것이다.
그리고 금속 배선(102)이 형성된 반도체 기판의 하부 구조물(100)에 BPSG, TEOS, HDP 산화막 등으로 층간 절연막(104)을 형성한다. 층간 절연막(104) 상부에 하드 마스크(masking layer)(106)를 형성한다. 이때 하드 마스크(106)는 금속막으로서, 예를 들어 텅스텐(W)을 증착하여 형성하는데, 콘택홀 식각 공정시 층간 절연막(104)의 콘택홀 상부 부분에서 발생하는 노치를 제거하는 역할을 한다.
그 다음 도 4b에 도시된 바와 같이, 하드 마스크(106) 상부에 포토레지스트를 도포하고 콘택홀 영역을 정의하는 마스크를 이용한 노광 및 현상 공정을 진행하여 포토레지스트 패턴(108)을 형성한다.
계속해서 도 4c 및 도 4d에 도시된 바와 같이, 포토레지스트 패턴(108)에 의해 드러난 하드 마스크(106) 및 층간 절연막(104)을 플라즈마 식각 장비 등으로 건식 식각하여 금속 배선(102) 상부가 드러나는 높은 에스펙트 비율을 갖는 콘택홀(110)을 형성한 후에 에싱 등의 공정으로 포토레지스트 패턴(108)을 제거한다. 이때, 포토 레지스트 패턴(108)에 의해 드러난 하드 마스크(106)를 1차로 건식 식각한 후에, 포토 레지스트 패턴(108) 및 하드 마스크(106) 패턴을 마스크로 하여 층간 절연막(104)을 2차로 건식 식각한다.
이어서 도 4e에 도시된 바와 같이, 높은 에스펙트 비율을 갖는 콘택홀 및 하드 마스크(106) 상측면에 도전 물질의 접착 특성과 더불어 도전 물질이 층간 절연막(104)으로 확산되는 것을 방지하기 위한 배리어 메탈(112)을 형성한다. 이때 배리어 메탈(112)은 Ti, TiN 또는 Ti/TiN을 증착해서 형성하며 물리적기상증착(PVD) 공정 또는 화학적기상증착(CVD) 공정으로 증착한다. 예를 들어, 배리어 메탈(112)은 물리적기상증착 공정의 하나인 플라즈마 스퍼터링 증착 공정으로 Ti/TiN을 증착하여 형성한다.
그리고 도 4f에 도시된 바와 같이, 배리어 메탈(112)이 형성된 콘택홀 내부에 유동성이 있는 갭필 물질로서, 포토레지스트(114)를 갭필한다. 이때 포토레지스트(114) 대신에 SOG(Silicon On Glass)로 갭필할 수도 있다.
그 다음 도 4g에 도시된 바와 같이, 화학적기계적연마(CMP) 공정 또는 전면 식각(etch back) 공정으로 하드 마스크(106) 표면이 드러나거나 하드 마스크(106)의 일정 두께까지 배리어 메탈(112) 및 갭필된 포토레지스트(114)를 식각한다.
이어서 도 4h에 도시된 바와 같이, 갭필된 포토레지스트를 제거하고, 하드 마스크(106)를 제거함으로써 본 발명에 따라 층간 절연막(104) 내측 및 바닥에만 배리어 메탈(112)이 남아 있도록 한다.
그리고나서 도 4i에 도시된 바와 같이, 배리어 메탈(112)이 있는 층간 절연막(104)의 콘택홀에 도전 물질로서 갭필 특성이 우수한 갭필 금속막(116)으로서 텅스텐(W)을 갭필하는데, 이때 갭필 금속막(116)의 갭필은 화학기상증착 공정으로 증착한다.
이후 도면에 도시되지 않았지만 화학적기계적연마 공정 또는 전면 식각 공정으로 갭필 금속막(116) 및 배리어 메탈(112)을 층간 절연막(114) 표면이 드러날 때까지 식각해서 금속 배선(102)에 수직으로 연결된 콘택을 형성한다.
그러므로 본 발명에 따른 반도체 소자의 콘택 제조 공정은 층간 절연막 상부에 하드 마스크를 추가하고 하드 마스크 및 층간 절연막을 식각해서 높은 에스펙트 비율을 갖는 콘택홀을 형성하고, 콘택홀 내부에 배리어 메탈을 형성하고 콘택홀 내부를 갭필막으로 채워 넣은 후에 층간 절연막의 내측면 및 바닥에만 배리어 메탈을 남기고 나머지 하드 마스크막 및 갭필막을 제거하고, 층간 절연막의 콘택홀에 도전 물질인 금속을 갭필하여 금속 배선 사이 또는 기판의 활성과 금속 배선 사이를 수직으로 연결하는 콘택을 형성한다.
이상 설명한 바와 같이, 본 발명은 층간 절연막 상부에 하드 마스크를 추가하여 높은 에스펙트 비율을 갖는 콘택홀을 형성하고 이후 콘택홀의 도전 물질 갭필 이전에 하드 마스크를 제거하기 때문에 콘택홀 상부의 노치 부분을 없애 콘택홀 수직 프로파일을 양호하게 형성할 수 있다.
그러므로 본 발명은 높은 에스펙트 비율을 갖는 미세 선폭의 콘택홀 수직 프로파일 제조 공정시 발생하는 제조 수율 저하를 막을 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (5)

  1. 반도체 소자에서 배선 또는 활성 영역을 수직으로 연결하는 콘택 제조 방법으로서,
    반도체 기판의 하부 구조물 상부에 층간 절연막을 형성하고 상기 층간 절연막 상부에 하드 마스크를 형성한 후에, 상기 하드 마스크 및 상기 층간 절연막을 순차 식각하여 콘택홀을 형성하는 단계와,
    상기 하드 마스크 및 상기 층간 절연막이 있는 결과물 전면에 배리어 메탈을 형성하는 단계와,
    상기 배리어 메탈이 있는 콘택홀 내부에 갭필막을 갭필하는 단계와,
    상기 층간 절연막의 내측면 및 바닥에만 배리어 메탈을 남기고 상기 하드 마스크막 및 상기 갭필막을 제거하는 단계와,
    상기 층간 절연막의 콘택홀에 도전 물질을 갭필하여 상기 배리어 메탈 상부에 콘택을 형성하는 단계
    를 포함하는 반도체 소자의 콘택 제조 방법.
  2. 제 1항에 있어서,
    상기 하드 마스크는, 금속 물질로 이루어진 것을 특징으로 하는 반도체 소자의 콘택 제조 방법.
  3. 제 1항에 있어서,
    상기 갭필막은, 포토레지스트 또는 SOG로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 제조 방법.
  4. 제 1항에 있어서,
    상기 층간 절연막의 내측면 및 바닥에만 배리어 메탈을 남기고 상기 하드 마스크막 및 상기 갭필막을 제거하는 단계는,
    상기 하드 마스크막이 드러나도록 상기 배리어 메탈 및 상기 갭필막을 제거하는 단계와,
    상기 층간 절연막이 드러나도록 상기 하드 마스크막, 상기 배리어 메탈 및 상기 갭필막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 제조 방법.
  5. 제 1항 또는 제 4항에 있어서,
    상기 하드 마스크막 및 갭필막의 제거는, 화학적기계적 연마 또는 전면 식각을 통해 수행되는 것을 특징으로 하는 반도체 소자의 콘택 제조 방법.
KR1020040113248A 2004-12-27 2004-12-27 반도체 소자의 콘택 제조 방법 KR100641488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113248A KR100641488B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 콘택 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113248A KR100641488B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 콘택 제조 방법

Publications (2)

Publication Number Publication Date
KR20060074495A KR20060074495A (ko) 2006-07-03
KR100641488B1 true KR100641488B1 (ko) 2006-11-01

Family

ID=37167245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113248A KR100641488B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 콘택 제조 방법

Country Status (1)

Country Link
KR (1) KR100641488B1 (ko)

Also Published As

Publication number Publication date
KR20060074495A (ko) 2006-07-03

Similar Documents

Publication Publication Date Title
TW202145392A (zh) 半導體結構
KR100827498B1 (ko) 다마신을 이용한 금속 배선의 제조 방법
KR100641488B1 (ko) 반도체 소자의 콘택 제조 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100571407B1 (ko) 반도체 소자의 배선 제조 방법
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
KR20010058209A (ko) 이중 다마신 공정을 이용한 금속 배선 형성 방법
KR100791707B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법
KR100800823B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법
KR0165379B1 (ko) 반도체 장치의 층간접속방법
KR100349346B1 (ko) 반도체장치의 배선패턴 형성방법
KR100575359B1 (ko) 반도체 소자 및 그 제조방법
JP4967207B2 (ja) 半導体装置の製造方法
KR100408683B1 (ko) 반도체 소자의 콘택 형성방법
KR20050045723A (ko) 반도체소자의 금속배선 형성방법
KR100244713B1 (ko) 반도체 소자의 제조방법
KR100789612B1 (ko) 금속 배선 형성 방법
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100415988B1 (ko) 반도체 장치의 비아홀 형성 방법
KR20030018746A (ko) 반도체 소자의 금속배선 형성방법
KR20030002530A (ko) 금속 배선 형성 방법
KR20060075791A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee