KR100827498B1 - 다마신을 이용한 금속 배선의 제조 방법 - Google Patents

다마신을 이용한 금속 배선의 제조 방법 Download PDF

Info

Publication number
KR100827498B1
KR100827498B1 KR1020060116782A KR20060116782A KR100827498B1 KR 100827498 B1 KR100827498 B1 KR 100827498B1 KR 1020060116782 A KR1020060116782 A KR 1020060116782A KR 20060116782 A KR20060116782 A KR 20060116782A KR 100827498 B1 KR100827498 B1 KR 100827498B1
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
damascene
insulating film
trench
Prior art date
Application number
KR1020060116782A
Other languages
English (en)
Inventor
강명일
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060116782A priority Critical patent/KR100827498B1/ko
Application granted granted Critical
Publication of KR100827498B1 publication Critical patent/KR100827498B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다마신을 이용한 금속 배선의 제조 방법에 관한 것으로, 특히 반도체 소자가 형성된 반도체 기판의 구조물에 층간 절연막, 식각 정지막 및 연마 정지막을 순차적으로 형성하고, 연마 정지막, 식각 정지막, 층간 절연막에 비아홀을 형성하고, 비아홀에 갭필된 비아를 형성하고, 연마 정지막 및 비아 전면에 층간 절연막을 형성하고, 층간 절연막 및 연마 정지막을 식각하여 배선용 트렌치를 형성하면서, 트렌치 바닥보다 높게 비아의 상부면을 돌출시킨 후에, 층간 절연막 및 연마 정지막의 트렌치에 갭필되며 돌출된 비아와 연결되도록 배선을 형성한다. 그러므로, 본 발명은 층간 절연막 및 연마 정지막을 식각하여 금속 배선의 트렌치를 형성하면서, 비아의 상부면 일부를 트렌치바닥보다 높게 돌출시킴으로써, 다마신 금속 배선과 비아 표면의 콘택 면적을 증가시켜 배선 저항을 크게 낮출 수 있다.
다마신, 비아, 식각 정지막, 연마 정지막, 콘택 면적

Description

다마신을 이용한 금속 배선의 제조 방법{METHOD FOR MANUFACTURING METAL LINES BY USING DAMASCENE}
도 1a 내지 도 1c는 종래 기술에 의한 다마신을 이용한 금속 배선의 제조 공정을 순차적으로 나타낸 공정 순서도,
도 2는 종래 기술에 의한 다마신 금속 배선의 제조 공정에서 발생되는 불량을 나타낸 수직 단면도,
도 3은 본 발명에 따라 제조된 금속 배선의 구조를 나타낸 수직 단면도,
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 다마신을 이용한 금속 배선의 제조 공정을 순차적으로 나타낸 공정 순서도.
< 도면의 주요부분에 대한 부호의 설명＞
100 : 반도체 기판 102 : 소자 분리막
104 : 게이트 절연막 106 : 게이트 전극
108, 130 : 스페이서 110 : 소오스/드레인 영역
112 : 제 1층간 절연막 114 : 콘택 전극
116 : 제 2층간 절연막 118 : 하부 배선
120 : 제 1식각 정지막 122 : 제 3층간 절연막
124 : 제 2식각 정지막 126 : 연마 정지막
128 : 비아 130 : 제 4층간 절연막
132 : 트렌치 134 : 상부 배선
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 다마신 공정에 의해 제조된 금속 배선과 이를 수직으로 연결하는 비아 사이의 배선 저항을 낮출 수 있는 다마신을 이용한 금속 배선의 제조 방법에 관한 것이다.
현재 반도체 소자의 축소와 관련하여 금속 배선에서도 단면적의 감소로 인해 전류 밀도가 상승하게 되어 EM(Electromigration)에 의한 금속 배선의 신뢰성이 심각한 문제를 유발한다. 이에 따라, 금속 배선의 물질로 알루미늄(Al)보다 비저항이 낮으면서 동시에 신뢰성(reliability)이 우수한 구리(Cu)를 금속 배선의 재료로 사용하고 있다.
하지만, 구리는 휘발성이 강한 화합물의 형성이 어려워 미세 패턴을 형성하기 위한 건식 식각 공정에 어려움이 있기 때문에 주로 다마신(damascene) 공정으로 구리 배선을 제조하고 있다. 다마신 공정은, 먼저 층간 절연막을 증착하고 포토리소그래피 공정을 통해 층간 절연막을 패터닝하여 배선 영역인 트렌치를 형성하고 트렌치에 구리를 갭필(gap-fill)하고 이를 화학적기계적연마(CMP : Chemical Mechanical Polishing) 공정으로 평탄화하여 구리 배선을 형성하는 것이다.
도 1a 내지 도 1c는 종래 기술에 의한 다마신을 이용한 금속 배선의 제조 공 정을 순차적으로 나타낸 공정 순서도이다. 이하 이들 도면을 참조하여 종래 기술에 의한 다마신을 이용한 금속 배선의 제조 공정에 대해 설명한다.
우선, 도 1a에 도시된 바와 같이, MOS 트랜지스터 등을 반도체 기판(10)으로서, 실리콘 기판에 형성한다. 즉, 반도체 기판(10)에 STI(Shallow Trench Isolation) 등의 소자 분리막(12)을 형성하고, 소자 분리막(12) 사이의 기판 위에 게이트 절연막(14), 게이트 전극(16)을 순차 적층시키고, 게이트 전극(16) 측벽에 스페이서 절연막(18)을 형성한 후에, 기판내에 소오스/드레인 영역(20)을 형성한다.
이러한 반도체 기판(10)의 구조물 전면에 화학적기상증착(CVD : Chemical Vapor Deposition) 공정 등으로 제 1층간 절연막(22)으로서 BPSG를 증착하고, 제 1층간 절연막(22)을 건식 식각하여 콘택홀을 형성하고, 물리적기상증착(PVD : Physical Vapor Deposition) 공정 등으로 콘택홀에 텅스텐(W) 등의 금속을 갭필하여 콘택 전극(24)을 형성한다. 그리고, 제 1층간 절연막(22) 상부에 알루미늄 등의 금속을 물리적기상증착 공정으로 증착하고, 이를 패터닝하여 콘택 전극(24)에 수직으로 연결되는 하부 배선(28)을 형성한 후에, 제 2층간 절연막(26)으로서, 고밀도 산화막(HDP oxide)을 증착한다.
그 다음, 하부 배선(28) 및 제 2층간 절연막(26) 상부면에 제 1식각 정지막(30)으로서, 실리콘 질화막(SiN), 실리콘 탄화막(SiC) 등을 얇게 증착하고, 화학적기상증착(CVD) 공정으로 제 3층간 절연막(32)으로서 FSG(Fluorine doped Silicate Glass)을 증착한 후에, 그 위에 제 2식각 정지막(33)으로서, 실리콘 질화 막(SiN), 실리콘 탄화막(SiC) 등을 얇게 증착한다.
사진 공정을 진행하여 제 2식각 정지막(33) 상부에 비아홀 영역을 정의하는 포토레지스트 패턴(미도시됨)을 형성하고, 건식 식각 공정을 진행하여 포토레지스트 패턴에 의해 드러난 제 2식각 정지막(33), 제 3층간 절연막(32), 및 제 1식각 정지막(30)을 식각하여 하부 배선(28) 표면이 오픈되는 비아홀을 형성한다.
습식 식각 또는 에슁 공정을 진행하여 포토레지스트 패턴을 제거한 후에, 물리적기상증착(PVE) 공정으로 텅스텐 등의 금속막을 비아홀에 완전히 갭필한 후에 화학적기계적연마(CMP) 공정으로 그 표면을 평탄화하여 하부 배선(28)과 수직으로 연결되는 비아(34)를 형성한다.
평탄화된 결과물 전면에 제 4층간 절연막(36)으로서, 고밀도 산화막(HDP oxide)을 증착한다.
이어서, 도 1b에 도시된 바와 같이, 제 4층간 절연막(36) 상부면에 사진 공정을 진행하여 트렌치 영역을 정의하는 포토레지스트 패턴(미도시됨)을 형성하고, 건식 또는 습식 식각 공정을 진행하여 포토레지스트 패턴에 의해 드러난 제 4층간 절연막(36)을 식각하여 상부 배선 영역을 정의하는 트렌치(38)를 형성한다.
계속해서, 도 1c에 도시된 바와 같이, 습식 식각 또는 에슁 공정을 진행하여 포토레지스트 패턴을 제거한다.
그리고나서, 전기 도금 또는 물리적기상증착(PVD) 공정으로 제 4층간 절연막(36)의 트렌치에 구리 등의 금속을 갭필하고 이를 화학적기계적연마(CMP) 공정으로 평탄화하여 비아(34)에 수직으로 연결되는 상부 배선(40)을 형성한다.
이와 같은 종래 기술에 의한 다마신 금속 배선의 제조 방법은, 텅스텐 등의 비아(34) 제조 공정시 화학적기계적연마(CMP) 등의 평탄화 공정으로 비아홀 표면까지 텅스텐 연마 공정을 진행한다. 그런데, 다마신 금속 배선의 트렌치 식각 공정을 위해 제 4층간 절연막(36)을 식각할 경우 타임 식각(time etch) 등의 공정 조건에 의해 비아(34) 표면이 도 2의 A와 같이 과도 식각되는 경우가 발생하게 된다.
이에 따라, 다마신 금속 배선의 제조 공정시 텅스텐 등의 비아(34) 표면의 식각 손실이 발생할 경우 다마신 공정에 의해 제조된 금속 배선(40)과 비아(34) 표면이 전체 콘택되지 못하게 되어 결국, 금속 배선과 비아 사이의 배선 저항이 높아지게 된다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 비아가 형성되는 층간 절연막 상부에 식각 정지막 및 연마 정지막을 차례로 적층하고, 이들 막을 통해 비아를 형성한 후에, 연마 정지막과 그 위의 층간 절연막을 식각하여 금속 배선의 트렌치를 형성하면서 비아의 상부면 일부를 돌출시킴으로써, 다마신 공정에 의한 금속 배선 제조 공정시 금속 배선과 비아 표면의 콘택 면적을 증가시켜 배선 저항을 낮출 수 있는 다마신을 이용한 금속 배선의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 소자의 다마신 구조의 금속 배선을 제조하는 방법에 있어서, 반도체 소자가 형성된 반도체 기판의 구조물에 층 간 절연막, 식각 정지막 및 연마 정지막을 순차적으로 형성하는 단계와, 연마 정지막, 식각 정지막, 층간 절연막에 비아홀을 형성하고, 비아홀에 갭필된 비아를 형성하는 단계와, 연마 정지막 및 비아 전면에 층간 절연막을 형성하는 단계와, 층간 절연막 및 연마 정지막을 식각하여 배선용 트렌치를 형성하면서, 트렌치 바닥보다 높게 비아의 상부면을 돌출시키는 단계와, 층간 절연막 및 연마 정지막의 트렌치에 갭필되며 돌출된 비아와 연결되도록 배선을 형성하는 단계를 포함한다.
이하, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 본 발명의 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 더욱 상세히 설명하기로 한다.
도 3은 본 발명에 따라 제조된 금속 배선의 구조를 나타낸 수직 단면도이다.
도 3을 참조하면, 본 발명에 따라 제조된 다마신 구조의 금속 배선의 일 예는 다음과 같다.
MOS 트랜지스터 등이 형성된 반도체 기판(100)의 구조물 전면에 제 1층간 절연막(112)이 형성되어 있고, 제 1층간 절연막(112)의 콘택홀을 통해 콘택 전극(114)이 형성되어 있다. 제 1층간 절연막(112) 상부면에 콘택 전극(114)과 수직으로 연결되는 하부 배선(118)이 형성되어 있다.
하부 배선(118)이 있는 제 1층간 절연막(112) 위에 제 2층간 절연막(116)이 형성되어 있으며, 제 2층간 절연막(116) 상부 및 하부 배선(118) 상부 일부에 제 1식각 정지막(120)이 형성되어 있다.
제 1식각 정지막(120) 상부면에 순차적으로 제 3층간 절연막(122)과 제 2식 각 정지막(124)이 형성되어 있다.
제 2식각 정지막(124), 제 3층간 절연막(122), 및 제 1식각 정지막(120)의 비아홀내에 갭필된 비아(128)가 형성되어 있다. 이때, 비아(128)는 제 2식각 정지막(124) 표면보다 높게 상부면이 돌출된 형태를 갖는다.
제 2식각 정지막(124) 상부면에 연마 정지막(126) 및 제 4층간 절연막(130)이 순차 적층되어 있으며, 제 4층간 절연막(130) 및 연마 정지막(126)의 트렌치에 갭필된 상부 배선(134)이 비아(128)와 수직으로 연결되어 있다. 이때, 트렌치 바닥의 제 2식각 정지막(124) 표면보다 높게 돌출된 비아(128)의 상부면과 상부 배선(134)이 서로 콘택된다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 다마신을 이용한 금속 배선의 제조 공정을 순차적으로 나타낸 공정 순서도이다. 이들 도면을 참조하면, 본 발명의 일 실시예에 따른 다마신을 이용한 금속 배선의 제조 공정은 다음과 같이 진행된다.
우선, 도 4a에 도시된 바와 같이, MOS 트랜지스터 등을 반도체 기판(100)으로서, 실리콘 기판에 형성한다. 즉, 반도체 기판(100)에 STI 등의 소자 분리막(102)을 형성하고, 소자 분리막(102) 사이의 기판 위에 게이트 절연막(104), 게이트 전극(106)을 순차 적층시키고, 게이트 전극(106) 측벽에 스페이서 절연막(108)을 형성한 후에, 기판내에 소오스/드레인 영역(110)을 형성한다.
이러한 반도체 기판(100)의 구조물 전면에 화학적기상증착(CVD) 공정 등으로 제 1층간 절연막(112)으로서 BPSG를 증착하고, 제 1층간 절연막(112)을 건식 식각 하여 콘택홀을 형성하고, 물리적기상증착(PVD) 공정 등으로 콘택홀에 텅스텐(W) 등의 금속을 갭필한 후에, 화학적기계적연마(CMP) 공정을 진행하여 콘택 전극(114)을 형성한다. 그리고, 제 1층간 절연막(112) 상부에 알루미늄 등의 금속을 물리적기상증착(PVD) 공정으로 증착하고, 이를 패터닝하여 콘택 전극(114)에 수직으로 연결되는 하부 배선(118)을 형성한 후에, 제 2층간 절연막(116)으로서, 고밀도 산화막(HDP oxide)을 증착한다.
그 다음, 하부 배선(118) 및 제 2층간 절연막(116) 상부면에 제 1식각 정지막(120)으로서, 실리콘 질화막(SiN), 실리콘 탄화막(SiC) 등을 얇게 증착하고, 화학적기상증착(CVD) 공정으로 제 3층간 절연막(122)으로서 FSG을 증착한다. 그리고, 제 3층간 절연막(122) 상부면에 제 2식각 정지막(124)으로서, 실리콘 질화막(SiN), 실리콘 탄화막(SiC) 등을 얇게 증착한 후에, 그 위에 화학적기상증착(CVD) 공정으로 연마 정지막(126)으로서, 실리콘 산화막(SiO2)을 증착한다. 이때, 연마 정지막(126)은, 비아홀에 갭필되는 금속막의 화학적기계적연마(CMP) 공정시 식각 정지 역할을 한다.
이어서, 도 4b에 도시된 바와 같이, 사진 공정을 진행하여 연마 정지막(126) 상부에 비아홀 영역을 정의하는 포토레지스트 패턴(미도시됨)을 형성하고, 건식 식각 공정을 진행하여 포토레지스트 패턴에 의해 드러난 연마 정지막(126), 제 2식각 정지막(124), 제 3층간 절연막(122), 및 제 1식각 정지막(120)을 식각하여 하부 배선(118) 표면이 오픈되는 비아홀을 형성한다.
계속해서 도 4c에 도시된 바와 같이, 습식 식각 또는 에슁 공정을 진행하여 포토레지스트 패턴을 제거하고, 물리적기상증착(PVD) 공정으로 텅스텐 등의 금속막을 비아홀에 완전히 갭필한 후에, 화학적기계적연마(CMP) 공정으로 그 표면을 평탄화하여 하부 배선(118)과 수직으로 연결되는 비아(128)를 형성한다. 이때, 화학적기계적연마(CMP) 공정시 연마 정지막(126) 표면이 드러날 경우 평탄화 공정을 정지시킨다.
그 다음, 도 4d에 도시된 바와 같이, 평탄화된 결과물 전면에 제 4층간 절연막(130)으로서, 고밀도 산화막(HDP oxide)을 증착한다.
이어서, 도 4e에 도시된 바와 같이, 제 4층간 절연막(130) 상부면에 사진 공정을 진행하여 트렌치 영역을 정의하는 포토레지스트 패턴(미도시됨)을 형성하고, 건식 또는 습식 식각 공정을 진행하여 포토레지스트 패턴에 의해 드러난 제 4층간 절연막(130) 및 연마 정지막(126)을 식각하여 상부 배선 영역을 정의하는 트렌치(132)를 형성한다. 이때, 트렌치(132) 바닥에는 연마 정지막(126) 식각에 의해 비아(128)의 상부면 일부가 돌출된 형태로 오픈된다.
계속해서, 습식 식각 또는 에슁 공정을 진행하여 포토레지스트 패턴을 제거한다.
그리고나서, 도 4f에 도시된 바와 같이, 전기 도금 또는 물리적기상증착(PVD) 공정으로 제 4층간 절연막(130) 및 연마 정지막(126)의 트렌치에 구리 등의 금속을 갭필하고, 이를 화학적기계적연마(CMP) 공정으로 평탄화하여 트렌치 바닥으로부터 일정 높이 돌출된 형태의 비아(128)에 수직으로 연결되는 상부 배 선(134)을 형성한다.
그러므로, 본 발명에 따른 다마신을 이용한 금속 배선의 제조 방법은, 제 3층간 절연막(122) 상부에 식각 정지막(124) 및 연마 정지막(126)을 차례로 적층하고, 이들 막들(126, 124, 122, 120)에 비아(128)를 형성하고, 연마 정지막(126) 상부에 제 4층간 절연막(130)을 형성하고, 제 4층간 절연막(130) 및 연마 정지막(126)을 식각하여 금속 배선의 트렌치를 형성함과 동시에, 트렌치 바닥보다 높게 비아(128)의 상부 일부를 돌출시킨다. 이에 따라, 트렌치 바닥보다 높게 돌출된 비아와 다마신 공정에 의해 형성된 금속 배선의 콘택 면적이 증가하게 된다.
이상 설명한 바와 같이, 본 발명은, 다마신 금속 배선과 수직으로 연결되는 비아 제조 공정시 층간 절연막 상부에 식각 정지막 및 연마 정지막을 차례로 적층하고, 연마 정지막, 식각 정지막 및 층간 절연막의 비아홀에 비아를 형성하고, 연마 정지막 상부에 층간 절연막을 형성한 후에, 층간 절연막 및 연마 정지막을 식각하여 금속 배선의 트렌치를 형성하면서, 비아의 상부면 일부를 트렌치바닥보다 높게 돌출시킴으로써, 다마신 금속 배선과 비아 표면의 콘택 면적을 증가시켜 배선 저항을 크게 낮출 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (3)

  1. 반도체 소자의 다마신 구조의 금속 배선을 제조하는 방법에 있어서,
    상기 반도체 소자가 형성된 반도체 기판의 구조물에 층간 절연막, 식각 정지막 및 연마 정지막을 순차적으로 형성하는 단계와,
    상기 연마 정지막, 식각 정지막, 층간 절연막에 비아홀을 형성하고, 상기 비아홀에 갭필된 비아를 형성하는 단계와,
    상기 연마 정지막 및 상기 비아 전면에 층간 절연막을 형성하는 단계와,
    상기 층간 절연막 및 연마 정지막을 식각하여 배선용 트렌치를 형성하면서, 상기 트렌치 바닥보다 높게 상기 비아의 상부면을 돌출시키는 단계와,
    상기 층간 절연막 및 연마 정지막의 트렌치에 갭필되며 상기 돌출된 비아와 연결되도록 배선을 형성하는 단계
    를 포함하는 다마신을 이용한 금속 배선의 제조 방법.
  2. 제 1항에 있어서,
    상기 연마 정지막은, 상기 식각 정지막과 식각 선택성이 있는 절연 물질로 형성하는 것을 특징으로 하는 다마신을 이용한 금속 배선의 제조 방법.
  3. 제 1항에 있어서,
    상기 비아를 형성하는 단계는, 상기 비아홀에 금속막을 갭필하고, 평탄화 공 정으로 상기 연마 정지막 표면이 드러날 때까지 상기 금속막을 평탄화하여 비아를 형성하는 것을 특징으로 하는 다마신을 이용한 금속 배선의 제조 방법.
KR1020060116782A 2006-11-24 2006-11-24 다마신을 이용한 금속 배선의 제조 방법 KR100827498B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060116782A KR100827498B1 (ko) 2006-11-24 2006-11-24 다마신을 이용한 금속 배선의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060116782A KR100827498B1 (ko) 2006-11-24 2006-11-24 다마신을 이용한 금속 배선의 제조 방법

Publications (1)

Publication Number Publication Date
KR100827498B1 true KR100827498B1 (ko) 2008-05-06

Family

ID=39649699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060116782A KR100827498B1 (ko) 2006-11-24 2006-11-24 다마신을 이용한 금속 배선의 제조 방법

Country Status (1)

Country Link
KR (1) KR100827498B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170221816A1 (en) * 2013-03-12 2017-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Back End of Line Semiconductor Device Processing
KR20190064400A (ko) * 2017-11-30 2019-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상호연결 구조물들 및 그 형성 방법들
US11177163B2 (en) 2020-03-17 2021-11-16 International Business Machines Corporation Top via structure with enlarged contact area with upper metallization level
US11367651B2 (en) 2019-07-18 2022-06-21 Samsung Electronics Co., Ltd. Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001915A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 반도체소자 제조방법
KR20040011875A (ko) 2002-07-31 2004-02-11 삼성전자주식회사 반도체 장치의 배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001915A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 반도체소자 제조방법
KR20040011875A (ko) 2002-07-31 2004-02-11 삼성전자주식회사 반도체 장치의 배선 형성 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170221816A1 (en) * 2013-03-12 2017-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Back End of Line Semiconductor Device Processing
US10522391B2 (en) * 2013-03-12 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for back end of line semiconductor device processing
US11398405B2 (en) 2013-03-12 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for back end of line semiconductor device processing
KR20190064400A (ko) * 2017-11-30 2019-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상호연결 구조물들 및 그 형성 방법들
KR102281051B1 (ko) 2017-11-30 2021-07-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 상호연결 구조물들 및 그 형성 방법들
US11367651B2 (en) 2019-07-18 2022-06-21 Samsung Electronics Co., Ltd. Semiconductor device
US11177163B2 (en) 2020-03-17 2021-11-16 International Business Machines Corporation Top via structure with enlarged contact area with upper metallization level

Similar Documents

Publication Publication Date Title
KR100640662B1 (ko) 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
US20080044990A1 (en) Method for Fabricating A Semiconductor Device Comprising Surface Cleaning
US6121146A (en) Method for forming contact plugs of a semiconductor device
US7348240B2 (en) Method for forming metal line in flash memory device
US9269663B2 (en) Single pattern high precision capacitor
KR20200029835A (ko) 반도체 소자의 배선 형성 방법 및 이에 의한 반도체 소자의 배선
US7064044B2 (en) Contact etching utilizing multi-layer hard mask
US20070018341A1 (en) Contact etching utilizing partially recessed hard mask
KR100827498B1 (ko) 다마신을 이용한 금속 배선의 제조 방법
US20070072334A1 (en) Semiconductor fabrication process employing spacer defined vias
KR100684905B1 (ko) 다마신 공정의 방법
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
KR100783868B1 (ko) 반도체장치의 제조방법 및 반도체장치
KR100791694B1 (ko) 듀얼 다마신을 이용한 금속 배선의 제조 방법
KR100613283B1 (ko) 반도체 소자의 배선 형성방법
KR20060114181A (ko) 반도체 소자의 구리배선 형성방법
KR100791707B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
KR100641498B1 (ko) 듀얼 다마신 구조를 갖는 금속 배선의 제조 방법
KR100955838B1 (ko) 반도체 소자 및 그 배선 제조 방법
KR100832018B1 (ko) 반도체 소자 및 그 제조 방법
KR20110013033A (ko) 매립게이트를 구비한 반도체장치 제조 방법
KR100642413B1 (ko) 다마신 금속 게이트 형성 방법
KR20040077307A (ko) 다마신 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee