KR100684905B1 - 다마신 공정의 방법 - Google Patents
다마신 공정의 방법 Download PDFInfo
- Publication number
- KR100684905B1 KR100684905B1 KR1020050073882A KR20050073882A KR100684905B1 KR 100684905 B1 KR100684905 B1 KR 100684905B1 KR 1020050073882 A KR1020050073882 A KR 1020050073882A KR 20050073882 A KR20050073882 A KR 20050073882A KR 100684905 B1 KR100684905 B1 KR 100684905B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- insulation layer
- wiring insulation
- film
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 238000009413 insulation Methods 0.000 claims abstract description 81
- 239000000126 substance Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000203 mixture Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000005498 polishing Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000007521 mechanical polishing technique Methods 0.000 claims abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- -1 Polyimide-F Polymers 0.000 claims description 8
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 8
- 229920000412 polyarylene Polymers 0.000 claims description 8
- 229920000417 polynaphthalene Polymers 0.000 claims description 8
- 239000005368 silicate glass Substances 0.000 claims description 7
- GUHKMHMGKKRFDT-UHFFFAOYSA-N 1785-64-4 Chemical compound C1CC(=C(F)C=2F)C(F)=C(F)C=2CCC2=C(F)C(F)=C1C(F)=C2F GUHKMHMGKKRFDT-UHFFFAOYSA-N 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- 239000004965 Silica aerogel Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 4
- 150000002170 ethers Chemical class 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 4
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229920000052 poly(p-xylylene) Polymers 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 150000004760 silicates Chemical class 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 239000002002 slurry Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 110
- 239000010408 film Substances 0.000 description 85
- 239000011229 interlayer Substances 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910018557 Si O Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- 125000000217 alkyl group Chemical group 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000006748 scratching Methods 0.000 description 2
- 230000002393 scratching effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- ZNOCGWVLWPVKAO-UHFFFAOYSA-N trimethoxy(phenyl)silane Chemical compound CO[Si](OC)(OC)C1=CC=CC=C1 ZNOCGWVLWPVKAO-UHFFFAOYSA-N 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
다마신 공정의 방법을 제공한다. 이 방법은 반도체기판 상에 배선절연막을 형성한 후, 배선절연막을 패터닝하여 이를 관통하는 개구부를 갖는 배선절연막 패턴을 형성하는 단계, 배선절연막 패턴 상에 개구부를 채우는 도전막을 형성한 후, 배선절연막 패턴의 상부면이 노출될 때까지 도전막을 화학적 기계적 연마 기술을 사용하여 식각하여, 개구부를 채우는 도전막 패턴을 형성하는 단계를 포함한다. 이어서, 화학적 기계적 연마에 의해 손상된 배선절연막 패턴의 상부영역을 선택적으로 제거한다. 이때, 배선절연막은 높이에 따라 화학적 조성이 달라지도록 형성하고, 배선절연막 패턴의 상부영역을 선택적으로 제거하는 단계는 배선절연막의 높이에 따른 화학적 조성의 차이에 따른 식각 선택성을 이용한다.
Description
도 1은 화학적 기계적 연마 공정에서 발생하는 배선절연막 상부면의 스크래치를 보여주는 주사현미경 사진이다.
도 2 내지 도 7은 본 발명의 일 실시예에 따른 다마신 공정의 방법을 설명하기 위한 공정단면도들이다.
도 8은 본 발명의 다른 실시예에 따른 다마신 공정의 방법을 설명하기 위한 공정단면도이다.
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 다마신 공정의 방법에 관한 것이다.
일반적으로, 반도체 장치는 트랜지스터, 저항, 커패시터 및 이들을 전기적으로 연결하는 배선 등의 전기적 장치들 및 상기 전기적 장치들을 구조적으로 지지하는 동시에 전기적으로 절연시키는 절연막들을 포함한다. 그런데, 반도체 장치가 고집적화됨에 따라, 이를 구성하는 상기 전기적 장치들은 미세화되는 동시에 조밀화되고 있다. 하지만, 상기 미세화 추세는 상기 배선의 단면적을 감소시킴으로써 그 저항값을 높이고, 상기 조밀화 추세는 서로 인접한 배선에 의한 RC 지연(RC delay) 현상 및 간섭 현상을 유발한다. 이러한 배선의 저항 증가, RC 지연 현상 및 간섭 현상 등은 반도체 장치의 동작 속도의 증가를 방해하는 원인들이다.
이러한 문제들을 극복하기 위해, 낮은 저항값을 갖는 구리를 배선 물질로 사용하는 기술 및 낮은 유전 상수를 갖는 물질막(low-k dielectric)을 배선 절연막(intermetal dielectric, IMD)으로 사용하는 기술 등이 제안되고 있다. 잘 알려진 것처럼, 구리는 가장 일반적으로 사용되는 배선 물질 중의 하나인 알루미늄에 비해 전기 전도도(electrical conductivity)가 높고, 알루미늄의 주된 문제의 하나인 전자이동(electromigration, EM) 현상을 억제하는 특성이 양호하다. 따라서, 구리의 이러한 낮은 저항 특성에 의해, 상술한 RC 지연에 따른 데이터 처리 속도의 감소 및 소모 전력의 증가와 같은 문제들은 최소화될 수 있다. 또한, 상기 구리 배선을 사용하는 반도체 제품은 상기 전자 이동(EM) 현상에 따른 제품 불량 및 공정 제약이 없기 때문에, 알루미늄 배선을 사용하는 같은 디자인의 반도체 제품에 비해 일반적으로 수율(yield)이 높다.
하지만, 알려진 바와 같이, 상기 구리는 기상 증착 및 건식 식각 공정을 적용하기 어려운 물질이다. 따라서, 상기 구리를 배선으로 사용하기 위해서는, 개구부를 갖는 층간절연막 패턴을 형성하고, 상기 개구부를 채우는 구리막을 형성한 후, 화학적 기계적 연마(chemical mechanical polishing, CMP) 기술을 사용하여 상기 구리막을 식각하는 단계를 포함하는 소위 다마신(damascene) 공정이 필요하다. 이때, 상기 층간절연막 패턴은 상술한 것처럼 저유전막(low-k dielectric)으로 형 성된다. 하지만, 저유전막은 기계적 특성이 취약하기 때문에, 상기 화학적 기계적 연마의 단계에서, 상기 층간절연막의 상부면에는 스크래치가 형성될 수 있다. 도 1은 상기 화학적 기계적 연마에서 발생한 스크래치를 보여주는 주사현미경 사진이다.
상기 스크래치가 형성될 경우, 후속 공정에서 증착되는 도전성 물질 또는 상기 화학적 기계적 연마 공정에서 사용된 금속성 식각 잔존물들에 대한 제거가 어렵다. 따라서, 상기 스크래치는 배선들 사이의 누설 전류를 유발하는 주요한 원인이며, 나아가 제품의 신뢰성을 저하시키는 원인이다. 이러한 스크래치의 문제를 극복하기 위해, 상기 층간절연막 패턴 상에 소정의 희생막을 형성할 수도 있지만, 이러한 희생막의 추가적인 형성은 공정 단계의 증가 및 그에 따른 제품 제조 비용의 증가로 이어지는 문제를 갖는다. 또한, 상술한 RC 지연의 문제를 최소화하기 위해서는, 상기 희생막을 제거하는 또다른 추가적인 공정이 필요하다. 특히, 상기 희생막을 화학적 기계적 연마를 통해 제거할 경우, 상술한 스크래치의 문제는 극복될 수 없다.
본 발명이 이루고자 하는 기술적 과제는 저유전 층간절연막 상에 형성되는 스크래치의 문제를 해결할 수 있는 다마신 공정의 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 제조 비용의 증가를 초래하는 희생막의 추가적인 형성 및 제거의 단계들없이, 저유전 층간절연막 상에 형성되는 스크래치의 문제를 해결할 수 있는 다마신 공정의 방법을 제공하는 데 있다.
상기 기술적 과제들을 달성하기 위하여, 본 발명은 화학적 조성이 다른 층들을 하나의 공정 챔버에서 연속적으로 형성하는 단계를 포함하는 다마신 공정의 방법을 제공한다. 이 방법은 반도체기판 상에 배선절연막을 형성한 후, 상기 배선절연막을 패터닝하여 이를 관통하는 개구부를 갖는 배선절연막 패턴을 형성하는 단계, 상기 배선절연막 패턴 상에 상기 개구부를 채우는 도전막을 형성한 후, 상기 배선절연막 패턴의 상부면이 노출될 때까지 상기 도전막을 화학적 기계적 연마 기술을 사용하여 식각하는 단계를 포함한다. 그 결과, 상기 개구부를 채우는 도전막 패턴이 형성된다. 이어서, 상기 화학적 기계적 연마에 의해 손상된 상기 배선절연막 패턴의 상부영역을 선택적으로 제거한다. 이때, 상기 배선절연막은 높이에 따라 화학적 조성이 달라지도록 형성하고, 상기 배선절연막 패턴의 상부영역을 선택적으로 제거하는 단계는 상기 배선절연막의 높이에 따른 화학적 조성의 차이에 따른 식각 선택성을 이용한다.
본 발명의 실시예들에 따르면, 상기 배선절연막은 SiOC, Polyimide, Polyimide-F, Polyarylene ethers(PAE), Polyarylene ethers-F, Benzocyclobutene, Benzocyclobutene-F, Parylene F, Parylene N, Polynaphthalene F, Polynaphthalene N, Teflon-AF, Hydrocarbon-F, HSQ (Hydrogen silsesquioxane), Silica aerogel/xerogel, a-C:F(amorphous fluoro-carbon), MSQ(methyl silsesquioxane) 및 FSG(fluorinated silicate glass)를 포함하는 저유전 물질들 중의 한가지로 형성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 배선절연막을 형성하는 단계는 SiOC로 이루어지는 주 배선절연막을 형성한 후, 상기 주 배선절연막보다 산소의 함량이 증가된 상부 배선절연막을 형성하는 단계를 포함할 수 있다. 이때, 상기 주 배선절연막 및 상기 상부 배선절연막은 하나의 공정 챔버 내에서 연속적으로 만들어진다. 본 발명의 다른 실시예에 따르면, 상기 주 배선절연막을 형성하기 전에, 상기 주 배선절연막보다 산소의 함량이 증가된 하부 배선절연막을 형성하는 단계를 더 포함할 수 있다. 이 경우, 상기 하부 배선절연막, 주 배선절연막 및 상부 배선절연막은 하나의 공정 챔버 내에서 연속적으로 만들어진다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막을 다른 영역 또는 막과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1막질로 언급된 막질이 다른 실시예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.
도 2 내지 도 7은 본 발명에 따른 다마신 공정의 방법을 설명하기 위한 공정 단면도들이다.
도 2를 참조하면, 반도체기판(100)의 소정영역에 활성영역들을 한정하는 소자분리막 패턴들(110)을 형성한다. 상기 활성영역 상에 게이트 전극들(120)을 형성한 후, 상기 게이트 전극들(120)을 마스크로 사용하여 상기 활성영역에 불순물 영역들(130, Doped Regions)을 형성한다. 상기 불순물 영역들(130)은 상기 게이트 전극들(120)들과 함께 트랜지스터를 구성한다.
상기 불순물 영역들(130)이 형성된 결과물 상에 층간절연막(140, Inter Layer Dielectric: ILD)을 형성한다. 상기 층간절연막(140)을 패터닝하여, 상기 불순물 영역들(130)의 상부면을 노출시키는 콘택 홀들을 형성한 후, 상기 콘택 홀들을 채우는 콘택 플러그들(150)을 형성한다. 상기 층간절연막(140)은 실리콘 산화막 및 저유전막(Low-k dielectric) 중에서 선택된 적어도 한가지로 형성될 수 있다. 상기 실리콘 산화막은 MTO(Medium temperature CVD oxide), HTO(High temperature CVD oxide), TEOS(Tetra-Ethyl-Ortho-Silicate), PSG(Phosphorus silicate glass), BSG(Boron silicate glass) 및 BPSG(Boron-phosphorus silicate glass) 중의 한가지일 수 있고, 상기 저유전막은 SiOC, Polyimide, Polyimide-F, Polyarylene ethers(PAE), Polyarylene ethers-F, Benzocyclobutene, Benzocyclobutene-F, Parylene F, Parylene N, Polynaphthalene F, Polynaphthalene N, Teflon-AF, Hydrocarbon-F, HSQ (Hydrogen silsesquioxane), Silica aerogel/xerogel, a-C:F(amorphous fluoro-carbon), MSQ(methyl silsesquioxane) 및 FSG(fluorinated silicate glass) 중의 한가지일 수 있다.
상기 콘택 플러그들(150)을 형성하는 단계는 상기 층간절연막(140) 상에 상기 콘택 홀들을 채우는 콘택 도전막을 형성한 후, 상기 층간절연막(140)의 상부면이 노출될 때까지 상기 콘택 도전막을 식각하는 단계를 포함한다. 이때, 상기 콘택 도전막은 텅스텐, 다결정 실리콘, 알루미늄 및 구리 중의 한가지로 형성될 수 있다. 상기 콘택 도전막을 구리로 형성하는 경우, 상기 층간절연막(140)은 저유전막인 것이 바람직하다. 이 경우, 상기 콘택 플러그(150)와 후속 공정에서 형성되는 배선(도 6의 175 참조)을 동시에 형성하는 이중 다마신 공정이 사용될 수도 있다. 이중 다마신 공정에 대한 구체적인 방법은 한국출원번호 10-2003-0087351호에 개시되고 있으며, 이러한 기술들은 본 발명에 적용될 수 있다.
도 3을 참조하면, 상기 콘택 플러그들(150)이 형성된 결과물 상에 배선절연막(160, Inter Metal Dielectric: IMD)을 형성한다. 본 발명의 실시예들에 따르면, 상기 배선절연막(160)은 저유전막(Low-k dielectric)으로 형성된다. 상기 저유전막은, 상술한 것처럼, SiOC, Polyimide, Polyimide-F, Polyarylene ethers(PAE), Polyarylene ethers-F, Benzocyclobutene, Benzocyclobutene-F, Parylene F, Parylene N, Polynaphthalene F, Polynaphthalene N, Teflon-AF, Hydrocarbon-F, HSQ (Hydrogen silsesquioxane), Silica aerogel/xerogel, a-C:F(amorphous fluoro-carbon), MSQ(methyl silsesquioxane) 및 FSG(fluorinated silicate glass) 중의 한가지일 수 있다.
본 발명의 일 실시예에 따르면, 상기 배선절연막(160)은 화학 기상 증착 공정을 이용하여 형성되는 SiOC막일 수 있다. 상기 SiOC막은 알킬 그룹(alkyl group)을 포함하는 실리콘 산화막으로 낮은 유전율을 가질 뿐만 아니라 유기물 재료보다 열적 및 기계적 특성이 우수하다. 상기 알킬 그룹의 공간배치적 장애(steric hindrance)는 박막 내에서 나노 공극(nano-void)를 형성하기 때문에, 상기 SiOC막은 저유전 상수를 가질 수 있다. 보다 자세하게는, SiO2막의 경우 Si-O의 결합 모드(bonding mode)가 완전하게 서로 결합된 형태, 즉 Si-O의 네트워크를 구성하기 때문에, Si-O 결합(bonding)의 내부 크기는 nm이하의 크기로 매우 작다. 이에 비해, SiOC막의 경우, 증착과정에서 나타나는 불규칙한 반응에 의하여, 상기 Si-O의 네트워크를 깨는 Si-CH3가 형성된다. 이러한 Si-O의 네트워크 파괴는 SiOC막의 내부에 수 nm정도 크기의 공극을 형성한다. 이러한 공극들은 SiOC막의 밀도를 감소시키기 때문에, SiOC막 전체의 분극률을 감소시킨다. 이에 따라, SiOC막은 SiO2에 비해 적은 3 이하의 유전상수(k)를 갖게 된다. 결과적으로, SiOC막의 유전상수는 알킬 그룹의 밀도에 의존하며, 알킬 그룹이 과다할 경우 열적/역학적인 안정성이 약화된다.
상기 SiOC막은 플라즈마 강화 화학적 기상 증착(Plasma Enhanced Chemical Vapor Deposition: PECVD) 기술을 사용하여 형성될 수 있다. 상기 PECVD는 실리콘 함유 전구체(silicon containing precursor)와 산소 가스를 공정 가스로 사용하고, 아르곤 가스 또는 헬륨 가스를 운반 가스로 사용한다. 본 발명의 일 실시예에 따르면, 상기 실리콘 함유 전구체는 PTMSM(phenyltrimethoxy-silane:C6H5Si(OCH3)2, TMS(trimethylsilane: Si(CH3)4) 및 BTMSM(Bis-trimethysilyl-methane:H9C3-Si-CH2-Si-C3H9) 중에서 선택된 한가지일 수 있다. 상기 SiOC막을 형성하는 단계는 ICPCVD(Inductively Coupled Plasma Chemical Vapor Deposition) 방법 등의 고밀도 플라즈마 CVD 방법을 사용할 수도 있다.
본 발명에 따르면, 상기 배선절연막(160)은 높이에 따라 다른 화학적 조성을 갖는다. 그 결과, 도 3에 도시한 것처럼, 상기 배선 절연막(160)은 주 배선절연막(162) 및 상부 배선절연막(163)으로 구분될 수 있다. 이러한 화학적 조성의 변화는 상기 배선절연막(160)의 증착 공정에서 공정 가스의 조성 및 공정 조건을 시간에 따라 변화시키는 방법을 통해 달성될 수 있다. 상기 배선절연막(160)을 SiOC막으로 형성하는 경우, 상기 실리콘 함유 전구체와 산소 가스의 비율을 변화시키는 방법을 통해 상기 배선절연막(160)의 화학적 조성을 변화시킬 수 있다. 본 발명의 일 실시예에 따르면, 상기 상부 배선절연막(163)은 상기 실리콘 함유 전구체에 대한 상기 산소 가스의 비율이 증가된 공정 조건에서 형성된다. 이에 따라, 상기 상부 배선절연막(163)은 실리콘 산화막과 유사한 화학적 조성을 갖도록 만들어질 수 있다. 이때, 상기 주 배선절연막(162) 및 상기 상부 배선절연막(163)은 동일한 공정 챔버 내에서 연속적으로 형성된다. 그 결과, 본 발명에 따르면, 실리콘 산화막과 유사한 화학적 조성을 갖는 상기 상부 배선절연막(163)을 별도로 형성할 필요가 없다.
도 4를 참조하면, 상기 배선절연막(160)을 패터닝하여, 상기 콘택 플러그(150)의 상부면을 노출시키는 개구부(169)를 갖는 배선절연막 패턴(165)을 형성한다. 상기 배선절연막(160)을 패터닝하는 단계는 사진 공정을 통해 형성한 포토레지스트 패턴(도시하지 않음)을 식각 마스크로 사용하는 단계를 포함할 수 있다. 이에 더하여, 이 단계는 상기 층간절연막(140) 및 상기 콘택 플러그(150)에 대해 식각 선택성을 갖는 식각 레서피를 사용하여, 상기 배선절연막(160)을 이방적으로 식각하는 단계를 포함할 수 있다. 이때, 상기 개구부(169)는 후속 배선 형성 공정에서 배선들(도 6의 175)의 모양을 정의하는 주형(mold)으로 사용된다. 상술한 실시예에 따르면, 상기 배선절연막 패턴(165)은 차례로 적층된 주 배선절연막 패턴(167) 및 상부 배선절연막 패턴(168)으로 구성된다. 상기 주 및 상부 배선절연막 패턴들(167, 168)은 각각 상기 주 및 상부 배선절연막(162, 163)이 상기 패터닝 단계에서 식각된 결과물들에 해당한다.
본 발명의 다른 실시예에 따르면, 상기 개구부(169) 형성을 위한 식각 단계에서, 상기 층간절연막(140)이 과도하게 리세스되는 문제를 방지하기 위해, 도 8에 도시한 것처럼, 상기 층간절연막(140)의 상부에는 식각방지막(etch stop layer, 180)이 더 형성될 수도 있다. 상기 식각방지막(180)은 상기 배선절연막(160)을 형성하기 전에 형성되며, 상기 배선절연막(160)에 대해 식각 선택성을 갖는 물질인 것이 바람직하다. 예를 들면, 상기 식각방지막(180)은 실리콘 질화막일 수 있다.
한편, 후속 화학적 기계적 연마 공정에서의 상기 배선절연막(160)에 인가되는 기계적 스트레스 및 그에 따른 상기 배선절연막(160)의 손상을 최소화하기 위해서, 상기 배선절연막(160)과 그 하부막 사이의 접착력은 증가될 필요가 있다. 이러한 배선 절연막(160)의 접착력 개선을 위해, 상기 배선절연막(160)은 그 하부막(예를 들면, 상기 식각방지막(180))에 대해 우수한 접착력을 갖는 물질로 형성하는 것이 바람직하다. 이를 위해, 상기 배선절연막(160)을 형성하는 단계는 상기 주 배선절연막(162)을 형성하기 전에 그 하부막(예를 들면, 상기 식각방지막(180)) 상에 하부 배선절연막을 형성하는 단계를 더 포함할 수 있다. 상기 하부 배선절연막은 상술한 개구부 형성을 위한 패터닝 공정에서 식각되어, 상기 배선절연막 패턴(160)을 구성하는 하부 배선절연막 패턴(166)이 된다. 즉, 상기 배선절연막 패턴(165)은 차례로 적층된 하부 배선절연막 패턴(166), 주 배선절연막 패턴(167) 및 상부 배선절연막 패턴(168)으로 구성된다.
앞서 상기 상부 배선절연막(163)의 경우와 마찬가지로, 상기 하부 배선절연막은 상기 배선절연막(160)의 증착 공정에서 공정 가스의 조성 및 공정 조건을 시간에 따라 변화시키는 방법을 통해 형성될 수 있다. 즉, 상기 하부 배선절연막은 상기 실리콘 함유 전구체에 대한 상기 산소 가스의 비율이 증가된 공정 조건에서 형성된다. 이에 따라, 상기 하부 배선절연막은 실리콘 산화막과 유사한 화학적 조성을 갖는다. 실리콘 산화막은 상기 식각방지막(180)(즉, 실리콘 질화막)에 대해 우수한 접착력을 갖는다는 점에서, 이러한 실시예에 따른 배선절연막(160)은 그 하부막(즉, 상기 식각방지막(180))에 대해 개선된 접착력을 갖는다. 이에 더하여, 상 기 하부 배선절연막 역시 상기 주 배선절연막(162)와 동일한 공정 챔버 내에서 연속적으로 형성될 수 있다. 그 결과, 앞서 상부 배선절연막(163)의 경우와 마찬가지로, 상기 하부 배선절연막을 별도로 형성할 필요가 없다.
도 5를 참조하면, 상기 배선절연막 패턴(165)이 형성된 결과물 상에, 상기 개구부(169)를 채우는 도전막(170)을 형성한다. 상기 도전막(170)은 구리, 텅스텐, 알루미늄, 다결정 실리콘, 티타늄, 탄탈륨, 티타늄 질화막 및 탄탈륨 질화막 중에서 선택된 적어도 한가지일 수 있다. 본 발명의 일 실시예에 따르면, 상기 도전막(170)은 전기 도금 기술을 사용하여 형성되는 구리막일 수 있다.
상기 도전막(170)을 구리로 형성할 경우, 도 5에 도시된 것처럼, 상기 도전막(170)은 씨드층(171)과 구리막(172)으로 형성될 수 있다. 상기 씨드층(171)은 스퍼터링 등의 기술을 사용하여 형성될 수 있으며, 상기 개구부(169)의 내벽을 콘포말하게 덮도록 형성된다. 이후, 상기 씨드층(171)을 전극으로 사용하는 전기 도금 기술을 통해 상기 개구부(169)를 채우는 구리막(172)을 형성한다.
도 6을 참조하면, 상기 배선절연막 패턴(165)의 상부면이 노출될 때까지 상기 도전막(170)을 식각함으로써, 상기 개구부(169)를 채우는 배선(175)을 형성한다. 이때, 상술한 실시예에 따르면, 상기 배선(175)은 도시한 것처럼 상기 씨드층(171) 및 구리막(172)이 식각된 결과물인 씨드 패턴(176) 및 구리 패턴(177)으로 구성될 수 있다. 상기 배선(175)을 형성하는 단계는 화학적 기계적 연마(chemical mechanical polishing; CMP) 기술을 사용하여 상기 도전막(170)을 평탄화 식각하는 단계를 포함하는 것이 바람직하다. 상기 CMP 공정은 상기 상부 배선절연막 패턴 (167)에 대해 식각 선택성을 갖는 슬러리를 사용하여 실시한다.
종래 기술에서 설명한 것처럼, 이러한 CMP 공정은 상기 배선절연막 패턴(165)의 상부면에 스크래치와 같은 식각 손상을 초래한다. 하지만, 본 발명에 따르면, 상기 배선절연막 패턴(165)의 상부 영역은 실리콘 산화막과 유사한 화학적 조성을 갖는 상기 상부 배선절연막 패턴(168)이다. 이에 따라, 본 발명은 기계적 손상에 대한 내성의 측면에서 종래 기술에 비해 개선된 효과를 갖는다. 왜냐하면, 실리콘 산화막은 종래 기술에서 배선절연막의 상부 영역을 구성하는 저유전막에 비해 우수한 기계적 특성을 갖기 때문이다. 그럼에도 불구하고, 상기 스크래치가 상기 배선절연막 패턴(165)의 상부면에 형성될 경우, 전류 누설과 같은 제품 결함을 유발할 수 있다는 점에서, 상기 스크래치를 완전히 제거하는 것이 바람직하다.
도 7을 참조하면, 상기 스크래치를 원천적으로 제거하기 위해, 상기 배선절연막 패턴(165)의 상부 영역을 식각한다. 상술한 실시예에 따르면, 이 단계는 상기 주 배선절연막 패턴(167)에 대해 식각 선택성을 갖는 식각 레서피를 사용하여, 상기 상부 배선절연막 패턴(168)을 제거하는 단계를 포함한다. 이 단계에서, 상기 식각 선택성은 상술한 상기 주 배선절연막 패턴(167)과 상기 상부 배선절연막 패턴(168) 사이의 화학적 조성에서의 차이로부터 얻어질 수 있다. 예를 들면, 실리콘 산화막의 식각액으로 잘 알려진, 불산을 포함하는 식각액은 상기 주 배선절연막 패턴(167)에 대한 식각을 최소화하면서 상기 상부 배선절연막 패턴(168)을 선택적으로 제거하는데 이용될 수 있다. 이에 더하여, 상기 CMP 공정에서 발생할 수 있는 금속성 오염을 제거하기 위해, 상기 식각액은 과산화수소 및 염산 등과 같은 화학 제품(chemical) 중의 적어도 한가지를 더 포함할 수 있다. 상기 금속성 오염은 상기 누설 전류의 또다른 원인일 수 있다는 점에서, 이러한 식각액의 조절은 상기 누설 전류의 문제를 극복하는데 도움이 된다.
본 발명에 따르면, 배선절연막의 상부 영역을 선택적으로 제거함으로써 CMP 공정에 의한 식각 손상을 원천적으로 제거할 수 있다. 이에 따라, 스크래치에 의해 유발되는 누설 전류의 문제를 극복할 수 있다. 그 결과, 본 발명에 따른 반도체 장치의 제품 수율은 증가될 수 있다. 또한, 본 발명에 따른 배선 절연막은 화학적 조성이 상이한 층들을 포함하며, 이들 배선 절연막의 각 층들은 하나의 공정 챔버에서 연속적으로 형성된다. 배선 절연막의 각 층들 사이의 이러한 화학적 조성에서의 차이는 상술한 배선절연막의 상부 영역을 선택적으로 제거하기 위한 식각 선택성을 제공한다. 또한, 하나의 공정 챔버에서 각 층들을 연속적으로 형성하기 때문에, 상기 식각 선택성을 갖는 희생막을 별도로 형성할 필요가 없다. 그 결과, 본 발명은 공정 비용의 증가없이 상술한 스크래치의 문제를 해결할 수 있다.
Claims (9)
- 반도체기판 상에 배선절연막을 형성하는 단계;상기 배선절연막을 패터닝하여, 이를 관통하는 개구부를 갖는 배선절연막 패턴을 형성하는 단계;상기 배선절연막 패턴 상에, 상기 개구부를 채우는 도전막을 형성하는 단계;상기 배선절연막 패턴의 상부면이 노출될 때까지 상기 도전막을 화학적 기계적 연마 기술을 사용하여 식각함으로써, 상기 개구부를 채우는 도전막 패턴을 형성하는 단계; 및상기 화학적 기계적 연마에 의해 손상된 상기 배선절연막 패턴의 상부영역을 선택적으로 제거하는 단계를 포함하되,상기 배선절연막은 높이에 따라 화학적 조성이 달라지도록 형성하고, 상기 배선절연막 패턴의 상부영역을 선택적으로 제거하는 단계는 상기 배선절연막의 높이에 따른 화학적 조성의 차이에 따른 식각 선택성을 이용하는 것을 특징으로 하는 다마신 공정의 방법.
- 제 1 항에 있어서,상기 배선절연막은 SiOC, Polyimide, Polyimide-F, Polyarylene ethers(PAE), Polyarylene ethers-F, Benzocyclobutene, Benzocyclobutene-F, Parylene F, Parylene N, Polynaphthalene F, Polynaphthalene N, Teflon-AF, Hydrocarbon-F, HSQ (Hydrogen silsesquioxane), Silica aerogel/xerogel, a-C:F(amorphous fluoro-carbon), MSQ(methyl silsesquioxane) 및 FSG(fluorinated silicate glass)를 포함하는 저유전 물질들 중의 한가지로 형성하는 것을 특징으로 하는 다마신 공정의 방법.
- 제 1 항에 있어서,상기 배선절연막을 형성하는 단계는SiOC로 이루어지는 주 배선절연막을 형성하는 단계; 및상기 주 배선절연막보다 산소의 함량이 증가된 상부 배선절연막을 형성하는 단계를 포함하되,상기 주 배선절연막 및 상기 상부 배선절연막은 하나의 공정 챔버 내에서 연속적으로 만들어지는 것을 특징으로 하는 다마신 공정의 방법.
- 제 3 항에 있어서,상기 주 배선절연막을 형성하기 전에,상기 주 배선절연막보다 산소의 함량이 증가된 하부 배선절연막을 형성하는 단계를 더 포함하되,상기 하부 배선절연막, 주 배선절연막 및 상부 배선절연막은 하나의 공정 챔버 내에서 연속적으로 만들어지는 것을 특징으로 하는 다마신 공정의 방법.
- 제 3 항에 있어서,상기 도전막 패턴을 형성하는 단계는 상기 상부 배선절연막의 상부면이 노출될 때까지, 상기 상부 배선절연막에 대해 식각 선택성을 갖는 슬러리를 사용하여 상기 도전막을 화학적 기계적으로 연마하는 단계를 포함하는 다마신 공정의 방법.
- 제 3 항에 있어서,상기 배선절연막 패턴의 상부영역을 선택적으로 제거하는 단계는 상기 주 배선절연막에 대해 식각 선택성을 갖는 식각 레서피를 사용하여, 상기 상부 배선절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 다마신 공정의 방법.
- 제 6 항에 있어서,상기 배선절연막 패턴의 상부영역을 선택적으로 제거하는 단계는 불산을 포함하는 식각액을 사용하여 상기 상부 배선절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 다마신 공정의 방법.
- 제 1 항에 있어서,상기 도전막을 형성하는 단계는 구리를 전기 도금 기술로 형성하는 단계를 포함하는 것을 특징으로 하는 다마신 공정의 방법.
- 제 1 항에 있어서,상기 배선절연막을 형성하기 전에, 상기 반도체기판 상에 식각 저지막을 형성하는 단계를 더 포함하는 다마신 공정의 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050073882A KR100684905B1 (ko) | 2005-08-11 | 2005-08-11 | 다마신 공정의 방법 |
| US11/498,888 US7351653B2 (en) | 2005-08-11 | 2006-08-03 | Method for damascene process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050073882A KR100684905B1 (ko) | 2005-08-11 | 2005-08-11 | 다마신 공정의 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070019172A KR20070019172A (ko) | 2007-02-15 |
| KR100684905B1 true KR100684905B1 (ko) | 2007-02-20 |
Family
ID=37743068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050073882A KR100684905B1 (ko) | 2005-08-11 | 2005-08-11 | 다마신 공정의 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7351653B2 (ko) |
| KR (1) | KR100684905B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050166387A1 (en) * | 2003-06-13 | 2005-08-04 | Cook Robert L. | Method and apparatus for forming a mono-diameter wellbore casing |
| KR100558036B1 (ko) * | 2004-12-28 | 2006-03-07 | 주식회사 하이닉스반도체 | 반도체메모리장치의 제조 방법 |
| US7790540B2 (en) * | 2006-08-25 | 2010-09-07 | International Business Machines Corporation | Structure and method to use low k stress liner to reduce parasitic capacitance |
| DE102007020269A1 (de) * | 2007-04-30 | 2008-11-06 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterstruktur mit einer elektrischen Verbindung und Verfahren zu ihrer Herstellung |
| WO2012178147A2 (en) * | 2011-06-24 | 2012-12-27 | University Of Florida Resarch Foundation, Inc. | Solid state heating source and plasma actuators including extreme materials |
| CN103085385B (zh) * | 2011-10-28 | 2017-02-15 | 深圳光启高等理工研究院 | 一种聚四氟乙烯基板及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307633A (ja) * | 1997-11-17 | 1999-11-05 | Sony Corp | 低誘電率膜を有する半導体装置、およびその製造方法 |
| US6503827B1 (en) * | 2000-06-28 | 2003-01-07 | International Business Machines Corporation | Method of reducing planarization defects |
| JP2002134505A (ja) | 2000-10-12 | 2002-05-10 | Promos Technologies Inc | 金属配線の製造方法 |
| KR20020078368A (ko) | 2001-04-09 | 2002-10-18 | 삼성전자 주식회사 | 무기 저유전막을 이용한 반도체 장치의 제조 방법 |
| KR20040107135A (ko) | 2003-06-12 | 2004-12-20 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리배선 형성방법 |
-
2005
- 2005-08-11 KR KR1020050073882A patent/KR100684905B1/ko active IP Right Grant
-
2006
- 2006-08-03 US US11/498,888 patent/US7351653B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7351653B2 (en) | 2008-04-01 |
| KR20070019172A (ko) | 2007-02-15 |
| US20070037383A1 (en) | 2007-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7425501B2 (en) | Semiconductor structure implementing sacrificial material and methods for making and implementing the same | |
| US6861347B2 (en) | Method for forming metal wiring layer of semiconductor device | |
| US6573168B2 (en) | Methods for forming conductive contact body for integrated circuits using dummy dielectric layer | |
| US6583043B2 (en) | Dielectric between metal structures and method therefor | |
| US6815331B2 (en) | Method for forming metal wiring layer of semiconductor device | |
| KR100684905B1 (ko) | 다마신 공정의 방법 | |
| US6035530A (en) | Method of manufacturing interconnect | |
| US5880030A (en) | Unlanded via structure and method for making same | |
| US20030222349A1 (en) | Semiconductor device with multilayer interconnection structure | |
| US6162722A (en) | Unlanded via process | |
| KR100827498B1 (ko) | 다마신을 이용한 금속 배선의 제조 방법 | |
| JP2001118928A (ja) | 集積回路の製造方法 | |
| US6358845B1 (en) | Method for forming inter metal dielectric | |
| US6399482B1 (en) | Method and structure for a conductive and a dielectric layer | |
| KR100905828B1 (ko) | 반도체 소자의 금속 배선 및 그 형성 방법 | |
| KR20060114181A (ko) | 반도체 소자의 구리배선 형성방법 | |
| JP2003338539A (ja) | 半導体素子の金属配線形成方法 | |
| KR100791707B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| KR100389041B1 (ko) | 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법 | |
| KR100641498B1 (ko) | 듀얼 다마신 구조를 갖는 금속 배선의 제조 방법 | |
| KR100685883B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010077743A (ko) | 비트 라인 및 그 제조 방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020018610A (ko) | 집적 디바이스를 위한 이중 상감 콘택트 | |
| KR20050000057A (ko) | 반도체 소자의 구리배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200131 Year of fee payment: 14 |