KR100389041B1 - 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법 - Google Patents

에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법 Download PDF

Info

Publication number
KR100389041B1
KR100389041B1 KR10-2000-0070973A KR20000070973A KR100389041B1 KR 100389041 B1 KR100389041 B1 KR 100389041B1 KR 20000070973 A KR20000070973 A KR 20000070973A KR 100389041 B1 KR100389041 B1 KR 100389041B1
Authority
KR
South Korea
Prior art keywords
film
hsq
low dielectric
forming
opening
Prior art date
Application number
KR10-2000-0070973A
Other languages
English (en)
Other versions
KR20020012106A (ko
Inventor
김원진
이수근
신홍재
한재현
김재학
강호규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US09/919,628 priority Critical patent/US20020033486A1/en
Publication of KR20020012106A publication Critical patent/KR20020012106A/ko
Application granted granted Critical
Publication of KR100389041B1 publication Critical patent/KR100389041B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

HSQ막을 층간절연막으로 사용하는 배선 형성 방법이 제공된다. 반도체 기판 상에 배선을 형성하기 위한 층간절연막으로 HSQ막을 형성한 후 HSQ막의 전면을 플라즈마 처리한다. 그러면, HSQ막의 상부가 변형되어 사진 식각 공정에 의해 HSQ막을 패터닝하는 것이 가능해진다. 플라즈마 처리된 HSQ막을 패터닝하여 오프닝을 형성한 후 오프닝을 채우는 도전막을 형성한다. 이와 같은 방법에 의하면, 저유전막인 HSQ막으로 다층 배선 구조를 형성할 수 있으므로, 소자의 RC 지연 현상을 감소시킬 수 있다.

Description

에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법{METHOD OF FORMING AN INTERCONNECTION LINE USING AN HSQ LAYER AS AN INTERDIELECTRIC LAYER}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀더 구체적으로는 HSQ막을 층간절연막으로 사용하는 배선 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 단위 소자들을 전기적으로 연결시키기 위한 금속 배선들은 다층 구조로 형성되고, 이러한 다층 배선 구조에서 각 금속 배선의 단면적 및 금속 배선간의 간격은 점점 감소되고 있다. 이로 인해, 금속 배선의 저항과 금속 배선들 사이에 존재하는 층간절연막에 기인하는 기생 커패시턴스가 증가하여 RC(resistance capacitance) 지연 현상이 발생하고, 이는 반도체 소자의 특성을 저하시키는 원인이 되고 있다.
이를 개선하기 위해, 배선용 도전 물질로 구리를 사용하려는 시도들이 진행되고 있다. 구리는 종래 기술에서 금속 배선으로 사용되었던 알루미늄이나 텅스텐에 비해 비저항이 낮고 전자 이동(electromigration)에 대한 저항 특성이 우수한 물질이다. 이에 더하여, 층간절연막에 기인하는 기생 커패시턴스를 감소시키기 위하여 종래의 실리콘 산화막에 비해 유전율이 낮은 저유전막들을 사용하는 방법들이 제안되고 있으며, 특히 유전 상수가 3.0 정도인 HSQ(hydrogen silsesquioxane)막은 새로운 층간절연막으로 주목받고 있다.
한편, 구리를 사용하는 금속 배선은 다마슨(damascene) 공정에 의해 형성된다. 다마슨 공정은 절연막을 패터닝하여 오프닝을 형성하고 오프닝 내부를 도전 물질로 채운 후 평탄화 식각하는 방법으로 진행된다. 이러한 다마슨 공정에서 층간절연막으로 HSQ막을 사용할 경우, HSQ막을 패터닝하기 위해 사진 공정을 적용할 수없다는 문제가 있다.
구체적으로, HSQ막 상에 포토레지스트막을 도포하고 포토레지스트막의 소정 영역을 선택적으로 노광시킨 후 현상액에 노출시키면 HSQ막이 현상액과 반응하여 크랙(crak)이 발생하게 된다. 따라서, 층간절연막으로 HSQ막을 사용하는 경우, 통상적으로 HSQ막 상에 하드 마스크(hard mask)를 형성한 후 건식 식각하는 방법으로 패터닝을 진행한다. 일례를 들면, HSQ막 상에 실리콘 산화막을 형성하고 실리콘 산화막 상에 포토레지스트 패턴을 형성한 후, 실리콘 산화막과 HSQ막을 차례로 건식 식각하여 HSQ막을 패터닝한다.
그런데, HSQ막 상에 실리콘 산화막을 형성하는 경우, 패터닝 공정에서 실리콘 산화막과 HSQ막을 식각할 때, 식각율의 차이에 의해 패터닝된 오프닝의 측벽에 보잉(bowing) 현상이 발생하게 된다. 즉, 실리콘 산화막과 HSQ막을 동시에 식각하면, 실리콘 산화막에 비해 식각율이 높은 HSQ막이 더많이 식각되어 오프닝의 하부 측벽이 움푹 패이게 된다. 이와 같은 보잉 현상이 발생하면, 도전막을 채우는 후속 공정에서 오프닝의 하부가 채워지지 않아 보이드가 생성된다. 또한, HSQ막 상에 잔류하는 실리콘 산화막으로 인해 층간절연막의 유효 유전 상수값이 증가하게 되는 문제가 있다.
최근에는 HSQ막의 패터닝 방법으로 TiN막을 하드 마스크로 사용하는 방법이 소개되었다. 이러한 HSQ막의 패터닝 방법은 1997년 International Electron Devices Meetings(IEDM)의 777쪽에 "A Degradation-Free Cu/HSQ Damascene Technology using Metal Mask Patterning and Post-CMP Cleaning by ElectrolyticIonized Water" 라는 제목으로 발표된 논문에 Aoki 등에 의해 상세히 보고되어 있다. 이에 따르면, HSQ막 상에 TiN막 및 실리콘 산화막을 차례로 형성한 후 사진 공정으로 실리콘 산화막을 패터닝한다. 실리콘 산화막 패턴을 식각마스크로 사용하여 TiN막을 식각함으로써 HSQ막 패터닝용 하드 마스크인 TiN 패턴을 형성한다. 이후, TiN 패턴을 식각마스크로 사용하여 HSQ막을 식각하여 오프닝을 형성한다.
이와 같은 방법을 적용하면, TiN 패턴을 형성한 후 HSQ막을 식각하므로, 보잉 현상이 발생하는 것을 개선시킬 수 있다. 또한, 도전 물질을 평탄화 식각할 때 HSQ막 상에 남아있는 TiN 패턴이 제거되므로, 층간절연막의 유효 유전 상수값이 증가하는 것도 방지할 수 있다. 그러나, 여러 번의 패터닝 공정을 수행해야 하므로 공정이 복잡해지고 생산성이 저하되는 문제가 있다.
본 발명은 상술한 제반 문제를 해결하기 위해 제안된 것으로, 저유전막인 HSQ막을 층간절연막으로 사용하여 기생 커패시턴스를 감소시킬 수 있음은 물론 공정을 단순화시킬 수 있는 배선 형성 방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1j는 본 발명의 실시예에 의한 배선 형성 방법을 나타내는 단면도들이다.
도 2는 본 발명의 실시예에 따라 형성된 구리 배선을 보여주는 SEM 사진이다.
*도면의 주요 부분에 대한 부호의 설명
10 : 반도체 기판 12 : 절연막
14, 31 : 배리어막 15 : 제 1 금속 배선
16 : 캡핑막 18 : 제 1 저유전막
19 : 식각저지막 20 : 제 1 오프닝
22 : 제 2 저유전막 23 : 플라즈마 처리
25 : 포토레지스트 패턴 29 : 제 2 오프닝
32 : 도전막 32a, 32a′ : 제 2 금속 배선
(구성)
상술한 목적을 달성하기 위한 본 발명에 따른 배선 형성 방법은, 반도체 기판 상에 저유전막을 형성하고 상기 저유전막의 전면을 플라즈마 처리한다. 상기 플라즈마 처리된 저유전막을 패터닝하여 상기 반도체 기판의 소정 영역을 노출시키는 오프닝을 형성한다. 상기 반도체 기판 전면에 상기 오프닝을 채우는 도전막을 형성한다.
본 발명에 있어서, 상기 저유전막은 HSQ막으로 형성하는 것이 바람직하고, 상기 플라즈마 처리 공정은 N2O, NH3, O2, N2, He 및 Ar 중 적어도 어느 하나의 기체를 사용하는 것이 바람직하다.
또한, 상기 도전막을 형성한 후에, 상기 저유전막이 노출되도록 상기 도전막을 평탄화 식각하는 단계를 더 포함하거나 상기 도전막을 사진 식각 공정으로 패터닝 하는 단계를 더 포함하는 것이 바람직하다.
상술한 목적을 달성하기 위한 본 발명에 따른 배선 형성 방법은, 제 1 금속 배선이 형성된 반도체 기판 상에 제 1 저유전막 및 식각저지막을 차례로 형성한다. 상기 식각저지막을 패터닝하여 상기 제 1 저유전막의 소정 영역을 노출시키는 제 1 오프닝을 형성한다. 상기 제 1 오프닝이 형성된 결과물 상에 제 2 저유전막을 형성하고 상기 제 2 저유전막의 전면을 플라즈마 처리한다. 상기 플라즈마 처리된 상기 제 2 저유전막 및 상기 제 1 저유전막을 차례로 패터닝하여 상기 제 1 금속 배선의 소정 영역을 노출시키는 제 2 오프닝을 형성한다. 상기 제 1 및 제 2 저유전막 상에 상기 제 2 오프닝을 채우는 도전막을 형성한다.
(실시예)
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1a 내지 도 1j는 본 발명의 실시예에 의해 듀얼 다마슨(dual damascene) 공정을 사용하는 배선 형성 방법을 나타내는 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상에 절연막(12) 및 제 1 금속 배선(15)을 형성한다. 제 1 금속 배선(15)은 절연막(12) 내부에 형성되고, 바람직하게는 절연막(12)과 제 1 금속 배선(15) 사이에 배리어(barrier)막(14)을 형성한다. 제 1 금속 배선(15)은 통상적인 배선 형성 공정, 예를 들어 다마슨 공정으로 형성한다.
도 1b를 참조하면, 제 1 금속 배선(15)을 포함하는 절연막(12) 상에 캡핑막(16)을 형성한다. 캡핑막(16)은 구리를 사용하여 제 1 금속 배선(15)을 형성한 경우 구리가 금속 배선을 덮는 절연막 내로 확산하는 것을 방지해줄 뿐만 아니라 후속 식각 공정에서 식각저지막의 역할을 한다. 캡핑막(16)은 예를 들어, CVD 방법에 의한 실리콘 질화막으로 형성한다.
캡핑막(16) 상에 제 1 금속 배선(15)을 절연시키기 위한 층간절연막으로 제 1 저유전막인 HSQ막(18)을 형성한다. HSQ막(18)은 스핀코팅법으로 형성하고, 2000 내지 20000 Å의 두께로 형성한다. 이어서, HSQ막(18)에 대한 열처리 공정을 실시한다. 열처리 공정은 HSQ막(18)을 안정화시키기 위해 낮은 온도에서 열처리하는 소프트 베이크(soft bake) 공정 및 HSQ막(18)을 실리콘 산화막으로 변화시키기 위해 높은 온도에서 열처리하는 큐어링(curing) 공정으로 구성된다. 소프트 베이크 공정은, 예를 들어 100 내지 200 ℃의 온도에서 진행하는 용매 증발 단계, 150 내지 250 ℃의 온도에서 진행하는 평탄화 단계 및 250 내지 350 ℃의 온도에서 진행하는 안정화 단계로 이루어진다. 또한, 큐어링 공정은 예를 들어, 불활성 기체인 질소 분위기와 수 torr 정도의 진공 상태에서, 400 ℃ 정도의 온도로 열처리하여 진행한다.
큐어링 공정이 종료된 HSQ막(18) 상에 제 1 저유전막(18)과 식각선택비를 갖는 식각저지막(19), 예를 들어 CVD 공정으로 형성한 실리콘 질화막을 형성한다.
도 1c를 참조하면, 식각저지막(19) 상에 포토레지스트막(도면에 미도시)을 형성한다. 비아용 마스크를 사용하여 포토레지스트막을 패터닝하여 포토레지스트 패턴을 형성한다. 포토레지스트 패턴을 식각마스크로 사용하여 식각저지막(19)을 식각하여 제 1 저유전막(18)의 소정 영역을 노출시키는 제 1 오프닝(20)을 형성한다.
도 1d를 참조하면, 포토레지스트 패턴을 제거한 후, 제 1 오프닝(20)이 형성된 결과물 전면에 HSQ막으로 제 2 저유전막(22)을 형성한다. HSQ막(18)은 스핀코팅법으로 2000 내지 20000 Å의 두께로 형성한 후, 전술한 바와 같이 소프트 베이크 공정 및 큐어링 공정을 진행한다.
도 1e를 참조하면, 제 2 저유전막으로 사용된 HSQ막(22)을 패터닝하기 위한 사진 식각 공정에서 HSQ막(22)이 현상액에 의해 손상되는 것을 방지하기 위해, 본 발명의 특징인 플라즈마 처리(23)를 실시한다. 플라즈마를 형성하기 위한 공정 기체는 예를 들어, N2O, NH3, O2, N2, He 및 Ar 중 적어도 어느 하나의 기체를 사용한다. 또한, 공정 기체를 반응기 내로 주입한 후 100 내지 1000 W 정도의 RF 전력을 인가하여 플라즈마를 형성한다.
HSQ막(22)을 플라즈마 처리하면, HSQ막(22)의 결합 구조가 변하면서 막질이 치밀해진다. 좀더 구체적으로 살펴보면, (HSiO3/2)n의 화학식을 갖는 HSQ막(22)은Si-H, Si-OH 및 Si-O 결합으로 이루어져 있다. 이러한 HSQ막(22)을 플라즈마 처리하면, 플라즈마가 HSQ막(22) 내부의 산화 반응을 촉진시키는 에너지원으로 작용할 뿐만 아니라 플라즈마 내의 반응성 이온 및 라디칼(radical)들이 HSQ막(22)과 반응하여 초기 결합 구조가 변하게 된다. 즉, 초기의 Si-H, Si-OH 및 케이지(cage) 구조의 Si-O 결합이 플라즈마 에너지에 의해 네트워크 구조의 Si-O-Si 결합으로 변하면서 실리콘 산화막과 유사한 특성을 갖게 된다. 또는, 질소와 같은 반응성 기체가 포함된 경우에는 HSQ막(22)이 질소와 반응하여 Si-N-O 결합이 형성되기도 한다.
이때, 플라즈마와 반응하는 HSQ막(22)의 상부층만 치밀화되며, 플라즈마에 의해 영향을 받지 않는 하부층은 HSQ막(22)의 고유 특성을 유지한다. 결국, 원래의 HSQ막에 비해 치밀해진 막이 상부에 형성되어 하부의 HSQ막을 보호하게 된다.
도 1f를 참조하면, 플라즈마 처리된 제 2 저유전막(22)의 전면에 포토레지스트막을 형성한다. 제 2 금속 배선용 마스크를 사용하여 포토레지트스막을 패터닝하여 제 2 저유전막(22)의 소정 영역을 노출시키는 포토레지스트 패턴(25)을 형성한다. 이때, 제 2 저유전막(22)의 표면은 플라즈마 처리(23)로 인해 치밀화된 상태이므로, 패터닝 공정시 현상액에 노출되어도 크랙이 발생하지 않는다.
도 1g를 참조하면, 포토레지스트 패턴(25)을 식각마스크로 사용하여 제 2 및 제 1 저유전막(22,18)을 차례로 건식 식각한다. 이에 따라, 캡핑막(16)의 소정 영역을 노출시키는 비아홀(28) 및 비아홀(28)보다 넓은 폭을 갖는 그루부(27)가 동시에 형성된다. 포토레지스트 패턴(25)을 제거한 후 노출된 캡핑막(16) 및 식각저지막(19)을 제거하여 제 1 금속 배선(15)의 소정 영역을 노출시킨다. 이때, 노출된캡핑막(16) 및 식각저지막(19)을 제거한 후 포토레지스트 패턴(25)을 제거할 수도 있다. 여기서, 비아홀(28) 및 그루브(27)는 제 2 오프닝(29)을 구성한다.
도 1h를 참조하면, 제 2 오프닝(29)이 형성된 결과물 전면에 콘포말하게 배리어막(31)을 형성한다. 배리어막(31)은 구리를 사용하여 금속 배선을 형성하는 경우, 배선을 둘러싸는 제 2 및 제 1 저유전막(22,18)으로 구리가 확산되는 것을 방지하는 역할을 한다. 배리어막(31)은 예를 들어, Ti, TiN, WN, Ta 및 TaN 중 어느 하나로 또는 다층으로 형성한다. 배리어막(31) 상에 제 2 오프닝(29)을 채우는 제 2 금속 배선용 도전막(32)을 형성한다. 제 2 금속 배선용 도전막(32)은 예를 들어, 구리(Cu), 알루미늄(Al) 및 텅스텐(W) 중 어느 하나로 형성한다.
도 1i를 참조하면, 제 2 저유전막(22)의 상부면이 노출될 때까지 도전막(32) 및 배리어막(31)을 평탄화 식각하여 제 2 금속 배선(32a)을 형성한다. 이때, 도전막(32) 및 배리어막(31)은 CMP(chemical mechanical polishing) 또는 에치백(etch-back) 공정을 사용하여 평탄화 식각한다.
이와는 달리, 도 1j에 도시된 바와 같이, 제 2 금속 배선용 도전막(32)를 통상적인 사진 식각 공정으로 패터닝하여 제 2 금속 배선(32a´)을 형성할 수도 있다.
이와 같은 방법에 의하면, 유전율이 낮은 저유전막인 HSQ막을 플라즈마 처리함으로써, HSQ막의 상부를 치밀화시킨다. 그러면, HSQ막 상에 하드 마스크를 형성하지 않고도 사진 식각 공정에 의해 HSQ막을 직접 패터닝 할 수 있게 된다.
표1은 본 발명에 개시된 플라즈마 처리에 의한 HSQ막의 변화를 확인하기 위해 플라즈마 처리한 HSQ막의 굴절율을 측정한 결과이다. 반도체 기판 상에 3700 내지 3900 Å의 두께로 HSQ막을 형성한 후 NH3, N2, N2O 및 O2기체를 사용하여 플라즈마 처리를 하였다. 플라즈마 처리는 PE-CVD(plasma enhanced CVD) 장비를 사용하여 진행하였으며, 5 torr 의 압력 하에서 100 내지 1000 W의 RF 전력을 인가하여 플라즈마를 형성하였다. 플라즈마 처리 시간은 1 분 정도로 하였다.
[표 1]
기체 막두께(Å) 플라즈마 처리 후변화된 표면 플라즈마 처리 후변화되지 않은 하부
두께(Å) 굴절율 두께(Å) 굴절율
NH3 3762 270 1.58 3492 1.37
N2 3846 107 1.63 3739 1.38
N2O 3849 294 1.46 3555 1.37
O2 3744 573 1.51 3171 1.38
표 1에 기재된 바와 같이, HSQ막을 플라즈마 처리한 후에 플라즈마에 노출된 상부층의 굴절율은 증가하게 된다. 좀더 구체적으로 살펴보면, 플라즈마에 의해 변화한 상부층의 굴절율은 1.46 내지 1.58 로 증가하였으며, 이는 실리콘 리치 산화막(Si rich SiO2)의 굴절율과 유사한 값들이다. 결국, HSQ막을 플라즈마 처리하게 되면 부분적으로 산화 반응이 진행되어 실리콘 리치 산화막으로 변하고 있음을 알 수 있다. 반면에, 플라즈마에 의한 반응이 일어나지 않은 하부막은 HSQ막 고유의 굴절율을 유지한다.
도 2는 본 발명의 실시예에 따라 형성된 구리 배선을 보여주는 SEM(scanning electron microscopy)사진이다. 반도체 기판 상에 하부 절연막인 PE-TEOS(plasma enchanced-TEOS)막과 식각저지막인 실리콘 질화막을 차례로 형성하였다. 여기서,PE-TEOS막은 TEOS(tetraethylorthosilicate)를 사용하는 CVD 공정에 의해 4200 Å의 두께로 형성하였고, 실리콘 질화막은 SiH4와 NH3를 사용하는 CVD 공정에 의해 500 Å의 두께로 형성하였다. 실리콘 질화막 상에 3700 Å의 두께로 HSQ막을 형성한 후 NH3기체를 사용하여 플라즈마 처리를 하였다. 플라즈마 처리한 HSQ막을 사진 식각 공정에 의해 패터닝하여 오프닝을 형성하였다. 오프닝의 내벽에 배리어막으로 TaN막을 450 Å의 두께로 형성한 후 오프닝을 채우는 구리를 형성하고, CMP 공정을 진행하여 다마슨 구조의 구리 배선을 형성하였다.
도 2를 참조하면, HSQ막을 플라즈마 처리한 후 직접 패터닝하는 본 발명에 의해 형성된 구리 배선이 양호한 프로파일을 갖고 있음을 보여주고 있으며, 이는 플라즈마 처리의 효과를 확인시켜 주는 결과이다. 다시 말하면, HSQ막을 플라즈마 처리함으로써 사진 식각 공정에서 HSQ막이 손상되는 것을 방지할 수 있을 뿐만 아니라 우수한 프로파일을 갖는 배선을 형성할 수 있다.
본 발명에 의하면, HSQ막을 플라즈마 처리함으로써, 사진 식각 공정시 HSQ막이 손상되는 것을 방지하여 HSQ막을 직접 패터닝할 수 있게 된다. 이에 따라, 하드 마스크를 사용하지 않고 HSQ막을 패터닝 할 수 있으므로, HSQ막을 층간절연막으로 사용하는 배선 형성 공정을 단순화시키는 효과가 있다.
또한, 저유전막인 HSQ막을 사용함으로써, 층간절연막에서 발생하는 기생 커패시턴스를 감소시켜 소자의 RC 지연 현상을 개선하는 효과가 있다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제 1 금속 배선이 형성된 반도체 기판 상에 제 1 저유전막을 형성하는 단계;
    상기 제 1 저유전막 상에 식각저지막을 형성하는 단계;
    상기 식각저지막을 패터닝하여 상기 제 1 저유전막의 소정 영역을 노출시키는 제 1 오프닝을 형성하는 단계;
    상기 제 1 오프닝이 형성된 결과물 상에 제 2 저유전막을 형성하는 단계;
    상기 제 2 저유전막의 전면을 플라즈마 처리하는 단계;
    상기 플라즈마 처리된 상기 제 2 저유전막 및 상기 제 1 저유전막을 차례로 패터닝하여 상기 제 1 금속 배선의 소정 영역을 노출시키는 제 2 오프닝을 형성하는 단계; 및
    상기 제 1 및 제 2 저유전막 상에 상기 제 2 오프닝을 채우는 도전막을 형성하는 단계를 포함하는 배선 형성 방법.
  11. 제 10 항에 있어서,
    상기 제 1 저유전막 및 제 2 저유전막은 HSQ(hydrogen silsesquioxane)막인 것을 특징으로 하는 배선 형성 방법.
  12. 제 10 항에 있어서,
    상기 HSQ(hydrogen silsesquioxane)막은 스핀코팅법으로 형성하고, 2000 내지 20000 Å의 두께로 형성하는 것을 특징으로 하는 배선 형성 방법.
  13. 제 10 항에 있어서,
    상기 도전막은 Al, W 및 Cu 중 어느 하나로 형성하는 것을 특징으로 하는 배선 형성 방법.
  14. 제 10 항에 있어서,
    상기 식각저지막은 실리콘 질화막으로 형성하는 것을 특징으로 하는 배선 형성 방법.
  15. 제 10 항에 있어서,
    상기 도전막을 형성하기 전에 상기 오프닝의 내벽에 배리어막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 배선 형성 방법
  16. 제 15 항에 있어서,
    상기 배리어막은 Ti, TiN, WN, Ta 및 TaN 중 어느 하나 또는 2 이상의 막으로 형성하는 것을 특징으로 하는 배선 형성 방법.
KR10-2000-0070973A 2000-08-04 2000-11-27 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법 KR100389041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US09/919,628 US20020033486A1 (en) 2000-08-04 2001-07-30 Method for forming an interconnection line using a hydrosilsesquioxane (HSQ) layer as an interlayer insulating layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000045279 2000-08-04
KR20000045279 2000-08-04

Publications (2)

Publication Number Publication Date
KR20020012106A KR20020012106A (ko) 2002-02-15
KR100389041B1 true KR100389041B1 (ko) 2003-06-25

Family

ID=19681757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0070973A KR100389041B1 (ko) 2000-08-04 2000-11-27 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100389041B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044379B1 (ko) * 2003-12-23 2011-06-27 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802572B2 (en) * 2012-07-10 2014-08-12 Applied Materials, Inc. Method of patterning a low-k dielectric film

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012077A (ko) * 1996-07-19 1998-04-30 김광호 층간절연막 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012077A (ko) * 1996-07-19 1998-04-30 김광호 층간절연막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101044379B1 (ko) * 2003-12-23 2011-06-27 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성방법

Also Published As

Publication number Publication date
KR20020012106A (ko) 2002-02-15

Similar Documents

Publication Publication Date Title
US6319809B1 (en) Method to reduce via poison in low-k Cu dual damascene by UV-treatment
KR100372467B1 (ko) 반도체장치형성방법및집적회로구조형성방법
US7425501B2 (en) Semiconductor structure implementing sacrificial material and methods for making and implementing the same
US6337282B2 (en) Method for forming a dielectric layer
US7564136B2 (en) Integration scheme for Cu/low-k interconnects
KR100593737B1 (ko) 반도체 소자의 배선 방법 및 배선 구조체
US6284644B1 (en) IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer
JP3974023B2 (ja) 半導体装置の製造方法
US6114186A (en) Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
US6232237B1 (en) Method for fabricating semiconductor device
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
US5930677A (en) Method for reducing microloading in an etchback of spin-on-glass or polymer
US7351653B2 (en) Method for damascene process
US20020033486A1 (en) Method for forming an interconnection line using a hydrosilsesquioxane (HSQ) layer as an interlayer insulating layer
US20050140012A1 (en) Method for forming copper wiring of semiconductor device
US6162722A (en) Unlanded via process
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
KR100389041B1 (ko) 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법
JP2001118928A (ja) 集積回路の製造方法
US20020173079A1 (en) Dual damascene integration scheme using a bilayer interlevel dielectric
KR100265051B1 (ko) 반도체 소자의 제조방법
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
KR100659394B1 (ko) 절연막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
KR100315455B1 (ko) 반도체 소자 및 그 제조 방법
KR100773754B1 (ko) 갭 필 능력을 향상시킨 절연막 증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee