KR980012077A - 층간절연막 형성방법 - Google Patents

층간절연막 형성방법 Download PDF

Info

Publication number
KR980012077A
KR980012077A KR1019960029345A KR19960029345A KR980012077A KR 980012077 A KR980012077 A KR 980012077A KR 1019960029345 A KR1019960029345 A KR 1019960029345A KR 19960029345 A KR19960029345 A KR 19960029345A KR 980012077 A KR980012077 A KR 980012077A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
hsq
film
forming
Prior art date
Application number
KR1019960029345A
Other languages
English (en)
Inventor
이해정
최지현
황병근
구주선
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960029345A priority Critical patent/KR980012077A/ko
Publication of KR980012077A publication Critical patent/KR980012077A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체장치의 층간절연막 형성방법에 대해 기재되어 있다. 이 방법은 패턴이 형성되어 있는 반도체기판 상에 HSQ를 기본으로 하는 유동성 도포하여 층간절연막을 형성하는 단계; 및 층간절연막에 대해 소정의 표면처리를 실시하는 단계를 포함하는 것을 특징으로 한다. 이에 따라, 좋은 평탄도와 저온 및 단순 공정이 가능한 HSQ막질을 층간절연막으로 이용하고, 상기 HSQ막 위에 케핑층을 형성하거나, HSQ막에 소정의 표면처리를 실시함으로써, 사진공정시 현상액에 의한 HSQ 막의 침해를 방지하여 크랙의 발생을 방지할 수 있다.

Description

층간절연막 형성방법
본 발명은 본도체장치의 제조방법에 관한 것으로, 특히 우수한 평탄도를 갖는 막질을 이용하여 발생되지 않는 층간절연막의 형성방법에 관한 것이다.
반도체 메모리장치가 고집적화 되어감에 따라, 충분한 셀 용량을 얻기 위하여 메모리 셀의 높이가 점차 높아지고 있다. 이로 인해 셀 배열부와 주변회로 영역간의 단차가 심해지고, 사진식각 공정에서 해상도(resolution)의 문제가 발생하게 된다. 따라서, 좋은 평탄도를 갖는 층간절연막에 대한 요구가 커지고 있다.
일반적으로, 흐름성이 좋은 보론 - 인을 함유하는 실리콘막(Boro-phsphorous Silicate Glass; 이하 "BPSG"라 칭함)의 리플로우(reflow) 또는 USG(Undoped Silicate Glass)의 에치백(etch back)공정이 층간절연막 형성공정으로 널리 사용되고 있는데, 두 경우 모두 공정이 복잡할 뿐만 아니라, 두 막질 모두 평탄도가 그다지 양호 하지 않는 것으로 알려져 있다.
한편, 유기 스핀-온 글래스(Spin On Glass : SOG)를 이용할 경우 공정이 단순하고 좋은 평탄도를 가지며 저온 공정이 가능하지만, 막질 내에 탄소 성분을 함유하고 있어 탄소의 확산문제 또는 600℃ 이상에서 크랙(crack)이 생성되는 단점이 있다. 이에 비해, 무기 SOG일종인 HSQ(Hydogen Silsesquioxane)는 스핀 코팅(spin coation) 방식에 의해 3,000Å 이상의 막을 형성할 수 있으며, 기존의 유기 SOG와는 달리 고온 플레이트 오븐(hot plate oven; HPO)위에서 베이크할 때 특정한 온도에 이르면 셀프-플로우(self-flow)하는 특징이 있기 때문에, 기존의 유기 SOG 또는 무기 SOG보다 더 양호한 평탄도를 얻을 수 있다. 뿐만아니라, 700℃ 이상의 고온에서도 크랙이 발생하지 않는 우수한 크랙 저항력을 가지고 있다. 그러나, 층간절연막 형성을 위한 물질로서 HSQ의 적용 가능성을 실험한 결과, HSQ/베이크된 막을 이용하여 층간절연막을 형성하는 경우 사진공정을 진행할 때 강 염기인 현상액에서 HSQ 막질이 침해를 받이 크랙이 발생되는 문제점이 나타난다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, HSQ막을 이용하여 좋은 평탄도와 저온 공정이 가능하며 공정을 단순활 할 수 있는 층간절연막 형성방법을 제공함에 있다.
제1도 내지 제4도는 본 발명에 의한 층간절연막 형성방법을 설명하기 위한 단면도들이다.
상기 과제를 이루기 위하여 본 발명에 따른 층간절연막 형성방법은, 패턴이 형성되어 있는 반도체기판 상에 HSQ를 기본으로 하는 유동성 산화물을 도포하여 층간절연막을 형성하는 단계: 및 상기 층간절연막에 대해 소정의 표면처리를 실시하는 단계를 포함하는 것을 특징으로 한다. 상기층간절연막의 표면처리 방법으로 PE-TEOS를 도포하여 캐핑층을 형성하는 방법, 상기 층간절연막의 표면을 어닐링하는 방법, UV-O3처리하는 방법 및 O2-플라즈마 처리하는 방법 중의 어느 하나를 사용하는 것이 바람직하다. 본 발명에 따르면, 좋은 평탄도를 가지며, 저온 및 단순 공정이 가능한 HSQ막질을 층간절연막으로 이용하고, 상기 HSQ막 위에 케핑층을 형성하거나, HSQ막에 소정의 표면처리를 실시함으로써, 사진공정시 현상액에 의한 HSQ 막의 침해를 방지하여 크랙의 발생을 방지할 수 있다.
이하. 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
도1 내지 도 4는 본 발명에 의한 층간절연막 형성방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 소정의 패턴(4)이 형성되어 있는 반도체기판(2)이상부에 HSQ(6)를 기본하는 유동성 산화물을 도포한 후400∼450℃ 정도의 온도에서 30∼60분 정도 베이크하여 상기 HSQ막(6)의 표면을 평탄화시킨다.
도 2를 참조하면, 상기 HSQ막(6) 상에 PE-TEOS를 500Å 이상의 두께로 증착하여 캐핑층(8)을 형성하거나, 600℃에서 30분간 어닐링, UV-O3처리, 또는 애슁(ashing)과 같은 O2플라즈마 처리를 함으로써, 상기 HSQ 막(6)의 표면처리를 실시한다.
도3을 참조하면, 사진공정에 의해 상기 HSQ막을 패터닝하기 위하여 상기 캐핑층(8) 상부 또는 표면처리된 HSQ막의 상부에 포토레지스트(10)를 도포한다.
도 4를 참조하면, 포토레지스트가 도포된 상기 결과물에 대해 노광 및 현상 등으로 이루어지는 통상의 사진공정을 진행하여 포토레지스트 패턴을 형성한다. 상기 HSQ막(6) 위에는 캐핑층(8)이 형성되어 있거나, 또는 HSQ막이 표면처리가 되어 있기 때문에, 상기 현상 공정시 현상액에 의해 HSQ막에 크랙이 발생하는 것을 방지할 수 있다.
상술한 본 발명에 의한 층간절연막 형성방법에 따르면, 좋은 평탄도를 가지며, 저온 및 단순 공정이 가능한 HSQ막질을 층간절연막으로 이용하고, 상기 HSQ막 위에 캐핑층을 형성하거나, HSQ막에 소정의 표면처리를 실시함으로써, 사진공정시 현상액에 의한 HSQ 막의 침해를 방지하여 크랙의 발생을 방지할 수 있다.

Claims (2)

  1. 패턴이 형성되어 있는 반도체기판 상에 HSQ를 기본으로 하는 유동성 산화물을 도포하여 층간절연막을 형성하는 단계: 및 상기 층간절연막에 대해 소정의 표면처리를 실시하는 단계를 포함하는 것을 특징으로 하는 층간절연막 형성방법.
  2. 제1항에 있어서, 상기 층간절연막의 표면처리 방법으로, PE-TEOS를 도포하여 캐핑층을 형성하는 방법. 상기 층간절연막의 표면을 어닐링하는 방법, UV-O3처리하는 방법 및 O2-플라즈마 처리하는 방법 중의 어느 하나를 사용하는 것을 특징으로 하는 층간절연막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960029345A 1996-07-19 1996-07-19 층간절연막 형성방법 KR980012077A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960029345A KR980012077A (ko) 1996-07-19 1996-07-19 층간절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960029345A KR980012077A (ko) 1996-07-19 1996-07-19 층간절연막 형성방법

Publications (1)

Publication Number Publication Date
KR980012077A true KR980012077A (ko) 1998-04-30

Family

ID=66242555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029345A KR980012077A (ko) 1996-07-19 1996-07-19 층간절연막 형성방법

Country Status (1)

Country Link
KR (1) KR980012077A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389041B1 (ko) * 2000-08-04 2003-06-25 삼성전자주식회사 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법
US6627533B2 (en) 2000-06-30 2003-09-30 Hyundai Electronics Industries Co., Ltd. Method of manufacturing an insulation film in a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627533B2 (en) 2000-06-30 2003-09-30 Hyundai Electronics Industries Co., Ltd. Method of manufacturing an insulation film in a semiconductor device
KR100389041B1 (ko) * 2000-08-04 2003-06-25 삼성전자주식회사 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법

Similar Documents

Publication Publication Date Title
US5700720A (en) Method of manufacturing semiconductor device having multilayer interconnection
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
US20050191851A1 (en) Barrier metal cap structure on copper lines and vias
US6680538B2 (en) Semiconductor device for suppressing detachment of conductive layer
KR19990030660A (ko) 전자빔을 이용한 반도체장치의 층간 절연막 형성방법
US20020106891A1 (en) Method of fabricating semiconductor devices having low dielectric interlayer insulation layer
US5750403A (en) Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin
US6777322B2 (en) Method for fabricating a multi-layered dielectric layer including insulating layer having Si-CH3 bond therein
US6495448B1 (en) Dual damascene process
US6432843B1 (en) Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern
KR100195246B1 (ko) Sog를 이용한 반도체장치에서의 콘택홀 제조방법
US6521922B1 (en) Passivation film on a semiconductor wafer
JP2000223573A (ja) 平坦なレベル間誘電体層を有する集積回路素子
US5821162A (en) Method of forming multi-layer wiring utilizing SOG
KR20020041224A (ko) 반도체 소자의 층간절연막 형성방법
US5723380A (en) Method of approach to improve metal lithography and via-plug integration
JP2001118928A (ja) 集積回路の製造方法
KR980012077A (ko) 층간절연막 형성방법
US20030186529A1 (en) Method of manufacturing semiconductor device having opening
KR100265051B1 (ko) 반도체 소자의 제조방법
US20020063334A1 (en) Integrated circuit devices having a composite insulation layer and methods of manufacturing same
US6277754B1 (en) Method of planarizing dielectric layer
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
KR20030052811A (ko) 반도체소자의 제조방법
KR0165758B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination