KR100195246B1 - Sog를 이용한 반도체장치에서의 콘택홀 제조방법 - Google Patents
Sog를 이용한 반도체장치에서의 콘택홀 제조방법 Download PDFInfo
- Publication number
- KR100195246B1 KR100195246B1 KR1019960039855A KR19960039855A KR100195246B1 KR 100195246 B1 KR100195246 B1 KR 100195246B1 KR 1019960039855 A KR1019960039855 A KR 1019960039855A KR 19960039855 A KR19960039855 A KR 19960039855A KR 100195246 B1 KR100195246 B1 KR 100195246B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- contact hole
- moisture absorption
- sog
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims abstract description 67
- 238000010521 absorption reaction Methods 0.000 claims abstract description 35
- 230000002265 prevention Effects 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 10
- 239000002184 metal Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000001476 alcoholic effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
SOG층으로 된 층간절연막 위에 흡습방지층을 형성하였을 때 콘택홀 프로파일을 개선시킬 수 있는 방법을 개시한다.
상기 과제를 달성하기 위하여, 본 발명은 SOG층을 형성하고 큐어링하는 단계, 두께를 얇게 조절하여 흡습방지층을 형성하고 어닐링하는 단계, 상기 흡습방지층의 상부에 포토레지스트를 도포하여 패턴을 형성하는 단계, 습식식각과 이에 연속하는 건식식각으로 콘택홀을 형성하는 단계, 상기 포토레지스트를 제거한 후 ECR 식각을 수행하여 콘택홀의 프로파일을 개선시키는 단계를 포함하여 구성된 SOG 를 이용한 반도체장치에서의 콘택홀 제조방법을 제공한다. 본 발명의 일실시예에서는 상기 습식식각없이 건식식각만으로 콘택홀을 형성하는 방법을 제공한다.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로, 상세하게는 SOG층 위에 흡습방지층을 형성하는 경우 콘택홀 프로파일을 개선시킬 수 있는 방법에 관한 것이다.
반도체장치를 고집적화하기 위해서는 충분한 셀 정전용량을 확보해야 하는데 이 경우 메모리 셀의 높이가 1㎛ 이상으로 높아지게 된다. 이는 셀 어레이 영역과 주변회로영역 간의 단차를 크게 만들고 그 결과 후속하는 포토리소그래피 공정에서 난반사를 야기시켜 노광 해상도가 떨어지는 문제를 발생시킨다.
이에따라 평탄도가 우수한 층간절연막이 요구되어지는데, 이러한 층간절연막의 형성방법으로는 현재 BPSG(Borophosphosilicate)의 리플로우방법 또는 O3-TEOS USG(tetraethyl orthosilicate undoped silicate glass)의 에치백방법이 일반적으로 사용되고 있다.
그러나 상기 BPSG의 리플로우방법에서는 높은 온도(850℃)를 일정시간(30분) 이상 열처리해 주어야 하는 단점이 있다. 특히 256Mb 이상으로 고집적화된 반도체장치에서는 고유전물질로서 TaO와 BST를 채용해야할 필요가 증대하는데 이를 위해서는 열처리공정에서의 적용온도가 낮아져야 한다. 한편 상기 O3-TEOS USG의 에치백방법은 공정이 복잡한 단점이 있다. 나아가 상기 두 방법 모두 충분히 높은 평탄도를 가지는 층간절연막을 제공하지 못하는 한계가 있다.
공정이 단순하면서도 열처리온도를 낮게 할 수 있음과 동시에 우수한 평탄도의 층간절연막을 얻을 수 있는 방법으로 SOG(Spin On Glass)를 이용하는 방법이 제안되어진 바 있다.
그러나 SOG 계통의 물질을 층간절연막으로 사용하기 위하여는 열처리를 통하여 습식식각율과 흡습성을 감소시킬 필요가 있다. 습식식각은 콘택형성후 도전막을 증착할 때에 자연산화막을 제거하기 위하여 행하는 것으로서, 습식식각율이 지나치게 클 때에는 콘택홀의 크기가 지나치게 커지는 문제가 발생한다. 또한 흡습성이 클수록 층간절연막의 유전율이 커지게 되는 바, 이는 반도체장치에서 오동작을 유발시키는 원인이 된다.
상기한 흡습성의 문제를 해결하기 위하여 본 발명자들이 1996년 3월 30일 출원한 한국특허출원 제96-9578호는 흡습방지층을 SOG층 위에 형성하는 방법을 제공하고 있다. 구체적으로 상기 특허출원된 발명은 소정의 패턴이 형성된 하지막 상에 SOG 층을 형성하는 단계와, 상기 SOG 층을 750℃ 이하의 온도로 베이킹하는 단계와, 상기 SOG 층 상에 흡습방지층을 형성하는 단계와, 상기 결과물을 550℃ 이상의 온도에서 어닐링하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 SOG층 처리방법에 대하여 개시하고 있다. 상기 베이킹 단계는 SOG의 솔벤트 성분을 증발시켜 SiO2막에 유사한 성질을 가지는 고형막을 남게 하기 위한 것이다. 그러나 상기 고형막은 종래의 SiO2막과는 달리 공기 중의 수분을 흡수하는 문제가 있기 때문에 상기한 한국특허출원 제96-9578호는 흡습방지층으로 상기한 공기 중의 수분흡수 문제를 개선시킨 것이다.
그러나 위와 같이 흡습방지층을 형성하는 경우, SOG층과 흡습방지층의 습식식각율이 다르기 때문에 식각후 생성되는 콘택홀의 프로파일이 불량해지고 그 결과 후속하는 콘택홀 매립공정에서 보이드(void)가 발생하는 문제가 있다.
일반적으로 SOG층은 PECVD산화물과 같은 흡습방지층보다 더 빨리 식각된다. 그 결과 콘택홀 형성을 위한 식각공정시 콘택홀 가장자리에 흡습방지층이 돌출하게 되고 돌출부위 아래에는 SOG가 식각되어 파여들어간 모습을 보이게 된다. 이러한 콘택홀 프로파일로 인하여 후속하는 콘택홀 매립공정에서 보이드가 생성되는 문제가 발생한다.
따라서 본 발명에서는 SOG를 이용하여 층간절연막을 형성한 후 그 상부에 흡습방지층을 형성하는 경우에, 상기 SOG층과 흡습방지층 간의 식각율의 차이로 인한 콘택 프로파일의 불량문제를 해결하는 수단을 제공한다.
도 1a 내지 도 1i는 본 발명의 콘택홀 제조방법을 그 순서대로 간략히 도시한 단면도이다.
도 2a 내지 도 2c는 본 발명의 바람직한 일실시예에 따른 콘택홀 제조방법을 그 순서대로 간략히 도시한 것이다.
상기 과제를 달성하기 위하여, 본 발명은 SOG층을 형성하고 큐어링하는 단계, 두께를 얇게 조절하여 흡습방지층을 형성하고 어닐링하는 단계, 상기 흡습방지층의 상부에 포토레지스트를 도포하여 패턴을 형성하는 단계, 습식식각과 이에 연속하는 건식식각으로 콘택홀을 형성하는 단계, 상기 포토레지스트를 제거한 후 ECR 식각을 수행하여 콘택홀의 프로파일을 개선시키는 단계를 포함하여 구성된 SOG 를 이용한 반도체장치에서의 콘택홀 제조방법을 제공한다.
본 발명의 일실시예에서는 상기 습식식각없이 건식식각만으로 콘택홀을 형성하는 방법을 제공한다. 구체적으로 상기 건식식각후 포토레지스트를 제거하고, 웨트 콘택홀 클리닝을 실시한 후, ECR법으로 식각을 하면 콘택홀 가장자리 부분이 경사지게 깍여 나가면서 부드러운 프로파일을 가진 콘택홀이 형성되어진다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
〈실시예1〉
도 1a 내지 도 1h는 본 발명의 콘택홀 제조방법을 순서대로 간략히 도시한 단면도이다.
도 1a를 참조하면, 반도체기판(1) 위에 게이트, 비트라인, 또는 S-폴리 등의 패턴(2)을 형성한다.
도 1b를 참조하면, 상기 패턴(2)이 형성되어 있는 반도체 기판 상에 층간절연막(3)을 형성한다. 본 발명에서는 층간절연막 물질로서 SOG를 이용한다. SOG는 액체형태로 적용되기 때문에 보이드를 발생시키지 않고 좁은 공간을 채우는 장점이 있다. SOG물질은 알콜성 용매에 혼합된 실록산 또는 실리케이트로서 이를 베이킹하면 용매는 날아가고 고체인 막이 남게 되는데, 이 고체막은 SiO2막과 유사한 성질을 보인다.
본 발명의 SOG는 유기계와 무기계 모두를 포함하는 것이다. 유기 SOG는 공정의 단순화, 우수한 평탄도, 및 저온 열처리 공정 적용가능성 등의 장점이 있는 반면, 그 막 내에 탄소성분을 함유하기 쉬우며 600℃ 이상에서는 크랙이 생성되는 단점이 있다.
이에 비해 무기 SOG의 일종인 하이드로젼 실세스퀴옥산(HSQ)는 스핀 코우팅 방식에 의하여 3000Å 이상의 막을 형성할 수 있으며, 기존의 유기 또는 무기 SOG와 달리 핫 플레이트 오븐(HPO) 위에서 베이킹할 때 특정온도에 이르면 셀프-플로우하는 특징을 가지기 때문에 더욱 우수한 평탄도를 가질 뿐만 아니라 700℃ 이상에서도 크랙을 발생시키지 않는 우수한 크랙 저항성을 가지고 있다. 따라서 본 발명의 바람직한 실시예에서는 상기 HSQ를 SOG물질로 사용하였다.
HSQ는 400℃의 큐어링후 3정도의 유전율을 가지는 무기 SOG물질의 일종이다. 그러나 기존의 무기 SOG와는 달리 1회 코우팅으로 4000Å 이상의 두께를 얻을 수 있고, 이러한 두께에서도 단차가 큰 부분에서 크랙이 발생하지 않는 크랙저항력이 크다. 또한 기존 유기 SOG와 달리 막 내에 탄소를 함유하고 있지 않아 포토레지스트 스트립시 진행되는 O2 플라즈마의 영향을 적게 받는다.
상기한 바와 같이 층간절연막으로서 HSQ층을 코우팅한 후 400 - 450℃에서 30 - 60분간 열처리한다. 이와같은 열처리는 HSQ층을 안정된 막으로 만든다.
다음 도 1c에 보인 바와 같이, 상기 HSQ층의 상부에 흡습방지층(4)을 1000Å 이하의 두께로 형성한다. 상기 흡습방지층은 O2 플라즈마 처리를 하거나 CVD, 플라즈마 CVD, 또는 PECVD법 등으로 형성할 수 있다.
도 1d를 참조하면 상기 흡습방지층(4)의 상부에 포토레지스트(5)를 도포한다. 다음 도 1e에 보인 바와 같이 정렬, 노광 및 현상을 하여 포토레지스트 패턴(5')을 형성한다.
도 1f는 상기 포토레지스트 패턴(5')이 형성된 반도체기판에 습식식각을 행한 겻을 보인 것이다. 이때 HSQ층(3)과 흡습방지층(4)이 식각율에 있어 차이를 보이기 때문에 상기 흡습방지층 아래가 파여 들어간 형태를 보인다. 다음 도 1g와 같이 건식식각을 행하고 포토레지스트를 제거한다. 다음 ECR(Electron Cyclotron resonance)법으로 식각을 하면 도 1h와 같은 부드러운 프로파일의 콘택홀이 형성된다. 상기 ECR 식각에서의 식각정도는 700Å 이하로 되어진다. 도 1i는 상기 결과물의 전면에 금속층(6)을 형성한 것을 보이는데, 여기서 콘택홀의 프로파일이 부드러워지고 상기 콘택홀 매립시 보이드가 생기지 않는 것을 알 수 있다.
〈실시예2〉
상기 실시예1에서는 습식식각에 이은 건식식각으로 콘택홀을 형성하였으나 실시예2는 이와 달리 건식식각만으로 콘택홀을 형성한 후 ECR 식각을 이용하여 콘택홀의 프로파일을 개선한다.
도 2a 내지 도 2c는 상기 실시예에 따른 콘택홀 제조방법을 순서대로 간략히 도시한 단면도이다.
도 2a는 반도체기판(11), 패턴(12), HSQ층(3), 및 흡습방지층(4)이 순차적으로 형성되고 여기에 콘택홀이 건식식각만으로 형성되어진 것을 보인다. 다음 웨트 콘택홀 클리닝을 실시하면 도 2b에 보인 것과 같이 흡습방지층(14)의 좌우 가장자리가 튀어나온 콘택홀 프로파일을 가지게 된다. 후속 공정인 금속층 형성 전에 인-사이츄(in-situ)로 700Å 정도의 ECR 식각을 실시하면 좌우로 튀어나온 가장자리가 식각되어 실시예1에서와 같은 부드러운 프로파일의 콘택홀이 얻어진다. 다음 도 2c와 같이 금속층(16)을 형성하면 보이드 없이 콘택홀을 매립할 수 있다.
비록 본 발명이 두 개의 실시예를 통하여 설명되어졌지만 당업계의 평균적 지식을 가진 자라면 본 발명의 사상으로부터 다양한 다른 방법들을 실시할 수 있다. 예컨데 이상의 실시예는 금속배선 아래의 층간절연막(ILD막)을 대상으로 한 것이었으나 당업계의 평균적 지식을 가진 자라면 본 발명을 금속배선 간의 층간절연막(IMD막)에도 용이하게 적용할 수 있음은 명백하다. 따라서 도면을 통하여 설명되고 도시된 특정 실시예들은 한정적인 것으로 해석되어지기 위한 것이 안니었음을 알 수 있다. 아울러 이러한 실시예들의 세부사항에 대한 도면참조번호는 본 발명의 특허청구의 범위를 한정하려는 것이 아니다.
본 발명에 의하면 SOG층 상부에 흡습방지층을 형성하여 후속하는 식각공정을 수행하여도 부드러운 프로파일을 가지는 콘택홀이 제공되어지기 때문에 금속층으로 콘택홀을 매립할 때 보이드가 생기는 문제가 해결되어진다.
Claims (10)
- SOG층을 층간절연막으로 이용하는 반도체 장치에 있어서,상기 SOG층의 상부에 흡습방지층을 형성하는 단계;상기 흡습방지층의 상부에 포토레지스트를 도포하여 패턴을 형성하는 단계;상기 흡습방지층을 형성한 후 550℃ 이상의 온도에서 어닐링하는 단계;상기 패턴이 형성된 기판에 습식식각과 이에 후속하는 건식식각을 수행하여 콘택홀을 형성하는 단계;상기 포토레지스트를 제거하는 단계; 및상기 콘택홀 가장자리에 돌출하여 남아 있는 흡습방지층을 ECR 식각으로 제거하는 단계를 포함하여 구성된 SOG층을 이용한 반도체장치에서의 콘택홀 제조방법.
- 제1항에 있어서, 상기 흡습방지층을 1000Å 이하의 두께로 형성하는 것을 특징으로 하는 SOG층을 이용한 반도체장치에서의 콘택홀 제조방법.
- 제1항에 있어서, 상기 흡습방지층은 PECVD법으로 형성한 산화막인 것을 특징으로 하는 SOG층을 이용한 반도체장치에서의 콘택홀 제조방법.
- 제1항에 있어서, 상기 SOG층이 HSQ층인 것을 특징으로 하는 SOG층을 이용한 반도체장치에서의 콘택홀 제조방법.
- 제1항에 있어서, 상기 ECR 식각은 700Å 이하로 되어지는 것을 특징으로 하는 SOG층을 이용한 반도체장치에서의 콘택홀 제조방법.
- SOG층을 층간절연막으로 이용하는 반도체 장치에 있어서,상기 SOG층의 상부에 흡습방지층을 형성하는 단계;상기 흡습방지층을 550℃ 이상의 온도에서 어닐링하는 단계;상기 흡습방지층의 상부에 포토레지스트를 도포하여 패턴을 형성하는 단계;상기 패턴이 형성된 기판에 건식식각을 수행하여 콘택홀을 형성하는 단계;상기 콘택홀을 웨트 클리닝하는 단계;상기 포토레지스트를 제거하는 단계; 및상기 콘택홀 가장자리에 돌출하여 남아 있는 흡습방지층을 ECR 식각으로 제거하는 단계를 포함하여 구성된 SOG층을 이용한 반도체장치에서의 콘택홀 제조방법.
- 제6항에 있어서, 상기 흡습방지층을 1000Å 이하의 두께로 형성하는 것을 특징으로 하는 SOG층을 이용한 반도체장치에서의 콘택홀 제조방법.
- 제6항에 있어서, 상기 흡습방지층은 PECVD법으로 형성한 산화막인 것을 특징으로 하는 SOG층을 이용한 반도체장치에서의 콘택홀 제조방법.
- 제6항에 있어서, 상기 SOG층이 HSQ층인 것을 특징으로 하는 SOG층을 이용한 반도체장치에서의 콘택홀 제조방법.
- 제6항에 있어서, 상기 ECR 식각은 700Å 이하로 되어지는 것을 특징으로 하는 SOG층을 이용한 반도체장치에서의 콘택홀 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039855A KR100195246B1 (ko) | 1996-09-13 | 1996-09-13 | Sog를 이용한 반도체장치에서의 콘택홀 제조방법 |
| US08/891,360 US6117785A (en) | 1996-09-13 | 1997-07-10 | Multiple etch methods for forming contact holes in microelectronic devices including SOG layers and capping layers thereon |
| JP23674897A JP4058135B2 (ja) | 1996-09-13 | 1997-09-02 | 半導体装置のコンタクトホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039855A KR100195246B1 (ko) | 1996-09-13 | 1996-09-13 | Sog를 이용한 반도체장치에서의 콘택홀 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980021113A KR19980021113A (ko) | 1998-06-25 |
| KR100195246B1 true KR100195246B1 (ko) | 1999-06-15 |
Family
ID=19473722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960039855A KR100195246B1 (ko) | 1996-09-13 | 1996-09-13 | Sog를 이용한 반도체장치에서의 콘택홀 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6117785A (ko) |
| JP (1) | JP4058135B2 (ko) |
| KR (1) | KR100195246B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107689319A (zh) * | 2016-08-04 | 2018-02-13 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143649A (en) * | 1998-02-05 | 2000-11-07 | Micron Technology, Inc. | Method for making semiconductor devices having gradual slope contacts |
| US6211071B1 (en) * | 1999-04-22 | 2001-04-03 | Advanced Micro Devices, Inc. | Optimized trench/via profile for damascene filling |
| US6787886B1 (en) * | 1999-07-07 | 2004-09-07 | Oki Electric Industry Co., Ltd. | Semiconductor device and methods of fabricating the same |
| US6440850B1 (en) * | 1999-08-27 | 2002-08-27 | Micron Technology, Inc. | Structure for an electrical contact to a thin film in a semiconductor structure and method for making the same |
| US6551943B1 (en) * | 1999-09-02 | 2003-04-22 | Texas Instruments Incorporated | Wet clean of organic silicate glass films |
| US20050158666A1 (en) * | 1999-10-15 | 2005-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma |
| JP4236805B2 (ja) * | 2000-10-18 | 2009-03-11 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| DE10059836A1 (de) * | 2000-12-01 | 2002-06-13 | Infineon Technologies Ag | Verfahren zur Strukturierung dielektrischer Schichten |
| JP2002353245A (ja) * | 2001-03-23 | 2002-12-06 | Seiko Epson Corp | 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法 |
| TWI298197B (en) * | 2006-03-29 | 2008-06-21 | Promos Technologies Inc | Contact plug structure and method for preparing the same |
| KR100871967B1 (ko) * | 2007-06-05 | 2008-12-08 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| WO2011105282A1 (ja) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | 配線形成方法、および、半導体基板の製造方法 |
| KR102398173B1 (ko) | 2020-05-20 | 2022-05-13 | 한전원자력연료 주식회사 | 필거링 공정용 소포제 투입장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5219793A (en) * | 1991-06-03 | 1993-06-15 | Motorola Inc. | Method for forming pitch independent contacts and a semiconductor device having the same |
| US5719416A (en) * | 1991-12-13 | 1998-02-17 | Symetrix Corporation | Integrated circuit with layered superlattice material compound |
| US5308415A (en) * | 1992-12-31 | 1994-05-03 | Chartered Semiconductor Manufacturing Pte Ltd. | Enhancing step coverage by creating a tapered profile through three dimensional resist pull back |
| US5432073A (en) * | 1993-09-27 | 1995-07-11 | United Microelectronics Corporation | Method for metal deposition without poison via |
| US5686337A (en) * | 1996-01-11 | 1997-11-11 | Vanguard International Semiconductor Corporation | Method for fabricating stacked capacitors in a DRAM cell |
| US5883002A (en) * | 1996-08-29 | 1999-03-16 | Winbond Electronics Corp. | Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device |
-
1996
- 1996-09-13 KR KR1019960039855A patent/KR100195246B1/ko not_active IP Right Cessation
-
1997
- 1997-07-10 US US08/891,360 patent/US6117785A/en not_active Expired - Lifetime
- 1997-09-02 JP JP23674897A patent/JP4058135B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107689319A (zh) * | 2016-08-04 | 2018-02-13 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6117785A (en) | 2000-09-12 |
| JPH10107144A (ja) | 1998-04-24 |
| KR19980021113A (ko) | 1998-06-25 |
| JP4058135B2 (ja) | 2008-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3802662B2 (ja) | Ｓｏｇを用いた半導体装置の絶縁膜製造方法 | |
| US5250472A (en) | Spin-on-glass integration planarization having siloxane partial etchback and silicate processes | |
| US6057251A (en) | Method for forming interlevel dielectric layer in semiconductor device using electron beams | |
| KR100195246B1 (ko) | Sog를 이용한 반도체장치에서의 콘택홀 제조방법 | |
| JPH07312368A (ja) | 絶縁膜の平坦化構造を形成するための方法 | |
| US5750403A (en) | Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin | |
| US6432843B1 (en) | Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern | |
| US5635425A (en) | In-situ N2 plasma treatment for PE TEOS oxide deposition | |
| KR100374642B1 (ko) | 반도체 소자의 층간절연막 형성방법 | |
| US5723380A (en) | Method of approach to improve metal lithography and via-plug integration | |
| JP2001118928A (ja) | 集積回路の製造方法 | |
| KR100254567B1 (ko) | 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법 | |
| KR0172539B1 (ko) | 반도체 소자의 에스.오.지막 형성방법 | |
| US20020063334A1 (en) | Integrated circuit devices having a composite insulation layer and methods of manufacturing same | |
| KR100265759B1 (ko) | 전자빔을이용한저온층간절연막형성방법 | |
| KR100642460B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100459686B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| US6689697B1 (en) | Method of forming uniformly planarized structure in a semiconductor wafer | |
| KR100507857B1 (ko) | 반도체 소자의 제조방법 | |
| KR980012077A (ko) | 층간절연막 형성방법 | |
| KR100524928B1 (ko) | 다마신 공정을 이용한 금속배선 형성방법 | |
| KR100246780B1 (ko) | 반도체 소자의 스핀 온 글라스막 형성 방법 | |
| KR100570855B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR19990040433A (ko) | 절연막에서의 아웃가싱 공정을 포함하는 콘택형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 17 |
|
| EXPY | Expiration of term |