KR19990040433A - 절연막에서의 아웃가싱 공정을 포함하는 콘택형성방법 - Google Patents

절연막에서의 아웃가싱 공정을 포함하는 콘택형성방법 Download PDF

Info

Publication number
KR19990040433A
KR19990040433A KR1019970060807A KR19970060807A KR19990040433A KR 19990040433 A KR19990040433 A KR 19990040433A KR 1019970060807 A KR1019970060807 A KR 1019970060807A KR 19970060807 A KR19970060807 A KR 19970060807A KR 19990040433 A KR19990040433 A KR 19990040433A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
film
contact
outgassing
Prior art date
Application number
KR1019970060807A
Other languages
English (en)
Inventor
박희숙
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970060807A priority Critical patent/KR19990040433A/ko
Publication of KR19990040433A publication Critical patent/KR19990040433A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

절연막에서의 아웃가싱 공정을 포함하는 콘택 형성 방법에 관하여 개시한다. 본 발명에서는 반도체 기판상에 아웃가싱(outgassing)을 유발시키는 종류의 물질을 포함하는 제1 절연막을 형성한다. 상기 제1 절연막을 큐어링(curing)한다. 상기 제1 절연막 위에 평탄화된 제2 절연막을 형성한다. 상기 평탄화된 제2 절연막 및 제1 절연막을 차례로 패터닝하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성한다. 상기 콘택홀이 형성된 결과물을 열처리하여 상기 제1 절연막으로부터 가스가 분출되도록 아웃가싱 공정을 행한다. 상기 콘택홀 내에 도전 물질을 채워서 콘택을 형성한다. 상기 제1 절연막은 HSQ(Hydrogen Silsesquioxan)로 형성되고, 상기 제1 절연막을 큐어링하는 단계는 진공 상태에서 300 ∼ 400℃의 온도로 베이킹을 행한다. 상기 아웃가싱 단계는 진공 상태에서 300 ∼ 550℃의 온도로 60 ∼ 180초 동안 행한다. 또한, 상기 콘택을 형성하는 단계는 상기 아웃가싱 단계와 인시튜(in situ)로 행한다.

Description

절연막에서의 아웃가싱 공정을 포함하는 콘택 형성 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 SOG(Spin on Glass)류와 같이 흡습이 가능한 막질을 금속층간 절연막으로 사용하여 금속 배선을 위한 콘택을 형성하는 방법에 관한 것이다.
반도체 장치가 점차 고집적화됨에 따라 메모리 셀의 커패시터의 높이가 높아지고, 그에 따라 셀 어레이 영역과 주변 회로 영역간의 단차가 커져서 여러 층의 금속 배선층을 사용하게 되었다. 따라서, 금속 배선층 형성 전의 프리-메탈(pre-metal) 절연층이나 금속 배선층 사이의 금속층간 절연막을 사용하여 단순한 공정으로 원하는 평탄도를 얻을 수 있는 공정이 필요하게 되었다.
금속층간 절연막으로서 사용 가능한 물질중 공정이 단순하면서 열처리 온도를 낮게 유지하는 것이 가능함과 동시에 우수한 평탄도를 가지는 층간 절연막을 얻을 수 있는 것으로서 SOG가 있다.
그러나, SOG류 또는 후속 공정에서 흡습이 가능한 막질들을 반도체 장치의 제조에 적용하는 경우에는, 그 막질을 충분히 큐어링(curing)하지 않으면 후속 공정중에 막질 안에 함유되어 있던 수분이 아웃가싱(outgassing)되어 트랜지스터가 열화되거나 후속 공정을 진행할 수 없게 된다. 따라서, 이와 같은 막질들은 특히 트랜지스터에 직접적인 영향을 미치는 부분에는 적용이 기피되었으며, 이들을 콘택에 적용하는 경우에는 수분 또는 H2와 같은 아웃가싱을 유발시키는 종류에 의하여 결함이 발생될 수 있다.
본 발명의 목적은 SOG와 같은 흡습 가능한 막질을 금속층간 절연막으로 사용할 때 흡습 또는 아웃가싱 발생 가능성을 제거하여 안정된 공정으로 콘택을 형성하는 방법을 제공하는 것이다.
도 1 내지 도 7은 본 발명에 따른 콘택 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판, 20 : 제1 도전층 패턴
30 : 제1 절연막, 40 : 제2 절연막
42 : 평탄화된 제2 절연막, 50 : 캡핑 절연막
60 : 콘택, 70 : 제2 도전층 패턴
H : 콘택홀
상기 목적을 달성하기 위하여, 본 발명에 따른 콘택 형성 방법에서는 반도체 기판상에 아웃가싱(outgassing)을 유발시키는 종류의 물질을 포함하는 제1 절연막을 형성한다. 상기 제1 절연막을 큐어링(curing)한다. 상기 제1 절연막 위에 평탄화된 제2 절연막을 형성한다. 상기 평탄화된 제2 절연막 및 제1 절연막을 차례로 패터닝하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성한다. 상기 콘택홀이 형성된 결과물을 열처리하여 상기 제1 절연막으로부터 가스가 분출되도록 아웃가싱 공정을 행한다. 상기 콘택홀 내에 도전 물질을 채워서 콘택을 형성한다.
상기 제1 절연막은 HSQ(Hydrogen Silsesquioxan)로 형성되고, 상기 제1 절연막을 큐어링하는 단계는 진공 상태에서 300 ∼ 400℃의 온도로 베이킹을 행한다.
상기 평탄화된 제2 절연막은 SiO2막 및 SiOF막으로 이루어지는 군에서 선택되는 어느 하나의 막으로 형성된다.
상기 아웃가싱 단계는 진공 상태에서 300 ∼ 550℃의 온도로 60 ∼ 180초 동안 행한다.
또한, 상기 콘택을 형성하는 단계는 상기 아웃가싱 단계와 인시튜(in situ)로 행하는 것이 바람직하다.
또한 바람직하게는, 상기 평탄화된 제2 절연막 형성 단계 후에 상기 평탄화된 제2 절연막 위에 캡핑 절연막을 형성하는 단계를 더 포함하고, 상기 캡핑 절연막은 SiO2막 및 SiOF막으로 이루어지는 군에서 선택되는 어느 하나의 막으로 형성된다.
본 발명에 의하면, 안정된 콘택을 얻을 수 있으며, 향상된 트랜지스터 특성 및 콘택 저항도 얻을 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 1 내지 도 7은 본 발명에 따라 SOG를 금속층간 절연막으로 사용하여 금속 배선을 위한 콘택을 형성하는 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체 기판(10)상에 제1 도전층 패턴(20)을 형성한다.
도 2를 참조하면, 상기 제1 도전층 패턴(20)이 형성된 결과물상에 수분이나 H2와 같이 아웃가싱을 유발시키는 종류의 물질을 함유하는 제1 절연막(30), 예를 들면 HSQ(Hydrogen Silsesquioxane)와 같은 SOG층을 형성한다. HSQ는 400℃의 온도에서 k = 3 정도의 저유전율을 가지는 SOG 물질의 일종으로서 기존의 무기 SOG와는 달리 1회의 코팅으로 4,000Å 이상의 두께를 얻을 수 있고, 크랙 저항력이 커서 이러한 두께에서도 단차가 큰 부분에서 크랙이 발생하지 않는다.
도시하지는 않았으나, 상기 제1 도전층 패턴(20)이 형성된 결과물상에 상기 제1 절연막(30)을 형성하기 전에 CVD(Chemical Vapor Deposition) 방법에 의하여 산화막을 형성하는 것도 가능하다.
그 후, 상기 제1 절연막(30)을 약 300 ∼ 400℃의 온도에서 진공 상태로 베이킹(baking)함으로써 상기 제1 절연막(30)을 큐어링한다.
도 3을 참조하면, 상기 제1 절연막(30) 위에 도체간의 충분한 절연을 위하여 원하는 두께 이상의 두께를 가지는 제2 절연막(40), 예를 들면 SiO2막 또는 SiOF막을 형성한다.
도 4를 참조하면, 상기 제2 절연막(40)에 대하여 CMP(Chemical Mechanical Polishing) 공정을 적용하여 평탄화된 제2 절연막(42)을 형성한다.
도 5를 참조하면, 충분한 절연 효과를 얻기 위하여 상기 평탄화된 제2 절연막(42) 위에 캡핑 절연막(50)을 형성한다. 이와 같이, 상기 캡핑 절연막(50)을 형성함으로써 CMP 공정에 의하여 상대적으로 약화된 상기 제2 절연막(42)이 보호될 수 있는 효과가 있다. 상기 캡핑 절연막(50)은 예를 들면 SiO2막 또는 SiOF막으로 형성하는 것이 가능하다. 경우에 따라서, 상기 캡핑 절연막(50)의 형성 단계는 생략 가능하다.
도 6을 참조하면, 상기 캡핑 절연막(50), 평탄화된 제2 절연막(42) 및 제1 절연막(30)을 차례로 패터닝하여 상기 제1 도전층(20)의 상면을 노출시키는 콘택홀(H)을 형성한다. 그 후, 1.0E-7 토르(torr) 이상의 진공하에서 약 300 ∼ 550℃의 온도로 약 60 ∼ 180초 동안 열처리하여 상기 콘택홀(H)에 의하여 노출된 상기 제1 절연막(30)의 측벽으로부터 발생되는 가스를 분출시키는 아웃가싱 공정을 행한다. 이 때, 열처리 시간 및 온도는 막질에 따라 변경될 수 있다. 이와 같은 아웃가싱 공정을 거침으로써 후속 공정에서 안정된 콘택을 얻을 수 있으며, 향상된 콘택 저항도 얻을 수 있다.
도 7을 참조하면, 상기 도 6의 아웃가싱 공정와 인시튜(in situ)로 상기 콘택홀(H) 내에 금속 물질, 예를 들면 Al 또는 W를 CVD 방법에 의하여 증착하고 에치백 또는 CMP 방법에 의하여 상기 콘택홀(H) 이외의 부분에 증착된 금속 물질을 제거하여 콘택(60)을 형성한다. 그 후, 상기 결과물상에 도전 물질, 예를 들면 Al을 증착한 후 패터닝하여 상기 콘택(60)을 통하여 상기 제1 도전층 패턴(20)과 전기적으로 연결되는 제2 도전층 패턴(70)을 형성한다.
상기한 바와 같이, 본 발명에 의하면 SOG와 같이 수분이나 H2등의 아웃가싱을 유발시키는 종류의 물질로 이루어지는 절연막을 금속층간 절연막으로 사용하여 금속 배선을 위한 콘택을 형성할 때, 상기 절연막을 통하여 콘택홀을 형성한 후 그로 인해 노출된 상기 절연막의 측벽으로부터 아웃가싱 공정을 행하고, 상기 아웃가싱 공정과 인시튜로 상기 콘택홀 내에 콘택을 형성하므로 안정된 콘택을 얻을 수 있으며, 향상된 트랜지스터 특성 및 콘택 저항도 얻을 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (15)

  1. 반도체 기판상에 아웃가싱(outgassing)을 유발시키는 종류의 물질을 포함하는 제1 절연막을 형성하는 단계와,
    상기 제1 절연막을 큐어링(curing)하는 단계와,
    상기 제1 절연막 위에 평탄화된 제2 절연막을 형성하는 단계와,
    상기 평탄화된 제2 절연막 및 제1 절연막을 차례로 패터닝하여 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계와,
    상기 콘택홀이 형성된 결과물을 열처리하여 상기 제1 절연막으로부터 가스가 분출되도록 아웃가싱 공정을 행하는 단계와,
    상기 콘택홀 내에 도전 물질을 채워서 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 콘택 형성 방법.
  2. 제1항에 있어서, 상기 제1 절연막은 HSQ(Hydrogen Silsesquioxan)로 형성되는 것을 특징으로 하는 콘택 형성 방법.
  3. 제1항에 있어서, 상기 제1 절연막을 큐어링하는 단계는 300 ∼ 400℃의 온도에서 베이킹을 행하는 것을 특징으로 하는 콘택 형성 방법.
  4. 제3항에 있어서, 상기 제1 절연막을 큐어링하는 단계는 진공하에서 행하는 것을 특징으로 하는 콘택 형성 방법.
  5. 제1항에 있어서, 상기 평탄화된 제2 절연막은 SiO2막 및 SiOF막으로 이루어지는 군에서 선택되는 어느 하나의 막으로 형성되는 것을 특징으로 하는 콘택 형성 방법.
  6. 제1항에 있어서, 상기 아웃가싱 단계는 300 ∼ 550℃의 온도하에서 행하는 것을 특징으로 하는 콘택 형성 방법.
  7. 제6항에 있어서, 상기 아웃가싱 단계는 진공하에서 행하는 것을 특징으로 하는 콘택 형성 방법.
  8. 제6항에 있어서, 상기 아웃가싱 단계는 60 ∼ 180초 동안 행하는 것을 특징으로 하는 콘택 형성 방법.
  9. 제1항에 있어서, 상기 콘택을 형성하는 단계는 상기 도전 물질로서 Al 및 W로 이루어지는 군에서 선택되는 어느 하나의 물질을 사용하는 것을 특징으로 하는 콘택 형성 방법.
  10. 제9항에 있어서, 상기 콘택을 형성하는 단계는 상기 아웃가싱 단계와 인시튜(in situ)로 행하는 것을 특징으로 하는 콘택 형성 방법.
  11. 제1항에 있어서, 상기 콘택 형성 단계 후에 상기 콘택이 형성된 결과물상에 상기 콘택을 통하여 상기 반도체 기판의 소정 영역과 전기적으로 연결되는 도전층 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 콘택 형성 방법.
  12. 제11항에 있어서, 상기 도전층 패턴은 Al로 형성되는 것을 특징으로 하는 콘택 형성 방법.
  13. 제1항에 있어서, 상기 제1 절연막을 형성하는 단계 전에 상기 반도체 기판상에 산화막을 형성하는 단계를 더 포함하고,
    상기 콘택홀을 형성하는 단계에서는 상기 평탄화된 제2 절연막, 제1 절연막 및 산화막을 차례로 패터닝하는 것을 특징으로 하는 콘택 형성 방법.
  14. 제1항에 있어서, 상기 평탄화된 제2 절연막 형성 단계 후에 상기 평탄화된 제2 절연막 위에 캡핑 절연막을 형성하는 단계를 더 포함하고,
    상기 콘택홀을 형성하는 단계에서는 상기 캡핑 절연막, 평탄화된 제2 절연막 및 제1 절연막을 차례로 패터닝하는 것을 특징으로 하는 콘택 형성 방법.
  15. 제14항에 있어서, 상기 캡핑 절연막은 SiO2막 및 SiOF막으로 이루어지는 군에서 선택되는 어느 하나의 막으로 형성되는 것을 특징으로 하는 콘택 형성 방법.
KR1019970060807A 1997-11-18 1997-11-18 절연막에서의 아웃가싱 공정을 포함하는 콘택형성방법 KR19990040433A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060807A KR19990040433A (ko) 1997-11-18 1997-11-18 절연막에서의 아웃가싱 공정을 포함하는 콘택형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060807A KR19990040433A (ko) 1997-11-18 1997-11-18 절연막에서의 아웃가싱 공정을 포함하는 콘택형성방법

Publications (1)

Publication Number Publication Date
KR19990040433A true KR19990040433A (ko) 1999-06-05

Family

ID=66093643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060807A KR19990040433A (ko) 1997-11-18 1997-11-18 절연막에서의 아웃가싱 공정을 포함하는 콘택형성방법

Country Status (1)

Country Link
KR (1) KR19990040433A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448245B1 (ko) * 1997-12-30 2004-11-16 주식회사 하이닉스반도체 반도체 소자의 금속배선간 절연막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448245B1 (ko) * 1997-12-30 2004-11-16 주식회사 하이닉스반도체 반도체 소자의 금속배선간 절연막 형성방법

Similar Documents

Publication Publication Date Title
US5607773A (en) Method of forming a multilevel dielectric
US6133137A (en) Semiconductor device and method of manufacturing the same
US6162583A (en) Method for making intermetal dielectrics (IMD) on semiconductor integrated circuits using low dielectric constant spin-on polymers
US5700720A (en) Method of manufacturing semiconductor device having multilayer interconnection
US6531389B1 (en) Method for forming incompletely landed via with attenuated contact resistance
JP2006352124A (ja) 半導体デバイスおよびその構造体の製造方法
KR100195246B1 (ko) Sog를 이용한 반도체장치에서의 콘택홀 제조방법
US6436850B1 (en) Method of degassing low k dielectric for metal deposition
EP0790645A2 (en) Intermetal dielectric planarization
JPH10303295A (ja) 半導体装置の製造方法
US20020033486A1 (en) Method for forming an interconnection line using a hydrosilsesquioxane (HSQ) layer as an interlayer insulating layer
US6554002B2 (en) Method for removing etching residues
JP2003068845A (ja) 半導体装置およびその製造方法
KR19990061043A (ko) 반도체 소자의 금속배선 형성방법
JP2001118928A (ja) 集積回路の製造方法
KR19990040433A (ko) 절연막에서의 아웃가싱 공정을 포함하는 콘택형성방법
JP3439189B2 (ja) 半導体装置及びその製造方法
US5872066A (en) Method of forming inter-metal dielectric layer for WVIA process
EP0810648A2 (en) Improvements in or relating to semiconductor devices
KR0165758B1 (ko) 반도체 소자의 제조 방법
KR100265759B1 (ko) 전자빔을이용한저온층간절연막형성방법
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
KR100389041B1 (ko) 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법
US6720276B2 (en) Methods of forming spin on glass layers by curing remaining portions thereof
KR100380281B1 (ko) 반도체 장치의 비아홀 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination