JP2003068845A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003068845A JP2003068845A JP2001252728A JP2001252728A JP2003068845A JP 2003068845 A JP2003068845 A JP 2003068845A JP 2001252728 A JP2001252728 A JP 2001252728A JP 2001252728 A JP2001252728 A JP 2001252728A JP 2003068845 A JP2003068845 A JP 2003068845A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- semiconductor device
- wiring
- stress relaxation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 例えば０．１３μｍ世代以下のデザインルー
ルであっても、隣接する配線層間の埋め込み性に優れた
層間絶縁層を有する半導体装置、およびその製造方法を
提供する。 【解決手段】 半導体装置１００は、基体１０上に所定
のパターンで配置された配線層１２と、配線層１２を覆
う層間絶縁層２０と、を有する。層間絶縁層２０は、基
体１０上に所定のパターンで配置される応力緩和絶縁層
２２と、配線層１２および応力緩和絶縁層２２を覆い、
かつ、流動性絶縁体から形成される平坦化絶縁層２６
と、を有する。層間絶縁層２０は、さらに、ベース絶縁
層２４およびキャップ絶縁層２８を有することができ
る。
ルであっても、隣接する配線層間の埋め込み性に優れた
層間絶縁層を有する半導体装置、およびその製造方法を
提供する。 【解決手段】 半導体装置１００は、基体１０上に所定
のパターンで配置された配線層１２と、配線層１２を覆
う層間絶縁層２０と、を有する。層間絶縁層２０は、基
体１０上に所定のパターンで配置される応力緩和絶縁層
２２と、配線層１２および応力緩和絶縁層２２を覆い、
かつ、流動性絶縁体から形成される平坦化絶縁層２６
と、を有する。層間絶縁層２０は、さらに、ベース絶縁
層２４およびキャップ絶縁層２８を有することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に配線層の間隔が狭い場合でも
配線層間に良好に絶縁層が埋め込まれた層間絶縁層を有
する半導体装置、およびその製造方法に関する。
その製造方法に関し、特に配線層の間隔が狭い場合でも
配線層間に良好に絶縁層が埋め込まれた層間絶縁層を有
する半導体装置、およびその製造方法に関する。
【０００２】
【背景技術および発明が解決しようとする課題】ＬＳＩ
などの半導体装置においては、素子の微細化，高密度化
および多層化にともない、配線層の幅が小さくなり、ま
た配線層の間隔も小さくなっている。たとえば、０．１
３μｍ世代のデザインルールでは、一例を挙げると、金
属配線層の最小ライン幅は０．２０μｍであり、最小間
隔は０．２２μｍである。このような狭いスペースの配
線層の間では、ＣＶＤ法を用いた酸化シリコンで埋め込
みを行っても配線層の間隔が狭いため、埋め込んだ酸化
シリコン層にボイドが発生し、埋め込み不良を生じる。
などの半導体装置においては、素子の微細化，高密度化
および多層化にともない、配線層の幅が小さくなり、ま
た配線層の間隔も小さくなっている。たとえば、０．１
３μｍ世代のデザインルールでは、一例を挙げると、金
属配線層の最小ライン幅は０．２０μｍであり、最小間
隔は０．２２μｍである。このような狭いスペースの配
線層の間では、ＣＶＤ法を用いた酸化シリコンで埋め込
みを行っても配線層の間隔が狭いため、埋め込んだ酸化
シリコン層にボイドが発生し、埋め込み不良を生じる。
【０００３】ＳＯＧ（Spin On Glass）といわれる塗布
酸化シリコンは、有機溶媒中に溶解した絶縁膜材料をウ
エハ上に回転塗布し、その後の熱処理により硬化され
る。このようなＳＯＧは、流動性が高いために埋め込み
性に優れている。しかし、ＳＯＧは、キュアと呼ばれる
熱硬化のための熱処理を行うと、有機溶媒が蒸発する際
にＳＯＧ層の収縮が生じる。
酸化シリコンは、有機溶媒中に溶解した絶縁膜材料をウ
エハ上に回転塗布し、その後の熱処理により硬化され
る。このようなＳＯＧは、流動性が高いために埋め込み
性に優れている。しかし、ＳＯＧは、キュアと呼ばれる
熱硬化のための熱処理を行うと、有機溶媒が蒸発する際
にＳＯＧ層の収縮が生じる。
【０００４】本願発明者によれば、例えば０．１３μｍ
世代のデザインルールの配線層間に、層間絶縁層として
ＳＯＧ層を用いると、ＳＯＧ層の収縮によって配線層に
厚さ方向の圧縮力が作用し、特にアルミニウムなどの金
属配線層に変形を生じやすいことが確認されている。配
線層が変形すると、配線信頼性やマイグレーション耐性
が低下することがある。そして、配線層の変形は、特に
孤立したパターンの配線層に顕著に生じやすい。
世代のデザインルールの配線層間に、層間絶縁層として
ＳＯＧ層を用いると、ＳＯＧ層の収縮によって配線層に
厚さ方向の圧縮力が作用し、特にアルミニウムなどの金
属配線層に変形を生じやすいことが確認されている。配
線層が変形すると、配線信頼性やマイグレーション耐性
が低下することがある。そして、配線層の変形は、特に
孤立したパターンの配線層に顕著に生じやすい。
【０００５】本発明の目的は、例えば０．１３μｍ世代
以下のデザインルールであっても、隣接する配線層間の
埋め込み性に優れた層間絶縁層を有する半導体装置、お
よびその製造方法を提供することである。
以下のデザインルールであっても、隣接する配線層間の
埋め込み性に優れた層間絶縁層を有する半導体装置、お
よびその製造方法を提供することである。
【０００６】
【課題を解決するための手段】本発明にかかる半導体装
置は、基体上に所定のパターンで配置された配線層と、
該配線層を覆う層間絶縁層と、を含み、前記層間絶縁層
は、前記基体上に所定のパターンで配置される応力緩和
絶縁層と、前記配線層および前記応力緩和絶縁層を覆
い、かつ、流動性絶縁体から形成される平坦化絶縁層
と、を含む。
置は、基体上に所定のパターンで配置された配線層と、
該配線層を覆う層間絶縁層と、を含み、前記層間絶縁層
は、前記基体上に所定のパターンで配置される応力緩和
絶縁層と、前記配線層および前記応力緩和絶縁層を覆
い、かつ、流動性絶縁体から形成される平坦化絶縁層
と、を含む。
【０００７】本発明の半導体装置は、配線層の相互間に
所定のパターンの応力緩和絶縁層を有することにより、
配線層の相互間を埋める平坦化絶縁層によって配線層に
圧縮力が作用するとしても、この圧縮力が応力緩和絶縁
層によって吸収される。その結果、配線層に作用する圧
縮力を相対的に小さくすることができ、圧縮力による配
線層の変形を防止できる。前記応力緩和絶縁層は、主と
して、前記平坦化絶縁層による前記配線層への圧縮力を
緩和できるように配置されればよい。本発明は、圧縮力
によって変形しやすい金属配線層が形成された層に好ま
しく適用される。
所定のパターンの応力緩和絶縁層を有することにより、
配線層の相互間を埋める平坦化絶縁層によって配線層に
圧縮力が作用するとしても、この圧縮力が応力緩和絶縁
層によって吸収される。その結果、配線層に作用する圧
縮力を相対的に小さくすることができ、圧縮力による配
線層の変形を防止できる。前記応力緩和絶縁層は、主と
して、前記平坦化絶縁層による前記配線層への圧縮力を
緩和できるように配置されればよい。本発明は、圧縮力
によって変形しやすい金属配線層が形成された層に好ま
しく適用される。
【０００８】前記平坦化絶縁層は、塗布法あるいは流動
性ＣＶＤ法によって形成された、酸化シリコン層あるい
はそれ以外の低誘電率絶縁層で構成できる。ここで、
「低誘電率絶縁層」とは、比誘電率が典型的には３．０
以下の値を有する層をいう。
性ＣＶＤ法によって形成された、酸化シリコン層あるい
はそれ以外の低誘電率絶縁層で構成できる。ここで、
「低誘電率絶縁層」とは、比誘電率が典型的には３．０
以下の値を有する層をいう。
【０００９】前記応力緩和絶縁層は、前記平坦化絶縁層
より緻密で機械的強度が大きいことが望ましく、例えば
ＣＶＤ法によって形成された酸化シリコン層で構成でき
る。また、前記応力緩和絶縁層は、少なくとも疎パター
ン領域に配置されることができる。疎パターン領域で
は、密パターン領域に比べて、配線層が平坦化絶縁層の
圧縮力の影響を受けやすいことから、応力緩和絶縁層を
設ける必要性が高い。ここで、「密パターン領域」と
は、例えば使用デザインルールにおける配線層の最小間
隔で配置された、配線密度の大きい領域をいう。また、
「疎パターン領域」とは、例えば、配線層が孤立して存
在する領域あるいは配線密度が前記密パターン領域より
小さい領域をいう。また、本発明における「デザインル
ール」とは、ＩＴＲＳ（International Technology R
oadmap for Semiconductor）２０００で明記された各
種デザインルールを意味する。
より緻密で機械的強度が大きいことが望ましく、例えば
ＣＶＤ法によって形成された酸化シリコン層で構成でき
る。また、前記応力緩和絶縁層は、少なくとも疎パター
ン領域に配置されることができる。疎パターン領域で
は、密パターン領域に比べて、配線層が平坦化絶縁層の
圧縮力の影響を受けやすいことから、応力緩和絶縁層を
設ける必要性が高い。ここで、「密パターン領域」と
は、例えば使用デザインルールにおける配線層の最小間
隔で配置された、配線密度の大きい領域をいう。また、
「疎パターン領域」とは、例えば、配線層が孤立して存
在する領域あるいは配線密度が前記密パターン領域より
小さい領域をいう。また、本発明における「デザインル
ール」とは、ＩＴＲＳ（International Technology R
oadmap for Semiconductor）２０００で明記された各
種デザインルールを意味する。
【００１０】前記応力緩和絶縁層は、使用デザインルー
ルにおいて、該応力緩和絶縁層が形成される配線層の最
小ライン幅および最小間隔を有することができる。ま
た、前記応力緩和絶縁層は、化学的機械研磨（ＣＭＰ）
におけるディッシングの発生を防止するために設けられ
る、いわゆるダミーパターンとは異なるパターンを有す
ることができる。
ルにおいて、該応力緩和絶縁層が形成される配線層の最
小ライン幅および最小間隔を有することができる。ま
た、前記応力緩和絶縁層は、化学的機械研磨（ＣＭＰ）
におけるディッシングの発生を防止するために設けられ
る、いわゆるダミーパターンとは異なるパターンを有す
ることができる。
【００１１】さらに、前記応力緩和絶縁層は、前記配線
層より高く形成され、該応力緩和絶縁層の上面は該配線
層の上面より高い位置にあることができる。前記応力緩
和絶縁層の高さが前記配線層より高いことにより、前記
平坦化絶縁層の圧縮力が前記応力緩和絶縁層に優先的に
作用し、前記平坦化絶縁層の前記配線層への圧縮力の影
響をより小さくすることができる。
層より高く形成され、該応力緩和絶縁層の上面は該配線
層の上面より高い位置にあることができる。前記応力緩
和絶縁層の高さが前記配線層より高いことにより、前記
平坦化絶縁層の圧縮力が前記応力緩和絶縁層に優先的に
作用し、前記平坦化絶縁層の前記配線層への圧縮力の影
響をより小さくすることができる。
【００１２】前記層間絶縁層は、さらに、前記配線層お
よび前記応力緩和絶縁層の上に形成されたベース絶縁層
と、前記平坦化絶縁層の上に形成されたキャップ絶縁層
を有することができる。
よび前記応力緩和絶縁層の上に形成されたベース絶縁層
と、前記平坦化絶縁層の上に形成されたキャップ絶縁層
を有することができる。
【００１３】本発明にかかる半導体装置の製造方法は、
基体上に配置された配線層と、該配線層を覆う層間絶縁
層と、を含む半導体装置の製造方法であって、前記基体
上に所定のパターンで前記配線層が形成される工程と、
前記層間絶縁層が形成される工程であって、前記基体上
に所定のパターンで応力緩和絶縁層が形成される工程
と、前記配線層および前記応力緩和絶縁層を覆うよう
に、流動性絶縁体から平坦化絶縁層が形成される工程
と、を含む。
基体上に配置された配線層と、該配線層を覆う層間絶縁
層と、を含む半導体装置の製造方法であって、前記基体
上に所定のパターンで前記配線層が形成される工程と、
前記層間絶縁層が形成される工程であって、前記基体上
に所定のパターンで応力緩和絶縁層が形成される工程
と、前記配線層および前記応力緩和絶縁層を覆うよう
に、流動性絶縁体から平坦化絶縁層が形成される工程
と、を含む。
【００１４】前記平坦化絶縁層が形成される工程は、塗
布法、あるいは流動性ＣＶＤ法によって行うことができ
る。
布法、あるいは流動性ＣＶＤ法によって行うことができ
る。
【００１５】前記応力緩和絶縁層が形成される工程は、
前記配線層を覆うように前記基体上に絶縁層がＣＶＤ法
によって堆積された後、該絶縁層がパターニングされる
工程を有することができる。
前記配線層を覆うように前記基体上に絶縁層がＣＶＤ法
によって堆積された後、該絶縁層がパターニングされる
工程を有することができる。
【００１６】前記層間絶縁層が形成される工程は、さら
に、前記配線層および前記応力緩和絶縁層の上にベース
絶縁層が形成される工程と、前記平坦化絶縁層の上にキ
ャップ絶縁層が形成される工程と、を有することができ
る。
に、前記配線層および前記応力緩和絶縁層の上にベース
絶縁層が形成される工程と、前記平坦化絶縁層の上にキ
ャップ絶縁層が形成される工程と、を有することができ
る。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態の一例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００１８】［デバイス］まず、本実施の形態に係る半
導体装置について説明する。図４は、本実施の形態に係
る半導体装置１００の要部を模式的に示す断面図であ
り、図５は、半導体装置１００の一部の層を模式的に示
す平面図である。
導体装置について説明する。図４は、本実施の形態に係
る半導体装置１００の要部を模式的に示す断面図であ
り、図５は、半導体装置１００の一部の層を模式的に示
す平面図である。
【００１９】半導体装置１００は、基体１０上に形成さ
れた、配線層１２（１２ａ，１２ｂ）と、配線層１２を
覆うように形成された層間絶縁層２０とを有する。ここ
で、「基体」とは、１つの層間絶縁層２０の下の構造体
を示す。たとえば、層間絶縁層２０が第２層目の層間絶
縁層の場合、基体１０は、図示しない、半導体基板と、
この半導体基板上に形成された、素子分離領域，ＭＯＳ
ＦＥＴなどの半導体素子および配線層と、第１層目の層
間絶縁層などから構成される。本発明が適用される層間
絶縁層２０は、どの位置の層間絶縁層であってもよい
が、特に、金属配線層を覆うための層間絶縁層に好まし
く適用することができる。
れた、配線層１２（１２ａ，１２ｂ）と、配線層１２を
覆うように形成された層間絶縁層２０とを有する。ここ
で、「基体」とは、１つの層間絶縁層２０の下の構造体
を示す。たとえば、層間絶縁層２０が第２層目の層間絶
縁層の場合、基体１０は、図示しない、半導体基板と、
この半導体基板上に形成された、素子分離領域，ＭＯＳ
ＦＥＴなどの半導体素子および配線層と、第１層目の層
間絶縁層などから構成される。本発明が適用される層間
絶縁層２０は、どの位置の層間絶縁層であってもよい
が、特に、金属配線層を覆うための層間絶縁層に好まし
く適用することができる。
【００２０】図４および図５に示す例では、密パターン
領域１４ａの配線層１２ａと、疎パターン領域１４ｂの
配線層１２ｂとを示している。配線層１２ａ，１２ｂ
は、たとえば、アルミニウム，アルミニウム合金，銅，
銅合金などを中心とした金属材料で構成することができ
る。
領域１４ａの配線層１２ａと、疎パターン領域１４ｂの
配線層１２ｂとを示している。配線層１２ａ，１２ｂ
は、たとえば、アルミニウム，アルミニウム合金，銅，
銅合金などを中心とした金属材料で構成することができ
る。
【００２１】配線層１２を覆う層間絶縁層２０は、応力
緩和絶縁層２２、ベース絶縁層２４、平坦化絶縁層２６
およびキャップ絶縁層２８を有する。
緩和絶縁層２２、ベース絶縁層２４、平坦化絶縁層２６
およびキャップ絶縁層２８を有する。
【００２２】応力緩和絶縁層２２は、基体１０上におい
て、配線層１２の間に所定のパターンで配置されてい
る。応力緩和絶縁層２２のパターンは、特に限定され
ず、たとえば図５に示すように連続的であってもよく、
あるいはブロック状の絶縁体を不連続に配置したもので
もよい。応力緩和絶縁層２２は、応力の緩和機能を考慮
すると、図５に示したように、少なくとも配線層１２が
延びる方向（長さ方向）に連続していることが好まし
い。このように応力緩和絶縁層２２を配置することで、
応力を均一に吸収できる。
て、配線層１２の間に所定のパターンで配置されてい
る。応力緩和絶縁層２２のパターンは、特に限定され
ず、たとえば図５に示すように連続的であってもよく、
あるいはブロック状の絶縁体を不連続に配置したもので
もよい。応力緩和絶縁層２２は、応力の緩和機能を考慮
すると、図５に示したように、少なくとも配線層１２が
延びる方向（長さ方向）に連続していることが好まし
い。このように応力緩和絶縁層２２を配置することで、
応力を均一に吸収できる。
【００２３】応力緩和絶縁層２２は、少なくとも、疎パ
ターン領域１４ｂに形成される。ようするに応力緩和絶
縁層２２は、配線層１２の相互間に配置されることによ
り、平坦化絶縁層２６の圧縮力が配線層１２に与える影
響を抑え、配線層１２の変形などを防止できる程度に配
置される。また、応力緩和絶縁層２２は、使用デザイン
ルールにおける配線層の最小間隔および最小ライン幅で
形成することができる。例えば、０．１３μｍ世代のデ
ザインルールでは、一例を挙げると、金属配線層の最小
ライン幅は０．２０μｍであり、最小間隔は０．２２μ
ｍである。応力緩和絶縁層２２をこのようなルールによ
って形成することにより、平坦化絶縁層２６の圧縮力が
配線層１２に与える影響を最小限に抑えることができ
る、微細パターンの応力緩和絶縁層を形成できる。
ターン領域１４ｂに形成される。ようするに応力緩和絶
縁層２２は、配線層１２の相互間に配置されることによ
り、平坦化絶縁層２６の圧縮力が配線層１２に与える影
響を抑え、配線層１２の変形などを防止できる程度に配
置される。また、応力緩和絶縁層２２は、使用デザイン
ルールにおける配線層の最小間隔および最小ライン幅で
形成することができる。例えば、０．１３μｍ世代のデ
ザインルールでは、一例を挙げると、金属配線層の最小
ライン幅は０．２０μｍであり、最小間隔は０．２２μ
ｍである。応力緩和絶縁層２２をこのようなルールによ
って形成することにより、平坦化絶縁層２６の圧縮力が
配線層１２に与える影響を最小限に抑えることができ
る、微細パターンの応力緩和絶縁層を形成できる。
【００２４】本発明の応力緩和層は、ＣＭＰでの平坦性
をよくするために形成されるいわゆるダミーパターン
と、主に以下の点で異なる。すなわち、ダミーパターン
は、基板全面の平坦度を上げたり、ＣＭＰでの基板全面
の研磨均一性を上げるために形成することから、このよ
うなダミーパターンはウェハの全面に規則性を持って配
置される。これに対し、本発明の応力緩和絶縁層は、上
述した応力の緩和機能を達成するために特定の領域に設
けることができ、ウェハ全面にわたって規則的に配置さ
れなくともよい。
をよくするために形成されるいわゆるダミーパターン
と、主に以下の点で異なる。すなわち、ダミーパターン
は、基板全面の平坦度を上げたり、ＣＭＰでの基板全面
の研磨均一性を上げるために形成することから、このよ
うなダミーパターンはウェハの全面に規則性を持って配
置される。これに対し、本発明の応力緩和絶縁層は、上
述した応力の緩和機能を達成するために特定の領域に設
けることができ、ウェハ全面にわたって規則的に配置さ
れなくともよい。
【００２５】応力緩和絶縁層２２は、たとえば、ＳｉＨ
4−Ｏ2系の常圧ＣＶＤ、ＳｉＨ4−Ｎ2Ｏ系，ＴＥＯＳ−
Ｏ2系のプラズマＣＶＤ、ＳｉＨ4−Ｏ2系の高密度プラ
ズマＣＶＤなどのＣＶＤ法によって得られる、酸化シリ
コン層によって形成することができる。各ＣＶＤ法に用
いられるガス種は、上記のものに限定されず、各種のガ
ス種を用いることができる。また、かかるガス種には、
埋め込み性を高めるために、フッ素を導入することがで
きる。
4−Ｏ2系の常圧ＣＶＤ、ＳｉＨ4−Ｎ2Ｏ系，ＴＥＯＳ−
Ｏ2系のプラズマＣＶＤ、ＳｉＨ4−Ｏ2系の高密度プラ
ズマＣＶＤなどのＣＶＤ法によって得られる、酸化シリ
コン層によって形成することができる。各ＣＶＤ法に用
いられるガス種は、上記のものに限定されず、各種のガ
ス種を用いることができる。また、かかるガス種には、
埋め込み性を高めるために、フッ素を導入することがで
きる。
【００２６】さらに、応力緩和絶縁層２２は、図４に示
すように、配線層１２の高さＨと同じか、もしくはそれ
より高いことが望ましい。応力緩和絶縁層２２の高さが
配線層１２より高いことにより、平坦化絶縁層２６の圧
縮力が応力緩和絶縁層２２に優先的に作用し、平坦化絶
縁層２６の配線層１２への圧縮力の影響をより小さくす
ることができる。具体的には、応力緩和絶縁層２２の突
出高さ（配線層１２の上面から応力緩和絶縁層２２の上
面までの高さｈ）は、配線層１２の高さをＨとすると、
上述した平坦化絶縁層２６の圧縮力を緩和する観点よ
り、０≦ｈ≦Ｈ／２に設定することができる。応力緩和
絶縁層の突出高さがＨ／２を超えると、配線層１２と応
力緩和絶縁層２２とのスペース、あるいは応力緩和絶縁
層２２と隣接する応力緩和絶縁層２２とのスペースのア
スペクト比が大きくなって、平坦化絶縁層２６の埋め込
み性が不十分になることがある。
すように、配線層１２の高さＨと同じか、もしくはそれ
より高いことが望ましい。応力緩和絶縁層２２の高さが
配線層１２より高いことにより、平坦化絶縁層２６の圧
縮力が応力緩和絶縁層２２に優先的に作用し、平坦化絶
縁層２６の配線層１２への圧縮力の影響をより小さくす
ることができる。具体的には、応力緩和絶縁層２２の突
出高さ（配線層１２の上面から応力緩和絶縁層２２の上
面までの高さｈ）は、配線層１２の高さをＨとすると、
上述した平坦化絶縁層２６の圧縮力を緩和する観点よ
り、０≦ｈ≦Ｈ／２に設定することができる。応力緩和
絶縁層の突出高さがＨ／２を超えると、配線層１２と応
力緩和絶縁層２２とのスペース、あるいは応力緩和絶縁
層２２と隣接する応力緩和絶縁層２２とのスペースのア
スペクト比が大きくなって、平坦化絶縁層２６の埋め込
み性が不十分になることがある。
【００２７】また、応力緩和絶縁層２２は、上述した平
坦化絶縁層２６の圧縮力を緩和する機能と共に、ＣＭＰ
におけるディッシングと呼ばれる研磨不良を防止するた
めのダミーパターンの機能を有することができる。必要
に応じて、図５に示すように、応力緩和絶縁層２２のパ
ターンと異なるパターンを有する、ＣＭＰのためのダミ
ーパターン３０を設けてもよい。この場合、ダミーパタ
ーン３０は、応力緩和絶縁層２６と同じ材質の絶縁層で
あってもよいし、あるいは配線層１２と同じ材質であっ
てもよい。配線層のショートや配線容量などを考慮する
と、ダミーパターン３０は応力緩和絶縁層２６と同じ材
質を有する絶縁層からなることが望ましい。この場合、
ダミーパターン３０は、応力緩和絶縁層２２と同じ工程
で形成することができる。図示の例では、ダミーパター
ン３０は、応力緩和層２２より大きい幅を有し、例えば
２．０μｍの径を有する矩形のパターンで、規則的に配
置されている。
坦化絶縁層２６の圧縮力を緩和する機能と共に、ＣＭＰ
におけるディッシングと呼ばれる研磨不良を防止するた
めのダミーパターンの機能を有することができる。必要
に応じて、図５に示すように、応力緩和絶縁層２２のパ
ターンと異なるパターンを有する、ＣＭＰのためのダミ
ーパターン３０を設けてもよい。この場合、ダミーパタ
ーン３０は、応力緩和絶縁層２６と同じ材質の絶縁層で
あってもよいし、あるいは配線層１２と同じ材質であっ
てもよい。配線層のショートや配線容量などを考慮する
と、ダミーパターン３０は応力緩和絶縁層２６と同じ材
質を有する絶縁層からなることが望ましい。この場合、
ダミーパターン３０は、応力緩和絶縁層２２と同じ工程
で形成することができる。図示の例では、ダミーパター
ン３０は、応力緩和層２２より大きい幅を有し、例えば
２．０μｍの径を有する矩形のパターンで、規則的に配
置されている。
【００２８】ベース絶縁層２４は、配線層１２と平坦化
絶縁層２６とが直接接触することを避けるために形成さ
れる層である。後に詳述する平坦化絶縁層２６は、一般
的にポーラスな構造で吸湿性も高いため、配線層と直接
接触した場合には、配線が腐食したり、層自体の強度が
弱いために層間絶縁層にクラックなどが生ずることがあ
る。このような問題を避けるために、ベース絶縁層２４
は、通常、緻密で機械的強度の大きなシリコン酸化層に
よって形成することができる。このようなシリコン酸化
層は、応力緩和絶縁層２２と同様に、常圧ＣＶＤ、プラ
ズマＣＶＤ、高密度プラズマＣＶＤなどのＣＶＤ法によ
って得ることができる。また、ベース絶縁層２４は、上
述した機能を有する程度の膜厚、たとえば１０〜５０ｎ
ｍを有する。
絶縁層２６とが直接接触することを避けるために形成さ
れる層である。後に詳述する平坦化絶縁層２６は、一般
的にポーラスな構造で吸湿性も高いため、配線層と直接
接触した場合には、配線が腐食したり、層自体の強度が
弱いために層間絶縁層にクラックなどが生ずることがあ
る。このような問題を避けるために、ベース絶縁層２４
は、通常、緻密で機械的強度の大きなシリコン酸化層に
よって形成することができる。このようなシリコン酸化
層は、応力緩和絶縁層２２と同様に、常圧ＣＶＤ、プラ
ズマＣＶＤ、高密度プラズマＣＶＤなどのＣＶＤ法によ
って得ることができる。また、ベース絶縁層２４は、上
述した機能を有する程度の膜厚、たとえば１０〜５０ｎ
ｍを有する。
【００２９】平坦化絶縁層２６は、段差被覆性が優れた
流動性絶縁体から形成される。このような流動性絶縁体
としては、塗布法によって得られるＳＯＧと、流動性Ｃ
ＶＤによって得られる酸化シリコンとに大別される。平
坦化絶縁層２６の材質は、ＳＯＧあるいは流動性ＣＶＤ
法によって形成された酸化シリコンのいずれであっても
よいが、簡便な設備での成膜が可能であって経済性が高
いことから、ＳＯＧを好ましく用いることができる。
流動性絶縁体から形成される。このような流動性絶縁体
としては、塗布法によって得られるＳＯＧと、流動性Ｃ
ＶＤによって得られる酸化シリコンとに大別される。平
坦化絶縁層２６の材質は、ＳＯＧあるいは流動性ＣＶＤ
法によって形成された酸化シリコンのいずれであっても
よいが、簡便な設備での成膜が可能であって経済性が高
いことから、ＳＯＧを好ましく用いることができる。
【００３０】ＳＯＧあるいは流動性ＣＶＤによる酸化シ
リコンとしては、特に限定されず、一般的に用いられて
いるものを適用することができる。
リコンとしては、特に限定されず、一般的に用いられて
いるものを適用することができる。
【００３１】ＳＯＧは、絶縁膜材料を有機溶媒に溶解し
たものをウエハ上に回転塗布し、塗布後の熱処理工程に
より形成することができる。一般的な熱処理工程は、乾
燥，およびベイクと呼ばれる溶媒を除去するための熱処
理と、キュアと呼ばれる熱硬化を行うための熱処理とか
らなる。ＳＯＧは、無機ＳＯＧと有機ＳＯＧに大別さ
れ、無機ＳＯＧとしては、シリケート系，アルコキシシ
リケート系およびポリシラザン系などが挙げられる。
たものをウエハ上に回転塗布し、塗布後の熱処理工程に
より形成することができる。一般的な熱処理工程は、乾
燥，およびベイクと呼ばれる溶媒を除去するための熱処
理と、キュアと呼ばれる熱硬化を行うための熱処理とか
らなる。ＳＯＧは、無機ＳＯＧと有機ＳＯＧに大別さ
れ、無機ＳＯＧとしては、シリケート系，アルコキシシ
リケート系およびポリシラザン系などが挙げられる。
【００３２】流動性ＣＶＤにおいては、基体上に流動性
を有する反応中間体を堆積させ、その後熱処理などによ
り反応中間体を完全な酸化膜に変化させる。このような
流動性ＣＶＤとしては、以下に示すようないくつかの方
法が知られている。
を有する反応中間体を堆積させ、その後熱処理などによ
り反応中間体を完全な酸化膜に変化させる。このような
流動性ＣＶＤとしては、以下に示すようないくつかの方
法が知られている。
【００３３】（ａ）ＴＥＯＳとＯ3の熱ＣＶＤ（温度；
４００℃程度） （ｂ）Ｓｉ（ＣＨ3）4とＯ2のプラズマ反応（基板温
度；−２０〜−４０℃） （ｃ）ＴＥＯＳとＨ2Ｏのプラズマ反応（基板温度；６
０〜１２０℃） （ｄ）ＳｉＨ4とＯ2のプラズマ反応（基板温度；−８０
℃以下） （ｅ）ＳｉＨ4とＨ2Ｏ2の減圧下での熱処理反応（基板
温度；０℃付近）
４００℃程度） （ｂ）Ｓｉ（ＣＨ3）4とＯ2のプラズマ反応（基板温
度；−２０〜−４０℃） （ｃ）ＴＥＯＳとＨ2Ｏのプラズマ反応（基板温度；６
０〜１２０℃） （ｄ）ＳｉＨ4とＯ2のプラズマ反応（基板温度；−８０
℃以下） （ｅ）ＳｉＨ4とＨ2Ｏ2の減圧下での熱処理反応（基板
温度；０℃付近）
【００３４】流動性絶縁体から形成される平坦化絶縁層
２６は、ＳＯＧにおいては流体の状態で、流動性ＣＶＤ
においては流動性を有する反応中間体の状態で、それぞ
れ基体上に層が形成されることから、非常に優れた段差
被覆性を有する。その結果、たとえば０．１３μｍ世代
以下のデザインルールの最小間隔で配置された密パター
ン領域１４ａの配線層１２ａ，１２ａの相互間において
も、ボイドを発生することなく良好な埋め込み性を有す
る絶縁層を形成することができる。また、配線層１２の
相互間のみならず、配線層１２と応力緩和絶縁層２２と
の間、あるいは応力緩和絶縁層２２の相互間においても
優れた埋め込み性を有する絶縁層を形成することができ
る。
２６は、ＳＯＧにおいては流体の状態で、流動性ＣＶＤ
においては流動性を有する反応中間体の状態で、それぞ
れ基体上に層が形成されることから、非常に優れた段差
被覆性を有する。その結果、たとえば０．１３μｍ世代
以下のデザインルールの最小間隔で配置された密パター
ン領域１４ａの配線層１２ａ，１２ａの相互間において
も、ボイドを発生することなく良好な埋め込み性を有す
る絶縁層を形成することができる。また、配線層１２の
相互間のみならず、配線層１２と応力緩和絶縁層２２と
の間、あるいは応力緩和絶縁層２２の相互間においても
優れた埋め込み性を有する絶縁層を形成することができ
る。
【００３５】キャップ絶縁層２８は、ベース絶縁層２４
と同様の理由により平坦化絶縁層２６に接して形成され
る。層間絶縁層２０がＣＭＰにより平坦化される場合に
は、キャップ絶縁層２８は、ＣＭＰによって研磨される
厚みを考慮して成膜される。また、キャップ絶縁層２８
の成膜方法および材質としては、ベース絶縁層２４と同
様のものを用いることができる。
と同様の理由により平坦化絶縁層２６に接して形成され
る。層間絶縁層２０がＣＭＰにより平坦化される場合に
は、キャップ絶縁層２８は、ＣＭＰによって研磨される
厚みを考慮して成膜される。また、キャップ絶縁層２８
の成膜方法および材質としては、ベース絶縁層２４と同
様のものを用いることができる。
【００３６】本発明の半導体装置によれば、以下のよう
な作用効果を有する。
な作用効果を有する。
【００３７】本実施の形態の半導体装置１００は、配線
層１２の相互間、特に、疎パターン領域１４ｂにおい
て、所定のパターンの応力緩和絶縁層２２を有する。こ
のことにより、配線層１２の相互間を埋める平坦化絶縁
層２６が配線層１２に対して圧縮力を有するとしても、
この圧縮力が応力緩和絶縁層２２によって吸収される。
その結果、配線層１２に作用する圧縮力を相対的に小さ
くすることができ、圧縮力による配線層１２の変形を防
止できるる。たとえば０．１３μｍ世代以下のデザイン
ルールであって、配線層の最小間隔が０．１８〜０．２
２μｍである配線層であっても、本実施の形態によれば
平坦化絶縁層２６の圧縮力によって配線層がつぶれるな
どの変形を生ずることがない。
層１２の相互間、特に、疎パターン領域１４ｂにおい
て、所定のパターンの応力緩和絶縁層２２を有する。こ
のことにより、配線層１２の相互間を埋める平坦化絶縁
層２６が配線層１２に対して圧縮力を有するとしても、
この圧縮力が応力緩和絶縁層２２によって吸収される。
その結果、配線層１２に作用する圧縮力を相対的に小さ
くすることができ、圧縮力による配線層１２の変形を防
止できるる。たとえば０．１３μｍ世代以下のデザイン
ルールであって、配線層の最小間隔が０．１８〜０．２
２μｍである配線層であっても、本実施の形態によれば
平坦化絶縁層２６の圧縮力によって配線層がつぶれるな
どの変形を生ずることがない。
【００３８】本実施の形態の半導体装置１００によれ
ば、配線層１２の相互間に配置される応力緩和絶縁層２
２は、酸化シリコン層などの絶縁層から構成されている
ため、配線層１２間に狭いピッチで配置されたとしても
ショートなどの問題を生ずることがない。また、応力緩
和絶縁層２２が金属などの導電体から構成されていない
ことから、これによる配線容量の増大を招くことがな
く、電気信号の伝搬遅延にほとんど影響を与えることが
ない。
ば、配線層１２の相互間に配置される応力緩和絶縁層２
２は、酸化シリコン層などの絶縁層から構成されている
ため、配線層１２間に狭いピッチで配置されたとしても
ショートなどの問題を生ずることがない。また、応力緩
和絶縁層２２が金属などの導電体から構成されていない
ことから、これによる配線容量の増大を招くことがな
く、電気信号の伝搬遅延にほとんど影響を与えることが
ない。
【００３９】本実施の形態の半導体装置１００によれ
ば、大きい機械的強度が得にくい平坦化絶縁層２６を用
いても、ある密度で応力緩和絶縁層２２が平坦化絶縁層
２６中に存在し、その収縮力（配線層１２および応力緩
和絶縁層２２に対しては圧縮力）を吸収するため、平坦
化絶縁層２６にクラックなどが生じない。
ば、大きい機械的強度が得にくい平坦化絶縁層２６を用
いても、ある密度で応力緩和絶縁層２２が平坦化絶縁層
２６中に存在し、その収縮力（配線層１２および応力緩
和絶縁層２２に対しては圧縮力）を吸収するため、平坦
化絶縁層２６にクラックなどが生じない。
【００４０】また、応力緩和絶縁層２２は、ＣＭＰにお
けるディッシングと呼ばれる研磨不良を防止するための
ダミーパターンとしても機能することができる。
けるディッシングと呼ばれる研磨不良を防止するための
ダミーパターンとしても機能することができる。
【００４１】［製造方法］つぎに、図４および図５に示
す半導体装置１００を製造するための方法の一例につい
て説明する。図１〜図３は、この製造方法の工程を模式
的に示す断面図である。
す半導体装置１００を製造するための方法の一例につい
て説明する。図１〜図３は、この製造方法の工程を模式
的に示す断面図である。
【００４２】（ａ）図１に示すように、基体１０上に、
金属などからなる導電層を形成した後、一般的に用いら
れるリソグラフィおよびエッチングを用いて導電層をパ
ターニングし、配線層１２を形成する。図１に示す例で
は、密パターン領域１４ａでの配線層１２を「１２ａ」
と示し、疎パターン領域１４ｂでの配線層１２を「１２
ｂ」と示す。導電層を構成する金属については、すでに
述べたので、ここでは記載しない。
金属などからなる導電層を形成した後、一般的に用いら
れるリソグラフィおよびエッチングを用いて導電層をパ
ターニングし、配線層１２を形成する。図１に示す例で
は、密パターン領域１４ａでの配線層１２を「１２ａ」
と示し、疎パターン領域１４ｂでの配線層１２を「１２
ｂ」と示す。導電層を構成する金属については、すでに
述べたので、ここでは記載しない。
【００４３】ついで、ＣＶＤ法によって、基体１０上に
酸化シリコン層２４０を全面的に形成する。酸化シリコ
ン層２４０は、少なくとも配線層１２を完全に覆うよう
に形成される。ＣＶＤ法については、すでに述べた、常
圧ＣＶＤ、プラズマＣＶＤ、高密度プラズマＣＶＤなど
を用いることができる。そして、例えば、埋め込み性に
優れた高密度プラズマＣＶＤを用いて酸化シリコン層２
４０を形成した場合であっても、配線層が最小間隔で形
成された配線層１２ａと配線層１２ａとの間にはボイド
２５０が形成されやすい。
酸化シリコン層２４０を全面的に形成する。酸化シリコ
ン層２４０は、少なくとも配線層１２を完全に覆うよう
に形成される。ＣＶＤ法については、すでに述べた、常
圧ＣＶＤ、プラズマＣＶＤ、高密度プラズマＣＶＤなど
を用いることができる。そして、例えば、埋め込み性に
優れた高密度プラズマＣＶＤを用いて酸化シリコン層２
４０を形成した場合であっても、配線層が最小間隔で形
成された配線層１２ａと配線層１２ａとの間にはボイド
２５０が形成されやすい。
【００４４】ついで、酸化シリコン層２４０の上に、公
知の方法によって所定パターンのレジスト層Ｒ１０を形
成する。
知の方法によって所定パターンのレジスト層Ｒ１０を形
成する。
【００４５】（ｂ）ついで、図２に示すように、レジス
ト層Ｒ１０をマスクとして、図１に示す酸化シリコン層
２４０をエッチングすることにより、応力緩和絶縁層２
２を形成する。このとき、最小間隔で配置された配線層
１２ａ，１２ａ間の酸化シリコン層も除去されるので、
結果的に図１に示すボイド２５０がなくなる。
ト層Ｒ１０をマスクとして、図１に示す酸化シリコン層
２４０をエッチングすることにより、応力緩和絶縁層２
２を形成する。このとき、最小間隔で配置された配線層
１２ａ，１２ａ間の酸化シリコン層も除去されるので、
結果的に図１に示すボイド２５０がなくなる。
【００４６】その後、アッシングなどの公知の方法で、
レジスト層Ｒ１０を除去する。
レジスト層Ｒ１０を除去する。
【００４７】応力緩和絶縁層２２のパターンについて
は、すでに述べたので、ここでは記載しない。
は、すでに述べたので、ここでは記載しない。
【００４８】（ｃ）ついで、図３に示すように、配線層
１２（１２ａ，１２ｂ）および応力緩和絶縁層２２が形
成された基体１０上に、ベース絶縁層２４を全面的に形
成する。ついで、ベース絶縁層２４上に、流動性絶縁体
からなる平坦化絶縁層２６を形成する。平坦化絶縁層２
６は、少なくともベース絶縁層２４を覆い、かつ、配線
層１２の相互間、配線層１２と応力緩和絶縁層２２との
間、ならびに応力緩和絶縁層２２の相互間を絶縁層によ
って充填するように形成される。
１２（１２ａ，１２ｂ）および応力緩和絶縁層２２が形
成された基体１０上に、ベース絶縁層２４を全面的に形
成する。ついで、ベース絶縁層２４上に、流動性絶縁体
からなる平坦化絶縁層２６を形成する。平坦化絶縁層２
６は、少なくともベース絶縁層２４を覆い、かつ、配線
層１２の相互間、配線層１２と応力緩和絶縁層２２との
間、ならびに応力緩和絶縁層２２の相互間を絶縁層によ
って充填するように形成される。
【００４９】（ｄ）ついで、図４に示すように、平坦化
絶縁層２６上に、キャップ絶縁層２８を全面的に形成す
る。このキャップ絶縁層２８は、平坦化絶縁層２６の表
面の凹凸を十分に埋め、さらに必要に応じて用いられる
ＣＭＰによって研磨される厚さを有する。図４に示す例
では、キャップ絶縁層２８は、ＣＭＰによってその上面
が平坦化された状態を示す。
絶縁層２６上に、キャップ絶縁層２８を全面的に形成す
る。このキャップ絶縁層２８は、平坦化絶縁層２６の表
面の凹凸を十分に埋め、さらに必要に応じて用いられる
ＣＭＰによって研磨される厚さを有する。図４に示す例
では、キャップ絶縁層２８は、ＣＭＰによってその上面
が平坦化された状態を示す。
【００５０】以上、本発明の一実施の形態について述べ
たが、本発明はこれに限定されず、発明の要旨の範囲内
で各種の態様を取りうる。本発明は、例えば、塗布法あ
るいは流動性ＣＶＤ法を用いて形成される低誘電率絶縁
層を層間絶縁層として用いる場合にも適用できる。
たが、本発明はこれに限定されず、発明の要旨の範囲内
で各種の態様を取りうる。本発明は、例えば、塗布法あ
るいは流動性ＣＶＤ法を用いて形成される低誘電率絶縁
層を層間絶縁層として用いる場合にも適用できる。
【図１】本発明の実施の形態にかかる半導体装置の製造
方法の一工程を模式的に示す断面図である。
方法の一工程を模式的に示す断面図である。
【図２】本発明の実施の形態にかかる半導体装置の製造
方法の一工程を模式的に示す断面図である。
方法の一工程を模式的に示す断面図である。
【図３】本発明の実施の形態にかかる半導体装置の製造
方法の一工程を模式的に示す断面図である。
方法の一工程を模式的に示す断面図である。
【図４】本発明の実施の形態にかかる半導体装置を模式
的に示す断面図である。
的に示す断面図である。
【図５】本発明の実施の形態にかかる半導体装置を模式
的に示す平面図である。
的に示す平面図である。
１０ 基体
１２，１２ａ，１２ｂ 配線層
１４ａ 密パターン領域
１４ｂ 疎パターン領域
２０ 層間絶縁層
２２ 応力緩和絶縁層
２４ ベース絶縁層
２６ 平坦化絶縁層
２８ キャップ絶縁層
３０ ダミーパターン
１００ 半導体装置
Claims (13)
- 【請求項１】 基体上に所定のパターンで配置された配
線層と、該配線層を覆う層間絶縁層と、を含み、 前記層間絶縁層は、 前記基体上に所定のパターンで配置される応力緩和絶縁
層と、 前記配線層および前記応力緩和絶縁層を覆い、かつ、流
動性絶縁体から形成される平坦化絶縁層と、を含む半導
体装置。 - 【請求項２】 請求項１において、 前記平坦化絶縁層は、塗布法によって形成された、酸化
シリコン層あるいはそれ以外の低誘電率絶縁層である、
半導体装置。 - 【請求項３】 請求項１において、 前記平坦化絶縁層は、流動性ＣＶＤ法によって形成され
た、酸化シリコン層あるいはそれ以外の低誘電率絶縁層
である、半導体装置。 - 【請求項４】 請求項１ないし３のいずれかにおいて、 前記応力緩和絶縁層は、ＣＶＤ法によって形成された酸
化シリコン層である、半導体装置。 - 【請求項５】 請求項１ないし４のいずれかにおいて、 前記応力緩和絶縁層は、少なくとも疎パターン領域に配
置される、半導体装置。 - 【請求項６】 請求項１ないし５のいずれかにおいて、 前記応力緩和絶縁層は、使用デザインルールにおける配
線層の最小ライン幅および最小間隔を有する、半導体装
置。 - 【請求項７】 請求項１ないし６のいずれかにおいて、 前記応力緩和絶縁層は、前記配線層より高く形成され、
該応力緩和絶縁層の上面は該配線層の上面より高い位置
にある、半導体装置。 - 【請求項８】 請求項１ないし７のいずれかにおいて、 前記層間絶縁層は、さらに、前記配線層および前記応力
緩和絶縁層の上に形成されたベース絶縁層と、前記平坦
化絶縁層の上に形成されたキャップ絶縁層を有する、半
導体装置。 - 【請求項９】 基体上に配置された配線層と、該配線層
を覆う層間絶縁層と、を含む半導体装置の製造方法であ
って、 前記基体上に所定のパターンで前記配線層が形成される
工程と、 前記層間絶縁層が形成される工程であって、 前記基体上に所定のパターンで応力緩和絶縁層が形成さ
れる工程と、 前記配線層および前記応力緩和絶縁層を覆うように、流
動性絶縁体から平坦化絶縁層が形成される工程と、を含
む半導体装置の製造方法。 - 【請求項１０】 請求項９において、 前記平坦化絶縁層が形成される工程は、塗布法によって
行われる、半導体装置の製造方法。 - 【請求項１１】 請求項９において、 前記平坦化絶縁層が形成される工程は、流動性ＣＶＤ法
によって行われる、半導体装置の製造方法。 - 【請求項１２】 請求項９ないし１１のいずれかにおい
て、 前記応力緩和絶縁層が形成される工程は、前記配線層を
覆うように前記基体上に絶縁層がＣＶＤ法によって堆積
された後、該絶縁層がパターニングされる工程を有す
る、半導体装置の製造方法。 - 【請求項１３】 請求項９ないし１２のいずれかにおい
て、 前記層間絶縁層が形成される工程は、さらに、前記配線
層および前記応力緩和絶縁層の上にベース絶縁層が形成
される工程と、前記平坦化絶縁層の上にキャップ絶縁層
が形成される工程と、を有する、半導体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252728A JP3575448B2 (ja) | 2001-08-23 | 2001-08-23 | 半導体装置 |
| CN02141860.8A CN1208832C (zh) | 2001-08-23 | 2002-08-23 | 半导体器件及其制造方法 |
| US10/227,189 US6992392B2 (en) | 2001-08-23 | 2002-08-23 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252728A JP3575448B2 (ja) | 2001-08-23 | 2001-08-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003068845A true JP2003068845A (ja) | 2003-03-07 |
| JP3575448B2 JP3575448B2 (ja) | 2004-10-13 |
Family
ID=19081155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001252728A Expired - Fee Related JP3575448B2 (ja) | 2001-08-23 | 2001-08-23 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6992392B2 (ja) |
| JP (1) | JP3575448B2 (ja) |
| CN (1) | CN1208832C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006012942A (ja) * | 2004-06-23 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3534093B2 (ja) * | 2001-07-31 | 2004-06-07 | セイコーエプソン株式会社 | 半導体装置の設計方法並びに設計プログラム |
| JP3454259B2 (ja) * | 2001-09-07 | 2003-10-06 | セイコーエプソン株式会社 | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 |
| US7276440B2 (en) * | 2003-12-12 | 2007-10-02 | Chartered Semiconductor Manufacturing Ltd. | Method of fabrication of a die oxide ring |
| JP4412143B2 (ja) * | 2004-01-14 | 2010-02-10 | セイコーエプソン株式会社 | 検査用治具の製造方法 |
| US20050253268A1 (en) * | 2004-04-22 | 2005-11-17 | Shao-Ta Hsu | Method and structure for improving adhesion between intermetal dielectric layer and cap layer |
| US7339272B2 (en) * | 2004-06-14 | 2008-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with scattering bars adjacent conductive lines |
| WO2007093966A1 (en) * | 2006-02-15 | 2007-08-23 | Nxp B.V. | Non-conductive planarization of substrate surface for mold cap |
| US20080315347A1 (en) * | 2007-06-25 | 2008-12-25 | International Business Machines Corporation | Providing gaps in capping layer to reduce tensile stress for beol fabrication of integrated circuits |
| US9881870B2 (en) * | 2015-12-30 | 2018-01-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457645A (en) | 1987-08-28 | 1989-03-03 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| US4916514A (en) | 1988-05-31 | 1990-04-10 | Unisys Corporation | Integrated circuit employing dummy conductors for planarity |
| JPH04218918A (ja) | 1990-04-27 | 1992-08-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| EP0457449A1 (en) | 1990-04-27 | 1991-11-21 | Fujitsu Limited | Semiconductor device having via hole and method of producing the same |
| JPH0855913A (ja) * | 1994-06-07 | 1996-02-27 | Texas Instr Inc <Ti> | サブミクロン相互接続の選択的空隙充填方法 |
| US5597668A (en) | 1995-07-19 | 1997-01-28 | Vlsi Technology, Inc. | Patterned filled photo mask generation for integrated circuit manufacturing |
| KR0155874B1 (ko) | 1995-08-31 | 1998-12-01 | 김광호 | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 |
| JPH0981159A (ja) | 1995-09-14 | 1997-03-28 | Mitsubishi Rayon Co Ltd | 消臭器用騒音低減装置 |
| JP3247600B2 (ja) * | 1995-11-30 | 2002-01-15 | 株式会社東芝 | パターン発生方法 |
| JP3102338B2 (ja) | 1996-02-07 | 2000-10-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5798298A (en) | 1996-02-09 | 1998-08-25 | United Microelectronics Corporation | Method of automatically generating dummy metals for multilevel interconnection |
| US5902752A (en) | 1996-05-16 | 1999-05-11 | United Microelectronics Corporation | Active layer mask with dummy pattern |
| US5885856A (en) | 1996-08-21 | 1999-03-23 | Motorola, Inc. | Integrated circuit having a dummy structure and method of making |
| US5790417A (en) | 1996-09-25 | 1998-08-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of automatic dummy layout generation |
| US5923074A (en) * | 1996-12-03 | 1999-07-13 | Texas Instruments Incorporated | Low capacitance interconnect structure for integrated circuits using decomposed polymers |
| JP3638778B2 (ja) | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| KR100230421B1 (ko) * | 1997-04-22 | 1999-11-15 | 윤종용 | 반도체장치의 더미패턴 형성방법 |
| JPH1126576A (ja) * | 1997-07-01 | 1999-01-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100319883B1 (ko) * | 1999-03-16 | 2002-01-10 | 윤종용 | 패드 주위에 더미 패턴을 구비한 반도체소자 |
| US6194249B1 (en) * | 1999-11-01 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method of assembly stress protection |
| JP2001267415A (ja) | 2000-03-15 | 2001-09-28 | Seiko Epson Corp | マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
| JP3428556B2 (ja) | 2000-03-15 | 2003-07-22 | セイコーエプソン株式会社 | マスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
| JP2001267322A (ja) | 2000-03-17 | 2001-09-28 | Seiko Epson Corp | 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
| JP3539337B2 (ja) | 2000-03-17 | 2004-07-07 | セイコーエプソン株式会社 | 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体 |
| KR100366621B1 (ko) * | 2000-06-28 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 도전성 콘택체를 형성하는 방법 |
| US20020111014A1 (en) * | 2001-02-13 | 2002-08-15 | Jeng Pei Reng | Planarization method of inter-layer dielectrics and inter-metal dielectrics |
-
2001
- 2001-08-23 JP JP2001252728A patent/JP3575448B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-23 CN CN02141860.8A patent/CN1208832C/zh not_active Expired - Fee Related
- 2002-08-23 US US10/227,189 patent/US6992392B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006012942A (ja) * | 2004-06-23 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP4528561B2 (ja) * | 2004-06-23 | 2010-08-18 | パナソニック株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6992392B2 (en) | 2006-01-31 |
| US20030042611A1 (en) | 2003-03-06 |
| JP3575448B2 (ja) | 2004-10-13 |
| CN1404146A (zh) | 2003-03-19 |
| CN1208832C (zh) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705430A (en) | Dual damascene with a sacrificial via fill | |
| US5665657A (en) | Spin-on-glass partial etchback planarization process | |
| JP3454259B2 (ja) | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 | |
| JPH1074755A (ja) | マイクロエレクトロニク構造および形成方法 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| JP3575448B2 (ja) | 半導体装置 | |
| US6774031B2 (en) | Method of forming dual-damascene structure | |
| JP3386438B2 (ja) | 二次元波形構造の製造方法 | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JP2003068734A (ja) | 半導体装置およびその製造方法 | |
| US6399482B1 (en) | Method and structure for a conductive and a dielectric layer | |
| US20020063334A1 (en) | Integrated circuit devices having a composite insulation layer and methods of manufacturing same | |
| KR100257151B1 (ko) | 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법 | |
| KR100773754B1 (ko) | 갭 필 능력을 향상시킨 절연막 증착 방법 | |
| US20090072402A1 (en) | Semiconductor device and method of fabricating the same | |
| KR100620153B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100315455B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR0165758B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100399901B1 (ko) | 반도체장치의금속층간절연막형성방법 | |
| KR100226250B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100406733B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100562319B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| TW447041B (en) | Method for preventing damage to passivation layer | |
| KR100244801B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |