KR100257151B1 - 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법 - Google Patents

반도체 소자의 다중 금속 배선의 층간 절연막 형성방법 Download PDF

Info

Publication number
KR100257151B1
KR100257151B1 KR1019970027387A KR19970027387A KR100257151B1 KR 100257151 B1 KR100257151 B1 KR 100257151B1 KR 1019970027387 A KR1019970027387 A KR 1019970027387A KR 19970027387 A KR19970027387 A KR 19970027387A KR 100257151 B1 KR100257151 B1 KR 100257151B1
Authority
KR
South Korea
Prior art keywords
forming
film
oxide film
semiconductor device
sog
Prior art date
Application number
KR1019970027387A
Other languages
English (en)
Other versions
KR19990003506A (ko
Inventor
장현진
양기홍
오세준
홍상기
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970027387A priority Critical patent/KR100257151B1/ko
Priority to TW087110191A priority patent/TW375782B/zh
Publication of KR19990003506A publication Critical patent/KR19990003506A/ko
Application granted granted Critical
Publication of KR100257151B1 publication Critical patent/KR100257151B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 고집적화된 반도체 소자의 다중 금속 배선간의 층간 절연막으로 보다 향상된 절연 및 평탄화 특성을 갖는 반도체 소자의 다중 금속 배선의 층간 절연막 형성 방법에 관한 것이다. 상기 목적을 달성하기 위하여 본 발명에 따른 다중 금속 배선이 형성된 반도체 소자의 금속 배선간 층간 절연막을 형성하는 방법에 있어서, (a) 반도체 기판상에 기형성된 하부 금속 배선 상에 고밀도 플라즈마 산화막을 형성하는 단계; (b) 상기 고밀도 플라즈마 산화막 상에 플라즈마 화학 기상 증착에 의한 산화막을 증착하는 단계; (c) 상기 고밀도 플라즈마 산화막 상에 스핀-온 글래스막을 형성하는 단계; (d) 전체적인 결과물의 평탄화를 위하여 상기 스핀-온 글래스막을 완전히 에치백하는 단계; 및 (e) 상기 평탄화된 전체 구조 상에 상부 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 다중 금속 배선의 층간 절연막 형성방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 고집적화된 반도체 소자의 다중 금속 배선간의 층간 절연막으로 보다 향상된 절연 및 평탄화 특성을 갖는 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법에 관한 것이다.
최근 반도체 산업 전반에 걸쳐 서브-마이크론급 소자의 제조 등 반도체 소자의 고집적화가 요구됨에 따라 정보 전달의 고속화와 반도체 소자의 크기를 축소하기 위하여 다중화된 금속 배선이 요구된다. 이와 같이, 금속 배선이 다층화됨에 따라 금속 배선간의 절연을 위하여 형성되는 금속 배선간 층간 절연막은 상 · 하부에 형성된 금속 배선간의 절연뿐만 아니라 반도체 소자의 셀부와 주변 회로부의 단차를 완화시키는 역할도 수행하여야 한다.
일반적으로, 화학 기상 증착(이하, CVD)에 의한 층간 절연막으로 충분히 평탄화를 이루지 못할 때 보이드(Void) 생성이 없고 평탄화 특성이 우수한 스핀-온 글래스(Spin-On Glass, 이하 SOG)막을 금속 배선간 층간 절연막으로 사용한다. 이 SOG막은 사일록세인(Siloxanes) 또는 실리케이트(Silicates)과 알콜을 기본으로 하는 솔벤트가 혼합된 액체 용액으로, 주로 스핀 도포 방법에 의하여 도포되며 차후에 베이크나 큐어링 공정을 통해 고체화되어 절연막 역할을 하게 된다. 그러나, 층간 절연막으로 SOG막만을 사용할 경우 갈라짐(Cracking) 등으로 인해 막질이 열화될 뿐만 아니라 금속 배선과의 저조한 점착(Adhesion) 특성 때문에 SOG막의 상 · 하부에 CVD 산화막을 사용하는 것이 일반적이다.
그러나, SOG막의 불충분한 큐어링이나 스핀 도포나 후속 공정 진행 중 수분흡수 등으로 인해 후속되는 금속 배선 공정동안 수분이 배출되어 금속 배선을 부식시키거나 전기적인 단락을 야기하여 반도체 소자의 신뢰성이 저하되는 문제점이 있었다. 또한, 현재의 SOG 물질로는 0.25m 이하의 간격을 보이드 없이 메우기가 어려울 뿐만 아니라 반도체 소자가 고집적화됨에 따라 셀부와 주변 회로부의 단차가 심해지므로 새로운 층간 절연막의 형성 방법이 요구되었다.
따라서, 본 발명은 상기 종래의 문제점을 해결하기 위하여 이루어진 것으로, 본 발명은 반도체 소자의 다중 금속 배선의 층간 절연막으로 미세 공간 메우기 및 절연 효과가 뛰어난 고밀도 플라즈마 산화막을 사용하되, SOG막을 완전 에치백하여 전체 구조의 평탄화함으로써 제품에 신뢰성을 향상시킬 수 있는 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법을 제공하는데 그 목적이 있다.
제1a도 및 1c도는 본 발명의 실시예에 따른 반도체 소자의 다중 금속 배선 형성 공정을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 20 : 제1금속 배선
30 : 플라즈마 산화막 40, 60 : PECVD 산화막
50 : SOG막 70 : 제2금속 배선
상기 목적을 달성하기 위하여, 본 발명에 의한 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법은, 반도체 기판 상에 형성된 하부금속배선 상에 플라즈마 산화막을 형성하는 단계와, 상기 플라즈마 산화막 상에 플라즈마 인가 화학기상증착법에 의한 제1화학기상증착 산화막을 형성하는 단계와, 상기 제1화학기상증착 산화막 상에 스핀-온 글래스막을 형성하는 단계와, 상기 스핀-온 글래스막을 큐어링하여 경화시킨 후 상기 스핀-온 글래스막이 완전히 제거되도록 에치백을 실시하는 단계와, 상기 결과물 상에 플라즈마 인가 화학기상증착법에 의한 제2화학기상증착 산화막을 형성하는 단계와, 상기 결과물 상에 식각 공정을 통해 콘택홀을 형성하는 단계와, 상기 결과물 상에 상부 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 스핀-온 글래스막을 큐어링하는 공정은, 1 내지 10KeV의 에너지와 1000 내지 8000μC/㎠ 양의 전자빔을 사용하여 경화시키는 것을 특징으로 한다.
[실시예]
이하, 첨부된 도면을 참조로하여 본 발명의 실시예를 설명한다.
제1a도 내지 1c도는 본 발명의 실시예에 따른 반도체 소자의 다중 금속 배선형성 공정을 나타내는 단면도로, 셀부와 주변 회로부가 함께 도시되어 있다. 반도체 소자가 고집적화됨에 따라 셀부와 주변 회로부의 단차가 증가한다. 제1a도에 도시된 바와 같이, 반도체 기판(10) 상에 기형성된 제1금속 배선(20) 상에 플라즈마 산화막(30)을 증착한다. 이 플라즈마 산화막(30)은 공간 메우기(Gap filling) 효과가 우수하고 플루오린(F-)을 첨가하면 유전율을 3.5까지 낮출 수 있으므로 반도체 소자의 차세대 금속 배선간 층간 절연막으로 유망하다. 이어서, 상기 플라즈마 산화막(30) 상에 플라즈마 인가 화학 기상 증착 산화막(이하, PECVD 산화막)(40)과 SOG막(50)을 형성한다. 플라즈마 산화막(30)의 증착 속도는 일반적인 PECVD 산화막의 증착 속도보다 낮아 생산성이 떨어지기 때문에 상기 PECVD 산화막을 일부 사용한다. 또한, 상기 플라즈마 산화막(30)은 증착과 식각을 되풀이하여 형성함으로써 0.25㎛ 이하의 간격에서도 보이드 없이 제1a도와 같이 경사지게 형성할 수 있다. 상기 SOG막(50)을 도포한 후, 1 내지 10KeV의 에너지와 1000 내지 8000C/㎠의 양의 전자빔으로 큐어링하여 경화시킨다.
그 다음, SOG막(50)이 완전히 제거되도록 에치백을 실시하여 제1b도와 같이 전체 구조를 평탄화한다. 이때, PECVD 산화막(40)과 SOG막(50) 또는 플라즈마 산화막(30)과 SOG막(50) 등 식각되는 막의 식각 선택비는 거의 1에 가깝게하여 평탄화한다. 그리고, 절연 특성을 향상시키기 위해 플라즈마 산화막(30)이나 PECVD 산화막(40) 상에 다시 PECVD 산화막(60)을 선택적으로 형성해 줄 수 있다. 계속해서, 사진 식각 공정을 통하여 콘택홀을 형성한 다음, 제2금속 배선(70)을 형성한다.
이와 같이, 다중 금속 배선의 층간 절연막으로 SOG막이 아닌 플라즈마 산화막(30)을 사용함으로써 SOG막으로 인해 제한되었던 500℃ 이상의 공정 진행이 가능하여 금속 배선의 덮힘 특성을 개선할 수 있다.
이상에서 설명한 바와 같이, 반도체 소자의 다중 금속 배선의 층간 절연막으로 미세 공간 메우기 및 절연 효과가 뛰어난 플라즈마 산화막을 사용하되, SOG막이 제거되도록 완전 에치백하여 전체 구조를 평탄화함으로써 반도체 소자에 대한 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (2)

  1. 반도체 소자의 제조방법에 있어서, 반도체 기판 상에 형성된 하부금속배선 상에 플라즈마 산화막을 형성하는 단계와, 상기 플라즈마 산화막 상에 플라즈마 인가 화학기상증착법에 의한 제1화학기상증착 산화막을 형성하는 단계와, 상기 제1화학기상증착 산화막 상에 스핀-온 글래스막을 형성하는 단계와, 상기 스핀-온 글래스막을 큐어링하여 경화시킨 후 상기 스핀-온 글래스막이 완전히 제거되도록 에치백을 실시하는 단계와, 상기 결과물 상에 플라즈마 인가 화학기상증착법에 의한 제2화학기상증착 산화막을 형성하는 단계와, 상기 결과물 상에 식각 공정을 통해 콘택홀을 형성하는 단계와, 상기 결과물 상에 상부 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법.
  2. 제1항에 있어서, 상기 스핀-온 글래스막을 큐어링하는 공정은, 1 내지 10KeV의 에너지의 1000 내지 8000μC/㎠ 양의 전자빔을 사용하여 경화시키는 것을 특징으로 하는 반도체 소자의 다중 금속 배선의 층간 절연막 형성 방법.
KR1019970027387A 1997-06-25 1997-06-25 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법 KR100257151B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970027387A KR100257151B1 (ko) 1997-06-25 1997-06-25 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법
TW087110191A TW375782B (en) 1997-06-25 1998-06-24 Method of forming intermediate insulation layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027387A KR100257151B1 (ko) 1997-06-25 1997-06-25 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR19990003506A KR19990003506A (ko) 1999-01-15
KR100257151B1 true KR100257151B1 (ko) 2000-05-15

Family

ID=19511237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027387A KR100257151B1 (ko) 1997-06-25 1997-06-25 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법

Country Status (2)

Country Link
KR (1) KR100257151B1 (ko)
TW (1) TW375782B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345672B1 (ko) * 1999-05-25 2002-07-24 주식회사 하이닉스반도체 고밀도 플라즈마 산화막 사용한 반도체 소자의 층간절연막 형성방법
KR100811180B1 (ko) * 2006-10-18 2008-03-07 삼성전자주식회사 스핀들모터 조립체 및 정보 기록/재생장치

Also Published As

Publication number Publication date
TW375782B (en) 1999-12-01
KR19990003506A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
EP0667036B1 (en) Chip interconnection having a breathable etch stop layer
EP0657925B1 (en) Planarization technique for an integrated circuit
US7538023B2 (en) Method of manufacturing a semiconductor wafer device having separated conductive patterns in peripheral area
US5665657A (en) Spin-on-glass partial etchback planarization process
KR20010031049A (ko) 하이드로겐-실세스퀴옥산（ｈｓｑ）으로 갭이 채워진패터닝된 금속층을 사용한 경계 없는 비아들
KR19980064089A (ko) 다공성 유전체 금속화 방법
KR19980064515A (ko) 알루미늄 상호접속부의 플라즈마 처리에 의한 에어 갭 형성방법
TWI232481B (en) Manufacturing method for semiconductor device and the semiconductor device
JP3575448B2 (ja) 半導体装置
US6162722A (en) Unlanded via process
KR100257151B1 (ko) 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법
JP2003303880A (ja) 積層層間絶縁膜構造を利用した配線構造およびその製造方法
KR19990054912A (ko) 반도체 장치의 층간 절연막 형성방법
US6399482B1 (en) Method and structure for a conductive and a dielectric layer
KR100853789B1 (ko) 반도체 소자 및 그 제조 방법
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
KR100399901B1 (ko) 반도체장치의금속층간절연막형성방법
KR19980040624A (ko) 보이드 없는 층간 절연막 형성방법
KR0165758B1 (ko) 반도체 소자의 제조 방법
KR100562319B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100230386B1 (ko) 금속 층간절연막 형성방법
KR100620153B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR19980056091A (ko) 반도체장치의 층간절연막 형성방법
KR100230365B1 (ko) 반도체 장치의 층간 절연막 형성 방법
KR100268810B1 (ko) 반도체소자의금속배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee