KR0165758B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR0165758B1
KR0165758B1 KR1019940039341A KR19940039341A KR0165758B1 KR 0165758 B1 KR0165758 B1 KR 0165758B1 KR 1019940039341 A KR1019940039341 A KR 1019940039341A KR 19940039341 A KR19940039341 A KR 19940039341A KR 0165758 B1 KR0165758 B1 KR 0165758B1
Authority
KR
South Korea
Prior art keywords
forming
oxide film
interlayer oxide
film
manufacturing
Prior art date
Application number
KR1019940039341A
Other languages
English (en)
Other versions
KR960026638A (ko
Inventor
안희복
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940039341A priority Critical patent/KR0165758B1/ko
Publication of KR960026638A publication Critical patent/KR960026638A/ko
Application granted granted Critical
Publication of KR0165758B1 publication Critical patent/KR0165758B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 층간 절연막의 제조방법에 관한 것이다.
본 발명은 회로 소자가 형성된 반도체 기판상에 1차 금속 배선막을 형성하는 단계와, 1차 금속 배선막 상부에 사일렌 가스(SiH4)를 기초로하는 층간 산화막을 증착하는 단계와, 층간 산화막 상부에 SOG를 도포, 경화하는 단계와, 1차 금속 배선막의 소정 부분이 노출되도록, SOG와 층간 산화막을 식각하여, 콘택 홀을 형성하는 단계와, 노출된 1차 금속 배선막과 콘택되도록 2차 금속 배선을 형성하는 단계를 포함하며, 층간 산화막을 형성하는 단계는, 반사계수가 1.5내지 1.65가 되도록 사일렌 가스의 양을 증대 시키면서 증착하는 것을 특징으로 한다.

Description

반도체 소자의 제조 방법
제1도 및 제2도는 본 발명의 일 실시예의 제조방법을 설명하기 위한 각 제조 공정에 있어서의 반도체 장치의 요부 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 하지층
3. : 금속막 4 : 제1 IMO
5 : SOG 6 : 제2 IMO
본 발명의 금속 배선 공정을 포함하는 반도체 소자의 제조 방법에 관한 것으로, 특히 금속 배선 공정중 SOG(spin on glass)막의 영향으로 소자의 변형을 방지하는 반도체 소자의 제조 방법에 관한 것이다.
최근 반도체 소자의 고집적화 경향으로 배선 설계가 자유롭고 용이하며 배선 저항 및 전류 용량 등의 설정을 여유있게 할 수 있는 다층 배선 기술에 관한 연구가 활발히 진행되고 있다.
다층 배선 기술에서는 하층 배선의 표면 때문에 발생하는 상층 배선의 단선 문제, 배선 사이에 쇼트 문제를 최소화하기 위하여 금속 또는 실리콘 상부에 IMO(inter metal oxide)를 증착하고, 그 상부에 SOG 또는 BPSG(borophosphorus silicate glass), PSG(phosphorus silicate glass)와 같은 복합수지 물질을 플로우(flow)시켜 다층 금속층의 층간 절연물로서 평탄화를 이룰 수 있었다.
종래에는 금속 배선시 IMO로 TEOS(tetraethyl orthosilicate)를 기초로한 PE(plasma enhanced) 산화막을 사용한 다음 SOG 와 같은 패시베이션 보호층을 도포하였는데, 이때 SOG를 경화시키기 위한 열 공정 또는 비아홀(via hole)을 형성하기 위한 포토레지스트 마스크 패턴의 제거를 위한 산소 플라즈마 공정시, SOG 및 산소 플라즈마 공정으로 부터 다량의 수분이 방출된다. 이러한 수분은 친수성이 강한 SOG에 흡착된다. 이때, 에너지가 높은 수분 즉, 수소 이온들은 느슨한 구성을 갖는 TEOS를 기초로 한 PE산화막에 쉽게 침투하여 회로 소자에 도달되게 되므로, 소자의 문턱전압을 변형시키어, 반도체 소자의 신뢰성을 저하시키게 된다.
또한, 이러한 수분들은 코택되는 부분들에 잔존하게 되어, 접촉 저항을 증대시킨다.
따라서, 본 발명은 IMO층에 패시베이션 보호막에 의한 수분을 방지하여, 문턱 전압의 변형 방지 및 접촉 저항을 감소시켜 소자의 신뢰성을 확보하는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 회로 소자가 형성된 반도체 기판상에 1차 금속 배선막을 형성하는 단계와, 상기 1차 금속 배선막 상부에 사일렌 가스(SiH4)를 기초로하는 층간 산화막을 증착하는 단계와, 상기 층간 산화막 상부에 SOG를 도포, 경화하는 단계와, 상기 1차 금속 배선막의 소정 부분이 노출되도록, SOG와 층간 산화막을 식각하여, 콘택 홀을 형성하는 단계와, 상기 노출된 1차 금속 배선막과 콘택되도록 2차 금속 배선을 형성하는 단계를 포함하며, 상기 층간 산화막을 형성하는 단계는, 반사계수가 1.5 내지 1.65가 되도록 사일렌 가스의 양을 증대 시키면서 증착하는 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명을 자세히 설명하면 다음과 같다.
제1도 및 제2도는 본 발명에 따른 금속 배선을 보인 단면도이다.
먼저, 제1도에 도시된 것과 같이, 반도체 기판(1) 상부에 BPSG와 같은 하지층(2)을 구성한 다음, 제1 금속막(3)을 스퍼터링에 의하여 증착하고, 그 상부에 제1 IMO(4)를 증착한다. 이때의 IMO는 이중 주파수를 이용한 RF(radio frequency) 방식으로 사일렌(SiH4) 가스와 산화질소(N2O)를 반응시켜 실리콘의 양이 풍부한 PE 산화막을 1000 내지 2000Å정도 증착시킨다. 이때, 제1 IMO(4) 의 반수 계수가 1.5 내지 1.65가 되도록, 제1 IMO(4)의 증착시 실리콘의 양을 증대시킨다. 상기 제1 IMO(4)의 실리콘의 양은 사일렌 가스의 양에 의하여 조절된다. 여기서 기존의 산화막의 반사계수는 1.4 정도이다. 이때, 본 실시예와 같이, 사일렌 가스의 양을 증가시킴으로써, 제1 IMO(4)의 반사계수가 증대되도록 실리콘이 풍부하게 첨가되면, 막의 구성이 조밀하게 되어, 수분등과 같은 이온들이 기판내로의 침투가 저지된다. 그 후, 절연 평탄화 물질인 SOG(5)를 4000 내지 5000Å 정도 도포하여 경화시킨 다음, 그 상부에 제2 IMO(6) 를 5000 내지 9000Å 정도 증착한다. 이때의 IMO는 TEOS를 기초로 하여 스텝 커버러지를 개선할 목적으로 구성된 PE 산화막이다. 그리고 나서, 제2도에서 나타낸 바와 같이, 사진 식각 공정에 의하여 콘택 홀 내지는 비아 홀을 형성한 다음, 전기적 접촉부를 형성하기 전에 콘택홀 하단부와 노출되는 SOG 층에 의해 생성되는 네이티브 산화막(native oxide)을 RF 식각을 통하여 200 내지 350Å/ sec 정도 과도 식각을 하고, 금속을 도포함으로써, 금속의 접촉 저항을 감소시켜 전기적 특성을 개선한다.
이와 같이 하여 본 실시예에 의하면 금속 배선막을 형성한 다음, 층간 절연물을 사일렌 가스를 기초로 한 PE 산화막과, SOG막 및 TEOS를 기초로 한 PE 산화막을 적층함으로써, SOG 막에서 발생되는 수분과 패시베이션층으로부터 방출되는 수소와 같은 핫 캐리어의 침투를 방지하여 소자의 문턱전압의 변형을 방지할 수 있고, 접촉 저항을 개선시켜 전기적 특성의 향상 및 신뢰성을 개선한다.
이상, 본 발명의 바람직한 실시예에 대하여 설명하지만, 본 발명의 원리와 정신으로부터 벗어남이 없이 이 실시예에 변경이 가능하고 또한 본 발명이 상기에 기재한 실시예에 한정되는 것이 아니함은 분명하다.

Claims (6)

  1. 회로 소자가 형성된 반도체 기판상에 1차 금속 배선막을 형성하는 단계와, 상기 1차 금속 배선막 상부에 사일렌 가스(SiH4)를 기초로 하는 층간 산화막을 증착하는 단계와, 상기 층간 산화막 상부에 SOG를 도포, 경화하는 단계와, 상기 1차 금속 배선막의 소정 부분이 노출되도록, SOG와 층간 산화막을 식각하여, 콘택홀을 형성하는 단계와, 상기 노출된 1차 금속 배선막과 콘택되도록 2차 금속 배선을 형성하는 단계를 포함하며, 상기 층간 산화막을 형성하는 단계는, 반사계수가 1.5 내지 1.65가 되도록 사일렌 가스의 양을 증대시키면서 증착하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 상기 SOG막을 형성하는 단계와 콘택홀을 형성하는 단계 사이에 TEOS를 기초로 한 층간 산화막을 증착하여 평탄화를 이루는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항에 있어서, 상기 콘택홀을 형성하는 단계와, 2차 금속 배선을 형성하는 단계 사이에, 인 시튜 RF 식각 방식에 의해 콘택홀 저부의 네이티브 산화막을 제거하는 단계를 부가하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 사일렌 가스를 기초로 한 층간 산화막은 PE 산화막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제1항 내지 제3항에 어느 한 항에 있어서, 상기 사일렌 가스를 기초로 한 층간 산화막은 이중 RF 방식에 의하여 형성됨을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제4항에 있어서, 상기 사일렌 가스를 기초로 한 층간 산화막은 이중 RF 방식에 의하여 형성됨을 특징으로 하는 반도체 소자의 제조 방법.
KR1019940039341A 1994-12-30 1994-12-30 반도체 소자의 제조 방법 KR0165758B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039341A KR0165758B1 (ko) 1994-12-30 1994-12-30 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039341A KR0165758B1 (ko) 1994-12-30 1994-12-30 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR960026638A KR960026638A (ko) 1996-07-22
KR0165758B1 true KR0165758B1 (ko) 1999-02-01

Family

ID=19405445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039341A KR0165758B1 (ko) 1994-12-30 1994-12-30 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR0165758B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587664B1 (ko) * 1999-07-23 2006-06-08 삼성전자주식회사 반도체 소자 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587664B1 (ko) * 1999-07-23 2006-06-08 삼성전자주식회사 반도체 소자 제조방법

Also Published As

Publication number Publication date
KR960026638A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
EP2264758B1 (en) Interconnection structure in semiconductor device
US6159842A (en) Method for fabricating a hybrid low-dielectric-constant intermetal dielectric (IMD) layer with improved reliability for multilevel interconnections
US6162583A (en) Method for making intermetal dielectrics (IMD) on semiconductor integrated circuits using low dielectric constant spin-on polymers
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
KR101674057B1 (ko) 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법
US6040628A (en) Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics
US6753260B1 (en) Composite etching stop in semiconductor process integration
US6046104A (en) Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias
US6093635A (en) High integrity borderless vias with HSQ gap filled patterned conductive layers
US7196423B2 (en) Interconnect structure with dielectric barrier and fabrication method thereof
US6992392B2 (en) Semiconductor device and method for manufacturing the same
US7060193B2 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
KR0165758B1 (ko) 반도체 소자의 제조 방법
KR100577446B1 (ko) 티타늄 나이트라이드와 고밀도 플라즈마 산화물 사이의 인터레이어
JP3371576B2 (ja) 半導体集積回路装置の製法
KR100260512B1 (ko) 층간 절연막 평탄화 방법
KR100443148B1 (ko) 반도체소자의 제조방법
KR100497206B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR100257151B1 (ko) 반도체 소자의 다중 금속 배선의 층간 절연막 형성방법
KR100226250B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100259168B1 (ko) 반도체 디바이스의 금속배선 구조 및 그의 형성방법
KR0168164B1 (ko) 반도체 소자의 제조방법
KR100299332B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100253337B1 (ko) 반도체소자의 금속배선 형성방법
KR19980030940A (ko) 반도체소자의 금속층간절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee