KR100260512B1 - 층간 절연막 평탄화 방법 - Google Patents

층간 절연막 평탄화 방법 Download PDF

Info

Publication number
KR100260512B1
KR100260512B1 KR1019980007053A KR19980007053A KR100260512B1 KR 100260512 B1 KR100260512 B1 KR 100260512B1 KR 1019980007053 A KR1019980007053 A KR 1019980007053A KR 19980007053 A KR19980007053 A KR 19980007053A KR 100260512 B1 KR100260512 B1 KR 100260512B1
Authority
KR
South Korea
Prior art keywords
thin film
film
sog
deposited
insulating film
Prior art date
Application number
KR1019980007053A
Other languages
English (en)
Other versions
KR19990073854A (ko
Inventor
김상용
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019980007053A priority Critical patent/KR100260512B1/ko
Publication of KR19990073854A publication Critical patent/KR19990073854A/ko
Application granted granted Critical
Publication of KR100260512B1 publication Critical patent/KR100260512B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자를 제조할 경우 각 금속 배선 사이의 층간 절연막을 평탄화하는 방법에 관한 것으로, 금속배선 패턴이 형성된 하부 박막 상에 산화막을 얇게 증착하고, 그 상부에 SOG 박막과 제 1절연막을 증착하며, 기계 화학적 연마 공정에 의해 상기 금속배선 패턴 상부에 증착된 제 1절연막과 SOG 박막을 완전히 제거하여 평탄화한 후, 금속 배선층 간의 절연을 위한 제 2절연막을 증착한다. 이렇게 하여 금속 콘택트 홀에서의 완벽한 절연막의 매입을 위해 사용된 SOG 박막을 기계 화학적 연마 공정에서의 연마 정지막으로 사용하여 연마 정지 위치를 정확히 할 수 있어 충분한 공정 마진을 확보할 수 있으며, 기계 화학적 연마 공정으로 금속배선 패턴 상부의 수분 함량이 많을 뿐만 아니라 수분 흡수성이 높은 SOG 박막을 완전히 제거함으로써 금속 콘택트 저항과 금속 부식을 방지할 수 있어 반도체 소자의 신뢰성 및 수율을 향상시킬 수 있다.

Description

층간 절연막 평탄화 방법
본 발명은 반도체 소자 제조 공정에 관한 것으로, 더욱 상세하게는 집적 회로에서의 배선을 다층화 하여 기판 내에 배치된 각 소자간의 조합에 자유도를 주어, 고밀도의 반도체 소자를 제조할 경우 각 금속 배선 사이의 층간 절연막을 평탄화하는 방법에 관한 것이다.
일반적인 반도체 소자의 제조 공정에서 실리콘 기판 상에 1층만의 배선에서는 배선 패턴 설계상의 자유도가 작아, 실질적인 배선이 길어짐으로써 기판 내 소자의 레이아웃에도 큰 제약이 가해진다. 이것에 반해서 금속 배선을 다층화 하면 아주 효율이 높은 설계가 가능하다. 즉, 칩 위에 배선을 통과시키는 스페이스를 고려하지 않고 각 소자가 레이 아웃되기 때문에 집적도 및 밀도가 향상되어 칩 사이즈가 축소된다. 그리고, 배선의 자유도가 증가하고, 패턴 설계가 용이해짐과 함께 배선 저항이나 전류 용량 등의 설정을 여유를 가지고 할 수 있게 된다.
이러한 금속 배선의 다층화에서는 폴리 실리콘과 금속막 또는 금속막과 금속막 간의 절연을 위한 층간 절연막 표면의 요곡이 현저해짐에 따라 표면에서의 배선의 오픈이나 쇼트 등이 발생하게 되는 데, 이를 방지하기 위하여 SOG 공정, 에치 백(etch back) 공정, 절연막의 증착 및 식각의 반복 공정 등을 통해 층간 절연막의 평탄화 문제를 해결하려 하였으나 다층 구조의 평탄화에는 해결이 불가능하게 되었다. 따라서, 최근에는 이를 해결하고자 기계 화학적 연마(CMP ; chemical mechanical polishing) 공정이 대두되어 적용 중에 있다.
그러면, 첨부된 도 1a 내지 도 1d를 참조하여 종래의 기계 화학적 연마 공정을 통한 층간 절연막 평탄화 방법을 그 공정 순서에 따라 설명하면 다음과 같다.
먼저, 도 1a에서와 같이 하부 층간 절연막과 같은 하부 박막(1) 상에 전자선 증착법 또는 스퍼터링 방법에 의해 금속막을 6300Å 정도의 두께로 증착한 다음, 리소그래피(lithography) 공정에 의해 금속배선 패턴(2)을 형성한다. 그리고, 금속배선 패턴(2)이 형성된 하부 박막(1) 전면에 실리콘이 다량 함유된 산화막(3)을 500Å 정도의 두께로 얇게 증착한다.
그 다음, 산화막(3)이 형성된 하부 박막(1) 전면에 SOG(spin on glass)에 의해 유기 용제로 녹인 유리를 5000Å 정도의 두께로 회전 도포하고, 열처리하여 도 1b에서와 같이 각 금속배선 패턴(2) 사이의 갭(gap) 즉, 금속 콘택트 홀에 유전막인 SOG 박막(4)을 매입하여 후속 공정에 의한 절연막 증착시 발생되는 요곡을 최소화하기 위하여 국부적인 평탄화를 한다.
그 다음, 도 1c에서와 같이 PECVD(plasma enhanced chemical vapor deposition) 공정에 의해 전기적 방전을 통해 TEOS(tetraethyl orthosilicate; Si(OC2H5)) 기체 내에 화학 반응을 일으켜 9000Å 정도의 두께로 금속 배선층 간의 절연을 위하여 절연막인 PETEOS 박막(5)을 증착한다.
그 다음, 기계 화학적 연마 공정을 통해 PETEOS 박막(5)을 연마율에 따른 일정 시간에 의해 일정 두께만큼 연마하여 도 1d에서와 같이 광역 평탄화를 함으로써 층간 절연막을 평탄화 한다.
이와 같은 종래의 층간 절연막 평탄화 방법에서는 PETEOS 박막 연마시 일정 두께까지 연마하고, 연마를 정지하여야 하는 데, 연마 공정중에 이 지점을 확보하기가 곤란하여 연마하고자 하는 PETEOS 박막의 연마율을 계산하여 대략적인 연마 시간으로 연마 정지 위치를 설정하므로 정확한 두께까지의 연마가 불가능하다.
또한, 반도체 소자의 미세화에 따라 금속 콘택트 홀에서의 절연막의 완벽한 매입을 위해 적용된 SOG 박막이 금속배선 패턴 상부에 잔류하게 되어, SOG 박막 자체의 많은 수분과 높은 수분 흡수성에 의해 금속 콘택트 저항이 매우 클 뿐만 아니라, 금속의 부식을 가속화하여 소자 수명을 단축하고, 소자 서브에 핫 캐리어 이온 등이 발생되어 소자의 신뢰성을 저하시킨다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 반도체 소자 제조 공정중 층간 절연막을 평탄화할 경우 기계 화학적 연마 공정에서의 정확한 연마 정지 위치를 확보하는 데 있다.
또한, 본 발명은 반도체 소자 제조 공정중 층간 절연막을 평탄화할 경우 금속배선 패턴 상부의 SOG 박막에 의한 소자의 전기적 특성 저하 및 소자 수명 단축을 방지하는 데 있다.
도 1a 내지 도 1d는 종래의 방법에 따라 층간 절연막을 평탄화하는 공정을 도시한 공정 순서도이고,
도 2a 내지 도 2e는 본 발명의 일 실시예에 따라 층간 절연막을 평탄화하는 공정을 도시한 공정 순서도이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 금속 콘택트 홀에서의 완벽한 절연막의 매입을 위해 사용된 SOG 박막을 기계 화학적 연마 공정에서의 연마 정지막으로 사용하는 것을 특징으로 한다.
또한, 본 발명은 금속배선 패턴 상부의 SOG 박막을 기계 화학적 연마 공정에 의해 완전히 제거한 후, 금속 배선층 간의 절연을 위한 절연막을 증착하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조로 하여 본 발명에 따른 바람직한 일 실시예를 설명하면 다음과 같다.
먼저, 도 2a에서와 같이 하부 층간 절연막과 같은 하부 박막(11) 상에 전자선 증착법 또는 스퍼터링 방법에 의해 금속막을 6300Å 정도의 두께로 증착한 다음, 리소그래피(lithography) 공정에 의해 금속배선 패턴(12)을 형성한다. 그리고, 금속배선 패턴(12)이 형성된 하부 박막(11) 전면에 실리콘이 다량 함유된 산화막(13)을 500Å 정도의 두께로 얇게 증착한다.
그 다음, 산화막(13)이 형성된 하부 박막(11) 전면에 SOG(spin on glass)에 의해 유기 용제로 녹인 유리를 5000Å 정도의 두께로 회전 도포하고, 열처리하여 도 2b에서와 같이 각 금속배선 패턴(12) 사이의 갭(gap) 즉, 금속 콘택트 홀에 유전막인 SOG 박막(14)을 매입하여 후속 공정에 의한 절연막 증착시 발생되는 요곡을 최소화하기 위하여 국부적인 평탄화를 한다.
그 다음, 도 2c에서와 같이 PECVD(plasma enhanced chemical vapor deposition) 공정에 의해 전기적 방전을 통해 TEOS(tetraethyl orthosilicate; Si(OC2H5)) 기체 내에 화학 반응을 일으켜 9000Å 정도의 두께로 제 1PETEOS 박막(15)을 증착한다.
그 다음, 기계 화학적 연마 공정을 통해 금속배선 패턴(12) 상부에 증착된 PETEOS 박막(15)과 SOG 박막(14)을 연마하여 도 2d에서와 같이 금속배선 패턴(12) 사이의 갭을 매워 국부적인 평탄화가 되게 한다. 이때, 기계 화학적 연마 공정에서 SOG 박막(14)을 연마 정지막으로 사용하여 원활한 기계 화학적 연마 공정이 가능하도록 하고, 기계 화학적 연마 공정에 의해 금속배선 패턴(12) 상부에 수분 함량이 많을 뿐만 아니라 수분 흡수성이 높은 SOG 박막(14)을 완전히 제거하여 금속 콘택트 저항을 감소시킴으로써 소자의 전기적 특성을 향상시키며, 금속의 부식을 저감시켜 소자의 수명을 연장한다.
그 다음, 기계 화학적 연마 공정에 의해 국부적 평탄화가 이루어진 하부 박막(11) 상부에 PECVD 공정에 의해 전기적 방전을 통해 TEOS 기체 내에 화학 반응을 일으켜 금속 배선층 간의 절연을 위하여 절연막인 제 2PETEOS 박막(16)을 증착하여 광역 평탄화가 이루어진 층간 절연막을 완성한다.
그리고, 절연막인 제 2PETEOS 박막(16)에 의한 광역 평탄화를 통해 층간 절연막을 형성한 후, 필요하면 제 2PETEOS 박막(16)을 기계 화학적 연마 공정에 의해 연마함으로써 층간 절연막을 더 평탄화할 수 있다.
이와 같이 본 발명은 금속 콘택트 홀에서의 완벽한 절연막의 매입을 위해 사용된 SOG 박막을 기계 화학적 연마 공정에서의 연마 정지막으로 사용함으로써 연마 정지 위치를 정확히 하여 충분한 공정 마진을 확보할 수 있으며, 기계 화학적 연마 공정으로 금속배선 패턴 상부의 SOG 박막을 완전히 제거함으로써 금속 콘택트 저항과 금속 부식을 방지할 수 있어 반도체 소자의 신뢰성 및 수율을 향상시킬 수 있다.

Claims (5)

  1. 하부 박막 상에 금속막을 증착하고, 리소그래피 공정에 의해 금속배선 패턴을 형성하는 단계와;
    상기 금속배선 패턴이 형성된 하부 박막 상에 산화막을 얇게 증착하는 단계와;
    상기 산화막이 증착된 하부 박막상에 SOG 박막을 증착하는 단계와;
    상기 SOG 박막이 증착된 하부 박막상에 제 1절연막을 증착하는 단계와;
    상기 금속배선 패턴 상부에 증착된 제 1절연막과 SOG 박막을 기계 화학적 연마 공정에 의해 평탄화하는 단계와;
    상기 평탄화를 한 후, 금속 배선층 간의 절연을 위한 제 2절연막을 증착하는 단계로 이루어지는 것을 특징으로 하는 층간 절연막 평탄화 방법.
  2. 청구항 1 에 있어서, 상기 제 2절연막 증착후, 기계 화학적 연마 공정에 의해 제 2절연막을 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 층간 절연막 평탄화 방법.
  3. 청구항 1 또는 2 에 있어서, 상기 기계 화학적 연마 공정에 의해 제 1절연막과 SOG 박막을 연마할 경우 상기 SOG 박막을 기계 화학적 연마 공정에서의 연마 정지막으로 이용하는 것을 특징으로 하는 층간 절연막 평탄화 방법.
  4. 청구항 1 또는 2 에 있어서, 상기 기계 화학적 연마 공정에 의해 제 1절연막과 SOG 박막을 연마할 경우 상기 금속배선 패턴 상부의 SOG 박막을 완전히 제거하는 것을 특징으로 하는 층간 절연막 평탄화 방법.
  5. 청구항 1 또는 2 에 있어서, 상기 제 1, 제 2절연막은 각각 PETEOS 박막으로 이루어진 것을 특징으로 하는 층간 절연막 평탄화 방법.
KR1019980007053A 1998-03-04 1998-03-04 층간 절연막 평탄화 방법 KR100260512B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980007053A KR100260512B1 (ko) 1998-03-04 1998-03-04 층간 절연막 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980007053A KR100260512B1 (ko) 1998-03-04 1998-03-04 층간 절연막 평탄화 방법

Publications (2)

Publication Number Publication Date
KR19990073854A KR19990073854A (ko) 1999-10-05
KR100260512B1 true KR100260512B1 (ko) 2000-08-01

Family

ID=19534185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007053A KR100260512B1 (ko) 1998-03-04 1998-03-04 층간 절연막 평탄화 방법

Country Status (1)

Country Link
KR (1) KR100260512B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210645A (ja) * 2000-01-28 2001-08-03 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990073854A (ko) 1999-10-05

Similar Documents

Publication Publication Date Title
US5960311A (en) Method for forming controlled voids in interlevel dielectric
KR100288496B1 (ko) 집적회로구조체의구리오염방지방법
US5880030A (en) Unlanded via structure and method for making same
KR100260512B1 (ko) 층간 절연막 평탄화 방법
KR0165758B1 (ko) 반도체 소자의 제조 방법
KR100497206B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR0165379B1 (ko) 반도체 장치의 층간접속방법
KR100299332B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100406731B1 (ko) 반도체 소자의 층간막 평탄화 구조의 형성 방법
KR100226250B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20020051350A (ko) 반도체장치의 배선 및 배선연결부 및 그 제조방법
KR100398584B1 (ko) 반도체 소자의 제조 방법
KR100259168B1 (ko) 반도체 디바이스의 금속배선 구조 및 그의 형성방법
KR100268810B1 (ko) 반도체소자의금속배선형성방법
KR100399901B1 (ko) 반도체장치의금속층간절연막형성방법
KR100415988B1 (ko) 반도체 장치의 비아홀 형성 방법
KR0168164B1 (ko) 반도체 소자의 제조방법
KR100545190B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100244713B1 (ko) 반도체 소자의 제조방법
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101055754B1 (ko) 반도체 메모리 소자의 금속배선 형성방법
KR100253337B1 (ko) 반도체소자의 금속배선 형성방법
KR100262009B1 (ko) 반도체장치의 제조 방법
KR100198653B1 (ko) 반도체 소자의 금속배선방법
KR100253338B1 (ko) 반도체소자의 배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee