KR100262009B1 - 반도체장치의 제조 방법 - Google Patents
반도체장치의 제조 방법 Download PDFInfo
- Publication number
- KR100262009B1 KR100262009B1 KR1019980013638A KR19980013638A KR100262009B1 KR 100262009 B1 KR100262009 B1 KR 100262009B1 KR 1019980013638 A KR1019980013638 A KR 1019980013638A KR 19980013638 A KR19980013638 A KR 19980013638A KR 100262009 B1 KR100262009 B1 KR 100262009B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- contact hole
- insulating
- wiring layer
- plug
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Abstract
본 발명은 반도체장치의 제조 방법에 있어서, 기판 상에 제 1 베리어층을 포함하는 제 1 배선층을 형성하는 공정과, 상기 기판상에 상기 제 1 배선층을 덮도록 제 1 절연막을 형성하고 상기 제 1 절연막 상에 무기 SOG를 도포하여 제 2 절연막을 형성하고 상기 제 2 절연막 상에 제 3 절연막을 순차적으로 형성하는 공정과, 상기 제 3 내지 제 1 절연막을 패터닝하여 상기 제 1 배선층의 소정 부분을 노출시키는 접촉홀을 형성하고 상기 접촉홀의 내부 측면에 제 4 절연측벽을 형성하는 공정과, 상기 제 4 절연측벽이 형성된 접촉홀의 내부에 제 2 베리어층을 포함하는 플러그를 형성하고 상기 플러그를 통해 상기 제 1 배선층과 전기적으로 연결되는 제 2 배선층을 형성하는 공정을 구비한다. 따라서, 본 발명은 접촉홀에 절연측벽을 형성하므로서 접촉홀의 보우잉 현상을 방지하여 저항이 증가되거나, 또는, 단선을 방지하며 절연측벽의 형성으로 상기 접촉홀을 채우는 플러그에 보이드의 발생을 억제하여 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.
Description
본 발명은 반도체장치의 제조 방법에 관한것으로서, 특히, 서로 다른 층의 배선을 연결하기 위한 접촉홀(Contact hole)를 형성할 때 보우잉(Bowing) 현상을 방지하고 상기 접촉홀을 채우는 플러그를 형성할 때 보이드의 발생을 억제 할 수 있는 반도체장치의 제조 방법에 관한 것이다.
반도체장치의 고집적화에 따라 단위소자의 크기가 감소되고, 금속배선의 간격도 좁아지고 있다. 그러므로, 반도체장치의 평탄화가 저하되고, 또한, 다층 배선 사이의 기생 캐패시턴스가 증가된다.
따라서, 다층의 배선 사이의 층간절연막을 표면의 평단화가 용이하고 저유전상수를 갖는 물질로, 예를 들면, 에스오지이(Spin On Glass : 이하, SOG로 칭함)로 형성한다.
SOG 층간절연막은 HSQ(Hydrogen Silses Quioxane) 계열의 무기물질로 Si-H의 수소결합에 의해 네트워크(Network)가 치밀하지 못하므로 낮은 밀도를 가져 낮은 유전상수를 갖는다. 또한, SOG 층간절연막은 액상에서 막을 형성하므로 평탄화가 용이하다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 제조 방법을 도시한 공정도이다.
종래의 방법은 도 1a 에 나타낸 바와 같이 기판(11) 상의 소정 부분에 금속물질층(13) 및 티타늄/질화티타늄(Ti/TiN)을 이용한 제 1 베리어층(14)을 순차적으로 형성하고 상기 베리어층(14) 및 금속물질층(13)을 포토리쏘그래피 방법으로 패터닝하여 제 1 배선층(15)을 형성한다. 상기에서 기판(11)은 반도체기판에 불순물 영역 및 게이트를 형성하여 하부 배선층이 포함된 기판(11)이다.
그리고, 도 1b에 나타낸 바와 같이 상기 기판(11) 상에 상기 제 1 배선층(15)을 덮도록 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법 등으로 산화물이나 질화물을 증착하여 제 1 절연막(16)을 형성하고 상기 제 1 절연막(16) 상에 층간절연막의 평탄화 목적에 부합되는 SOG를 도포하여 제 2 절연막(17)을 형성한다. 그런 다음에, 상기 제 2 절연막(17) 상에 산화물을 증착하여 제 3 절연막(18)을 형성하므로서 상기 제 1 내지 제 3 절연막(16)(17)(18)으로 이루어진 평탄한 층간절연막(19)을 형성하고 상기 제 3 절연막(18) 상에 포토레지스트(도시하지 않음)를 도포하고 노광 및 현상하여 상기 제 1 배선층(15)과 대응하는 부분의 제 3 절연막(18)을 노출시키는 포토레지스트 패턴을 형성한다. 그리고, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 제 3 내지 제 1 절연막(18)(17)(16)을 식각하여 상기 제 1 배선층(15)의 소정 부분을 노출시키는 접촉홀(20)을 형성하고 상기 포토레지스트 패턴을 산소(O2) 플라즈마로 제거한다. 이때, Si와 H의 결합이 파괴되어 수소(H2) 또는 수증기(H2O)가 증발되어 무기 SOG로 형성한 상기 제 2 절연막(17)이 다공성을 갖게되고 이로인해 상기 제 2 절연막(17)은 외부로부터 습기를 흡수하는 흡습성을 갖는다. 그러므로, 제 1 및 3 절연막(16)(18)은 제 2 절연막(17)의 상부 및 하부에 형성되어 외부로부터 상기 제 2 절연막(17)에 수분이 흡수되는 것을 방지하고 하부에 형성된 제 1 배선층(15)과 반응하여 상기 제 1 배선층(15)을 산화시켜 저항이 증가되는 것을 방지한다.
다음에는, 도 1c와 같이 상기 제 3 절연막(18) 상에 상기 접촉홀(20)의 표면을 덮도록 티타늄/질화티타늄(Ti/TiN)을 이용하여 제 2 베리어층(21)을 형성한다. 그리고, 상기 제 2 베리어층(21) 상에 텅스텐, 또는, 알루미늄과 같은 금속 물질을 증착하여 상기 접촉홀(20) 내에만 잔류하는 플러그(23)를 형성하고 상기 제 2 베리어층(21) 및 플러그(23) 상에 금속 물질을 증착하여 금속물질층을 형성한다. 그런 후에, 상기 금속물질층 및 제 2 베리어층(21)을 포토리쏘그래피 방법으로 패터닝하여 상기 제 1 배선층(15)과 대응하고 상기 플러그(23)를 통해 전기적으로 연결되는 제 2 배선층(25)을 형성한다.
그러나, 상술한 종래 기술에서 접촉홀을 형성하고 산소 플라즈마를 사용하여 마스크로 사용된 포토레지스트 패턴을 제거할 때 무기 SOG로 이루어진 제 2 절연막의 식각된 측면이 산소 플라즈마에 의해 손상되어 수축 현상이 일어나 접촉홀의 측면이 움푹 들어가는 보우잉 현상이 발생하게 된다. 보우잉 현상은 이 후 공정에서 베리어층을 스퍼터링 방법에 의해 형성할 때, 이 부분에서 얇게 증착되어 저항이 증가되거나, 또는, 심하게 되면 보우잉이 일어난 접촉홀의 측면에서 베리어금속이나 금속배선층이 증착되지 않아 전기적으로 연결되지 않아 소자의 신뢰성을 저하시키는 문제점이 발생한다. 또한, 상기 접촉홀의 종횡비가 점차 커짐에 따라 플러그의 형성시에 보이드가 발생하는 문제가 발생한다.
따라서, 본 발명은 접촉홀 형성시 보우잉 현상을 방지하여 저항이 증가되거나, 또는, 전기적으로 연결되지 않는 것을 방지하며, 또한, 상기 접촉홀을 채우는 플러그에 보이드가 발생하는 것을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체장치를 제조하는 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조 방법은, 기판 상에 제 1 베리어층을 포함하는 제 1 배선층을 형성하는 공정과, 상기 기판상에 상기 제 1 배선층을 덮도록 제 1 절연막을 형성하고 상기 제 1 절연막 상에 무기 SOG를 도포하여 제 2 절연막을 형성하고 상기 제 2 절연막 상에 제 3 절연막을 순차적으로 형성하는 공정과, 상기 제 3 내지 제 1 절연막을 패터닝하여 상기 제 1 배선층의 소정 부분을 노출시키는 접촉홀을 형성하고 상기 접촉홀의 내부 측면에 제 4 절연측벽을 형성하는 공정과, 상기 제 4 절연측벽이 형성된 접촉홀의 내부에 제 2 베리어층을 포함하는 플러그를 형성하고 상기 플러그를 통해 상기 제 1 배선층과 전기적으로 연결되는 제 2 배선층을 형성하는 공정을 구비한다.
도 1a 내지 도 1c는 종래기술에 따른 반도체장치의 제조 방법을 도시한 공정도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체장치의 제조 방법을 도시하는 공정도.
＜도면의 주요 부분에 대한 부호의 간단한 설명＞
31 : 기판 33 : 제 1 배선층
35 : 제 1 절연막 37 : 제 2 절연막
39 : 제 3 절연막 40 : 접촉홀
41 : 제 4 절연 측벽 45 : 플러그
47 : 제 2 배선층
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 제조 방법의 실시예를 도시한 공정도이다.
본 발명의 방법은 도 2a에 나타낸 바와 같이 기판(31) 상의 소정 부분에 금속물질층(33) 및 티타늄/질화티타늄(Ti/TiN)을 이용한 제 1 베리어층(34)을 순차적으로 형성하고 상기 제 1 베리어층(34) 및 금속물질층(33)을 포토리쏘그래피 방법으로 패터닝하여 제 1 배선층(35)을 형성한다. 상기에서 기판(31)은 반도체기판에 불순물 영역 및 게이트를 형성하여 하부 배선층이 포함된 기판(31)이다.
그리고, 도 2b에 나타낸 바와 같이 상기 기판(31) 상에 상기 제 1 배선층(35)을 덮도록 CVD 방법으로 산화물이나 질화물을 증착하여 제 1 절연막(36)을 형성하고 상기 제 1 절연막(36) 상에 층간절연막의 평탄화 목적에 부합되는 SOG를 도포하여 제 2 절연막(37)을 형성한다. 그런 다음에, 상기 제 2 절연막(37) 상에 산화물을 증착하여 제 3 절연막(38)을 형성하므로서 상기 제 1 내지 제 3 절연막(36)(37)(38)으로 이루어진 평탄한 층간절연막(39)을 형성하고 상기 제 3 절연막(38) 상에 포토레지스트(도시하지 않음)를 도포하고 노광 및 현상하여 상기 제 1 배선층(35)과 대응하는 부분의 제 3 절연막(38)을 노출시키는 포토레지스트 패턴을 형성한다. 그리고, 상기 포토레지스트 패턴을 마스크로 사용하여 상기 제 3 내지 제 1 절연막(38)(37)(36)을 식각하여 상기 제 1 배선층(35)의 소정 부분을 노출시키는 접촉홀(40)을 형성하고 상기 포토레지스트 패턴을 산소(O2) 플라즈마로 제거한다. 이때, Si와 H의 결합이 파괴되어 수소(H2) 또는 수증기(H2O)가 증발되어 무기 SOG로 형성한 상기 제 2 절연막(37)이 다공성을 갖게되고 이로인해 상기 제 2 절연막(37)은 외부로부터 습기를 흡수하는 흡습성을 갖는다. 그러므로, 제 1 및 3 절연막(36)(38)은 제 2 절연막(37)의 상부 및 하부에 형성되어 외부로부터 상기 제 2 절연막(37)으로 수분이 흡수되는 것을 방지하고 하부에 형성되는 제 1 배선층(35)을 산화시켜 상기 제 1 배선층(35)의 저항을 증가시키는 것을 방지한다. 그런 후에, 상기 제 3 절연막(38) 상에 산화물질, 또는, 질화물질 등의 절연물질을 증착하여 제 4 절연막을 형성하고 상기 제 4 절연막을 에치백하여 상기 접촉홀(40)의 내부 측면에 제 4 절연 측벽(41)을 형성한다.
다음에는, 도 2c와 같이 상기 제 3 절연막(38) 상에 상기 제 4 절연 측벽(41)이 형성된 접촉홀(40)을 덮도록 티타늄/질화티타늄(Ti/TiN)을 이용하여 제 2 베리어층(43)을 형성한다. 그리고, 상기 제 2 베리어층(43) 상에 텅스텐, 또는, 알루미늄과 같은 금속 물질을 증착하여 상기 접촉홀(40) 내에만 잔류하는 플러그(45)를 형성하고 상기 제 2 베리어층(41) 및 플러그(45) 상에 금속 물질을 증착하여 금속물질층을 형성한다. 그런 후에, 상기 금속물질층 및 제 2 베리어층(41)을 포토리쏘그래피 방법으로 패터닝하여 상기 제 1 배선층(35)과 대응하고 상기 플러그(45)를 통해 전기적으로 연결되는 제 2 배선층(47)을 형성한다.
상술한 바와 같이 본 발명에서는 접촉홀을 형성하고 상기 접촉홀에 절연막을 형성하고 에치백하여 절연 측벽을 형성하여 상기 SOG로 형성된 제 2 절연막을 노출시키지 않고 상기 절연 측벽으로 상기 접촉홀에 양의 기울기를 갖게하여 상기 접촉홀을 채우는 플러그에 보이드의 발생을 억제하여 상기 플러그를 통해 하부의 제 1 배선층과 전기적으로 연결되는 제 2 배선층을 형성하였다.
따라서, 본 발명은 접촉홀에 절연측벽을 형성하므로서 접촉홀의 보우잉 현상을 방지하여 저항이 증가되거나, 또는, 단선을 방지하며 절연측벽의 형성으로 상기 접촉홀을 채우는 플러그에 보이드의 발생을 억제하여 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (2)
- 기판 상에 제 1 베리어층을 포함하는 제 1 배선층을 형성하는 공정과,상기 기판상에 상기 제 1 배선층을 덮도록 제 1 절연막을 형성하고 상기 제 1 절연막 상에 무기 SOG를 도포하여 제 2 절연막을 형성하고 상기 제 2 절연막 상에 제 3 절연막을 순차적으로 형성하는 공정과,상기 제 3 내지 제 1 절연막을 패터닝하여 상기 제 1 배선층의 소정 부분을 노출시키는 접촉홀을 형성하고 상기 접촉홀의 내부 측면에 제 4 절연측벽을 형성하는 공정과,상기 제 4 절연측벽이 형성된 접촉홀의 내부에 제 2 베리어층을 포함하는 플러그를 형성하고 상기 플러그를 통해 상기 제 1 배선층과 전기적으로 연결되는 제 2 배선층을 형성하는 공정을 구비하는 반도체장치의 제조 방법.
- 청구항 1에 있어서 상기 제 4 절연측벽을 상기 제 1 내지 제 3 절연막과 다른 절연물질로 형성하는 반도체장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980013638A KR100262009B1 (ko) | 1998-04-16 | 1998-04-16 | 반도체장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980013638A KR100262009B1 (ko) | 1998-04-16 | 1998-04-16 | 반도체장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990080394A KR19990080394A (ko) | 1999-11-05 |
| KR100262009B1 true KR100262009B1 (ko) | 2000-09-01 |
Family
ID=19536329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980013638A KR100262009B1 (ko) | 1998-04-16 | 1998-04-16 | 반도체장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100262009B1 (ko) |
-
1998
- 1998-04-16 KR KR1019980013638A patent/KR100262009B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990080394A (ko) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100494955B1 (ko) | 유동성희생산화물을이용하는이중다마신법을사용한다층동일평면금속/절연체막형성방법 | |
| US5880030A (en) | Unlanded via structure and method for making same | |
| KR20000035246A (ko) | 반도체 구조물의 제조 방법 | |
| KR100262009B1 (ko) | 반도체장치의 제조 방법 | |
| KR100323719B1 (ko) | 반도체소자의 금속배선 및 그 제조방법 | |
| KR100315455B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR0165379B1 (ko) | 반도체 장치의 층간접속방법 | |
| KR100406733B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR20030038521A (ko) | 반도체 장치의 제조 방법 | |
| KR100248621B1 (ko) | 반도체소자의 제조방법 | |
| KR100249389B1 (ko) | 비아 홀의 형성 방법 | |
| KR100226250B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100415988B1 (ko) | 반도체 장치의 비아홀 형성 방법 | |
| JPH10173051A (ja) | 配線形成方法 | |
| KR100418920B1 (ko) | 반도체소자의배선형성방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000056260A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100338109B1 (ko) | 반도체소자의금속배선제조방법 | |
| KR100421280B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR100275127B1 (ko) | 반도체 소자의 다층 금속 배선 평탄화방법 | |
| KR20010004188A (ko) | 반도체소자의 듀얼대머선 형성방법 | |
| KR20020058429A (ko) | 반도체소자의 배선 및 그 형성방법 | |
| KR19980029372A (ko) | 반도체 소자의 배선층 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080320 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |