JP3386438B2 - 二次元波形構造の製造方法 - Google Patents

二次元波形構造の製造方法

Info

Publication number
JP3386438B2
JP3386438B2 JP2000146001A JP2000146001A JP3386438B2 JP 3386438 B2 JP3386438 B2 JP 3386438B2 JP 2000146001 A JP2000146001 A JP 2000146001A JP 2000146001 A JP2000146001 A JP 2000146001A JP 3386438 B2 JP3386438 B2 JP 3386438B2
Authority
JP
Japan
Prior art keywords
layer
hsq
hard mask
hsq layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000146001A
Other languages
English (en)
Other versions
JP2001284451A (ja
Inventor
豪傑 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of JP2001284451A publication Critical patent/JP2001284451A/ja
Application granted granted Critical
Publication of JP3386438B2 publication Critical patent/JP3386438B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
製造方法に関する。特に、本発明は、絶縁物質の二次元
波形構造の製造方法に関する。
【０００２】
【従来の技術】集積回路の水準が向上し続けるにつれ
て、半導体ウェハの配線技術のうち金属皮膜の需要が、
増加する。従来の金属皮膜工程においては、パターン光
導電層が、金属導電線を形成するために個別金属層のエ
ッチング処理において、各金属層用に形成される。金属
層は、またウェハ製造用の半導体基板のデバイス領域と
結合する必要がある。垂直相互連絡は、金属層をブンリ
トするために使用される絶縁層に穴を形成することによ
って形成される。異なる絶縁層の穴の形成は、角絶縁層
上のフォトリソグラフィ工程の実施を必要とする。金属
化を必要とする層の数が増加するにつれて、フォトリソ
グラフィ工程の数が、これに応じて増加する。これによ
って、半導体ウェハの製造は、さらに複雑化する。一般
に、超大規模集積（ＵＬＳＩ）においては、金属化にお
いて単一光導電工程を用いた縦穴及び水平溝を一般に形
成するために、また高度に集積されたウェハ上に多重相
互接続を形成する類似の技術を用いるために、半導体産
業は多大な試みを実施してきた。
【０００３】大規模集積（ＶＬＳＩ）から超大規模集積
（ＵＬＳＩ）へ技術が進化しているとき、デバイス及び
コンピュータ操作のスピードを増大するためには、電子
移動度を向上させることが重要である。従って、半導体
産業が、高度に集積された半導体ウェハの製造に関して
新しい方法及び技術を開発することが重要である。高度
に集積された半導体ウェハにおいて、デバイス間の実際
距離は、電気的信号のより高速の伝送を供給するために
縮小されているのみでなく、信号伝送において生じる抵
抗もまた縮小されている。他方において、超大規模集積
は、非常に小さなデバイス及び多重相互接続で形成され
る。従って、多重相互接続の操作では、信号伝送におけ
る抵抗は最も少なく増大し、さらに重要なことには、イ
ンピーダンス整合を取り除かれなければならない。
【０００４】半導体ウェハは、通常、複数の線を備え
る。このような導体は、絶縁層と互いに分離する。絶縁
層は、さらに半導体表面付近のデバイスを分離するため
に用いられる。このような導線は、互いに相互接続さ
れ、適切な領域においてデバイスと接続される。金属導
線は、金属層を備える絶縁層に形成された穴を満たすこ
とによって、互いに接続される。金属導線は、金属層を
備えた絶縁層に形成された穴を満たすことによって、互
いに接続される。従来、金属線及び多重相互接続を形成
するための種々の手法が存在する。金属導線間の相互接
続を可能にするための絶縁層を貫く穴は、通路穴として
公知である。下部デバイスと接続を可能にするための絶
縁層を貫く穴は、接触穴として公知である。このような
穴は、絶縁層のエッチングに引き続いて、通常、半導体
基板上に絶縁層を沈着することによって形成される。そ
の後、金属層が、絶縁層を保護し、穴を満たすために沈
着される。次に、金属層は、金属導線を形成するために
エッチング処理される。第一金属層は、通過穴を介して
下部層と電気的に接続される。同様に、第二金属層は、
通路穴を介して下部層と電気的に接続される。さらに、
このような穴は、絶縁層の表面の平面化に引き続いて、
金属プラグを形成するために金属で満たされている。他
の金属層は、さらに、個別導電層の形成を完了するため
の沈着金属層のエッチング処理に引き続いて、金属プラ
グの接点として沈着される。
【０００５】金属相互接続もしくは金属プラグが固体接
触領域を有するために、金属相互接続及び穴用に設けら
れた空間は、プリントは緯線基板の製造において生じる
外面損傷を保護し処理不均一を保護するために増大する
必要がある。しかしながら、このよな設計規則は、回路
寸法の増大をもたらし、デバイス密度を著しく減少させ
るであろう。これによって、自己調整処理は、ウェハが
最小化するように展開する。
【０００６】さらに、基板の金属層間の接点の形成は、
さらに他の問題を取り込む。絶縁層が接点穴を形成する
ようにエッチング処理される一方で、接点穴の側面は、
金属層の良好な連続性を保証するようにある角度だけ傾
ける必要がある。しかしながら、もし接点穴の側面があ
まりにも急勾配であるならば、沈着金属層が凸凹である
ことは大いに予想可能である。緩やかな傾きの側面が金
属導線の連続性を保証するであろうけれども、接点密度
は減少するであろう。さらに、接点を形成するためのそ
のよな取り組み方法は、凹凸で付近一の表面をもたら
す。結果として、後続の相互連絡層を製造する上での困
難さが増大する。
【０００７】図１は、従来技術に係る半導体デバイスの
製造を示す概略断面図である。図１に示されているよう
に、デバイス領域１１を備える基板１０が提供される。
第一絶縁層１２が形成され、接点窓１４が第一絶縁層１
２に規定される。第一金属層１３は、第一絶縁層１２の
上に沈着され、第一金属層１３は、接点窓１４を介して
デバイス領域１１と接続される。同様に、第二金属層１
６は、第二絶縁層１５に規定される通路穴１７を介して
第一金属層１３と接続される。さらに、第三絶縁層１８
は、不活性化（passivation）層としての役目を果たす
ように形成される。図１に図示された凹凸表面を有する
構造は、不信頼デバイスの問題をもたらす。金属層がよ
り薄くなるとき、Ｏ領域に開回路を生ずるが、例えば、
異なる金属層間の絶縁層が、より薄くなるとき、第一金
属層及び第二金属層間のＳ領域に短絡回路を生ずるであ
ろう。
【０００８】上記の問題を解決する従来の取り組み方法
は、二次元波形処理によるものである。二次元波形処理
は、絶縁層の上で実施され、絶縁層が基板上に形成され
る。絶縁層が平面化された後、絶縁層は水平指向溝及び
垂直指向穴を同時に形成するよう規定される。第一絶縁
層の穴を介して、金属導線は、下部のデバイス領域と接
続する。上部絶縁層の穴を介して、金属導線は、他の金
属層と接続する。さらに、金属層は、溝及び穴を満たす
ように既に形成されている基板上に沈着され、金属導線
及び金属プラグを形成する。さらに、化学的機械研磨
（ＣＭＰ）は、表面を平坦化し水平溝及び垂直溝の二次
元波形処理を完了するために実施される。図２（ａ）乃
至図２（ｂ）は、従来技術に係る二次元波形処理の製造
を示す断面図である。図２（ａ）に示されるように、シ
リコン酸化層２２は、基板２１に沈着され、導体領域２
０（導体領域は、金属もしくは金属自殺物質室）を備え
る。フォトリソグラフィ及びエッチング処理は、通路穴
２３を形成するように処理され、導体領域２０に接続さ
れる。図２（ｂ）に示されるように、逆態様通路マスク
（reverse-tone via mask）は、金属層をパターン化し
さらに金属相互接続の溝２４、２５を形成するために使
用される。エッチング処理された後、金属層が通路穴２
３及び溝２４、２５を埋めるために沈着される。さら
に、化学的機械研磨が、過剰金属を除去し図２（ｂ）に
例示された構造を形成するために実施される。
【０００９】
【発明が解決しようとする課題】従来の二次元波形処理
を使用し、溝及び通路穴構造は、同一酸化層に形成され
る。そのような工程の欠点は、溝及び通路穴構造が反応
イオンエッチング処理によってエッチングされ、開口底
部を容易に凸凹にすることである。さらに、通路穴は、
導体領域を露出するためにエッチングされ、さらに反応
イオンは基板及び導体物質に欠損を引き起こすかもしれ
ない。
【００１０】
【課題を解決するための手段】前述に基づき、二次元波
形構造の製造方法が提供され、従来のウェットエッチン
グ処理もしくはドライエッチングが、通路穴及び二次元
波形構造の溝を形成するために使用される。
【００１１】本発明は、二次元波形構造の製造方法を提
供し、水素シルスエスクイオキサン（silsesquioxane）
（ＨＳＱ）層が、他のデバイス構造を備える半導体基板
上に形成される。ＨＳＱ層の表面平面化は、以下のＨＳ
Ｑの流動特性のため、自動的に達成される。ＨＳＱ層の
硬化処理の後、硬マスク層が、ＨＳＱ層を保護するよう
に形成される。硬マスク層を規定するための逆態様マス
クを使用することによって、通路穴が形成されるべき所
の硬マスク層の一部が、保存される。Ｅ−ビーム硬化処
理は、ＨＳＱ層上で実施される。ＨＳＱ層で保護されて
いないＨＳＱ層の一部は、電子によって銃撃され、ま
た、より濃い硬構造へ変位する。引き続いて、硬マスク
層は、除去される。熱硬化ＨＳＱ層及びＥ−ビーム硬化
ＨＳＱ層は、高エッチング選択率を備え、硬マスクによ
って保護されるＨＳＱ層の一部である熱硬化ＨＳＱ層
は、ウェットエッチング処理において高エッチング率を
有する。言い換えれば、熱硬化ＨＳＱ層は、基板の一部
を露出する通路穴を形成するためにより高速でエッチン
グ処理される。次いで、光導電層が、基板を保護するよ
うに形成され、溝パターンが、光導電層に規定される。
次に、異方性エッチング処理が、光導電層の除去に引き
続いて、通路穴上のＨＳＱ層における溝を形成するため
に露出されたＨＳＱ層上に実施される。
【００１２】上記の方法により、溝の形成に引き続い
て、通路穴が先ず最初に形成される。本発明により提供
された製造方法は、通路穴のエッチング処理に引き続い
て、さらに、最初に溝の形成を可能にする。後述される
取り組み処理との主な相違は、ＨＳＱ層が、Ｅ−ビーム
硬化され硬マスク層の除去の後、ＨＳＱ層上の光導電層
が形成される点である。さらに、溝パターンは、光導電
層上に規定され、異方性エッチング処理が、溝を形成す
るためにＨＳＱ層部分を除去するために実施される。さ
らに、溝において通路穴を形成するためのＥ−ビーム硬
化処理がされていないＨＳＱ層の一部のウェットエッチ
ングに引き続いて、光導電層は、除去される。
【００１３】上記のように構成された本発明は、基板を
露出させる通路穴を形成するためのウェットエッチング
手段によって、Ｅ−ビーム処理されていないＨＳＱ層を
除去するためのＥ−ビーム硬化ＨＳＱ層と熱硬化ＨＳＱ
層との間の高エッチング選択率の利点を有する。反応イ
オンが、通路穴を形成するのに使用されていないので、
従って、通路穴の形成の間中、反応イオンによる露出基
板を損傷する潜在危険の除去が可能である。
【００１４】
【発明の実施の形態】本発明をより詳細に説術するため
に、添付の図面に従ってこれを説明する。
【００１５】前述された一般的な記載及び以下に述べる
詳細な記載は代表例であり、また特許請求された本発明
のさらなる説明がなされることが、理解される。
【００１６】図３（ａ）乃至図４（ｃ）は、二元波形構
造の製造を示す概略断面図であり、通路穴が、最初に本
発明の一実施例による溝の形成に従って形成される。
【００１７】図３（ａ）に示されているように、ＨＳＱ
層３２が、既に他のデバイス構造を備える半導体基板３
０を覆うようにスピン皮膜（spin-coated）されてい
る。ＨＳＱ層３２は約６００ｎｍから１８００ｎｍ厚で
ある。ＨＳＱ層３２の表面のプラナリア化（planarizat
ion）は、ＨＳＯの流れ特性のため自動的に処理され
る。熱処理は、さらに過剰の湿気と溶剤を操作すること
によって、ＨＳＱ層３２を硬化するためにスピン皮膜処
理済ＨＳＱ層３２に施される。熱硬化は、摂氏３００乃
至５００度の温度で処理される。ＨＳＱ層が硬化された
後、硬マスク層３４は、ＨＳＱ層３２を覆うように形成
され、光導電層３５は、硬マスク層３４の上に形成され
る。光導電層３５は、さらに逆態様通路マスク（revers
e-tone via mask）を用いることによって定まる。硬マ
スク層３４は、次にエッチングされ、金属連絡通路が形
成される領域の上に硬マスク層３４のみを残す。硬マス
ク層３４は、ポリシリコン、酸化物、シリコン窒化物、
シリコン酸素窒化物、チタン窒化物、アルミニウム酸化
物、炭酸シリコン等を有し、また約１０乃至１０００ｎ
ｍの厚さを有する。
【００１８】さらに図３（ｂ）において、光導電層３５
が、除去される。Ｅ−ビーム硬化処理Ｂ１が残存硬マス
ク層３４及びＨＳＱ層３２の上に施される。硬マスク層
３４によって覆われていないＨＳＱ層３２ａの一部は、
Ｅ−ビームによって撃たれ、より濃密かつより硬構造に
変形するが、硬マスク層３４で覆われたＨＳＱ層３２ｂ
の一部は、その原形を維持する。Ｅ−ビーム硬化処理用
のパラメータは、摂氏約３００乃至５００度の基板温
度、約１０００乃至１００００ｍｉｃｒｏＣ／ｃｍ２の
電子放射量、そして約１乃至２０ＫｅＶのエネルギーで
ある。
【００１９】さらに図３（ｃ）に関して、化学的機械研
磨もしくはプラズマ反応イオンエッチング（ＲＩＥ）は
硬マスク層３４を除去するために実行される。ウエット
エッチングは、次にＨＳＱ層３２ａ及び３２ｂの上に実
施される。Ｅ−ビーム硬化ＨＳＱ層３２ａ及び熱的硬化
ＨＳＱ層３２ｂは、異なるエッチング率を有し、熱的硬
化ＨＳＱ層３２ｂに対するＥ−ビーム硬化ＨＳＱ層３２
ａのエッチング選択率は、約１／２０である。言い換え
れば、ウェットエッチング工程の間中、熱的硬化ＨＳＱ
層３２ｂ、硬マスク層３４によって覆われた一部、は、
より高いエッチング率を有する。従って、ＨＳＱ層３２
ａ及び３２ｂは、すばやく除去され、半導体基板３０の
部分をを露出するために、通路穴３６を形成する。通路
穴３６及び効果角度付通路穴３６の輪郭を形成する際、
Ｅ−ビーム硬化は、さらに後続のウエットエッチング工
程を良好に制御する。
【００２０】図４（ａ）に基づき、ＨＳＱ層３２ａを覆
うために、光導電層３７が、次に形成され、溝形状が、
光導電層３７に規定される。光導電層３７ａは、さらに
通路穴３６を満たす。
【００２１】図４（ｂ）によれば、溝３８を形成するた
めに通路穴３６の上部のＨＳＱ層を除去するよう、異方
性エッチング処理が、露出ＨＳＱ層３２ａに実施され
る。ＨＳＱ層３２ａ上の光導電層３７及び光導電層３７
ａは、連続して除去される・
【００２２】図４（ｃ）に基づき。光導電層３７及び光
導電層３７ａを除去した後、溝及び通路穴に、二次元構
造を形成するために、例えば、タングステン、銅、アル
ミニウム／銅合金もしくはポリシリコンの導電物質を充
填する。
【００２３】二次元構造の前述製造工程では、溝の形成
に続いて、先ず通路穴を形成する。本発明はさらに、通
路穴の形成に引き続いて先ず溝が形成されている二次元
構造の製造工程を提供し、また第二工程に係る二次元構
造の断面図は、図５（１）乃至図６（ｃ）に例示する。
【００２４】図５（ａ）に示すように、ＨＳＱ層４２
は、他のデバイス構造を備える半導体基板４０にスピン
皮膜される。ＨＳＱ層４２の厚さは、約６００乃至１８
００ｎｍ厚である。ＨＳＱの固有流動特性により、ＨＳ
Ｑ層４２の表面平面は、自動的に達成される。次いで、
過剰な湿気及び溶剤を除去するために、熱硬化処理をＨ
ＳＱ層４２に実施する。熱硬化処理は、摂氏３００乃至
５００度の温度で実施される。ＨＳＱ層が硬化された
後、ＨＳＱ層４２を覆うために、硬マスク層４４が形成
され、また硬マスク層４４を覆うために、光導電層４５
が形成される。金属相互連携通路が形成される部分を残
存マスク層４４保護が保護するように、マスク層４４の
エッチングに引き続き、逆態様通路マスクは、光導電層
４５を規定するために用いられる。マスク層４４は、ポ
リシリコン、酸化物、シリコン窒化物、シリコン酸素窒
化物、チタン窒化物、アルミニウム酸化物及び炭化シリ
コンを含み、そして約１０乃至１０００ｎｍの厚みを有
する。
【００２５】図５（ｂ）に基づき、光導電層４５が除去
される。次いで、Ｅ−ビーム硬化処理Ｅ２がＨＳＱ層４
２で実施される。硬マスク層４４で保護されないＨＳＱ
層４２ａの一部は、電子によって撃たれ、またより濃密
かつより硬構造に変形する。硬マスク層４４で保護され
るＨＳＱ層４２ｂの一部は、イオン銃撃から防止され、
その本来の状態を維持する。Ｅ−ビーム硬化処理は、摂
氏約３００乃至５００度の基板温度で処理され、約１０
０乃至１００００ｍｉｃｒｏＣ／ｃｍ２の電子放射量、
そして約１乃至２０ＫｅＶのエネルギーで処理される。
【００２６】さらに図５（ｃ）によれば、化学的機械研
磨法もしくはプラズマ反応イオンエッチング処理（ＲＩ
Ｅ）が硬マスク層４４を除去するために実施される。光
導電層４６が、次にＨＳＱ層４２ａ上に形成される。溝
パターンが、光導電層４６に規定され、硬化Ｅ−ビムで
はないＨＳＱ層４２ｂ及び硬化ＨＳＱ層４２ａの一部を
露出する。
【００２７】図６（ａ）に基づき、次に、溝４７を形成
するためにＨＳＱ層４２ａ及び４２ｂの一部を取り除く
よう、例えばプラズマ反応イオンエッチングによって、
異方性エッチング処理が、露出ＨＳＱ層４２ａ及び４２
ｂに実施される。光導電層４６は、引き続いて除去され
る。
【００２８】図６（ｂ）に示されるように、光導電層４
６の除去の後、ウェットエッチング処理が、硬化Ｅ−ビ
ームではないＨＳＱ層４２ｂの残存を除去するために実
施される。溝４７及び通路穴４８を形成するために使用
されるエッチング剤は、希弗化水素酸（ＨＦ）及び希緩
衝（buffered）弗化水素酸（ＢＨＦ）を含む。導電物質
４９は、さらに溝４７及び穴４８を満たし、それによっ
て図６（ｃ）に示されるように、二次元波形構造の形成
を完了する。
【００２９】本発明は、二次元波形構造の製造方法を提
供し、この方法は最初の溝形成もしくは通路穴の形成に
利用可能である。二つのアプローチ間の主な違いは、溝
が形成される際、Ｅ−ビーム硬化処理がＨＳＱ層に実施
され、また硬マスク層の除去された後、光導電層がＨＳ
Ｑ層に形成される点である。トレンチパターンは、次い
で光導電層に形成される。次いで、異方性エッチング処
理が、溝を形成するためにＨＳＱ層部を除去するよう実
施される。さらに、溝に通路穴を形成するよう硬化され
たＥ−ビームではないＨＳＱ層のウエットエッチングに
引き続いて、光導電層が除去される。
【００３０】本発明では、ウエットエッチングによって
熱的硬化ＨＳＱ層を除去しさらに基板を露出する通路穴
を形成するための、Ｅ−ビーム硬化ＨＳＱ層及び熱硬化
ＨＳＱ層間の高エッチング選択率の長所を得る。従っ
て、反応イオンエッチングによる通路穴の形成は、防止
される。反応イオンエッチングにおける、通路穴によっ
て露出した基板に含まれている潜在損傷は、これによっ
て防止できる。
【００３１】さらに、Ｅ−ビーム硬化ＨＳＱ層及び熱的
硬化ＨＳＱ層は、高エッチング選択率を有し、ウエット
エッチング処理は、異方性エッチング処理と類似の効果
を提供するであろう。通路穴の寸法及び輪郭は、ウエッ
トエッチング処理により、さらに容易に制御される。
【００３２】さらに、通路穴は、従来の反応イオンエッ
チングによってではなく、ウエットエッチング処理によ
って実施される。欠陥デバイスにつながる、反応イオン
による半導体基板上での潜在損傷の問題は、さらに防止
される。
【００３３】さらに、ＨＳＱは、例えば絶縁層用に使用
されるが、スピンオンガラス（spin-on-glass）（ＳＯ
Ｇ）層は、また、半導体基板を覆うための絶縁層として
も使用可能である。Ｅ−ビーム硬化処理の実施の後、Ｓ
ＯＧ層は、ＨＳＱ層と同一特性を示すであろう。
【００３４】多様な改良及び変形が、本発明の精神もし
くは範囲を超えることなく本発明の構造に適用可能であ
ることは当業者にとって明らかである。前述の観点に基
づき、もし本発明の改良及び変形が以下の請求項及びそ
の同等物の範囲内であるならば、本発明が、本発明の改
良及び変形を含むことを意図するものである。
【００３５】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。
【００３６】上記のように構成された本発明の二次元波
形構造は、基板を露出させる通路穴を形成するためのウ
ェットエッチング手段によって、Ｅ−ビーム処理されて
いないＨＳＱ層を除去するためのＥ−ビーム硬化ＨＳＱ
層と熱硬化ＨＳＱ層との間のエッチング選択率の高くす
ることが可能である。反応イオンが、通路穴を形成する
のに使用されていないので、従って、通路穴の形成の間
中、反応イオンによる露出基板を損傷する潜在危険の除
去が可能である。
【図面の簡単な説明】
【図１】従来技術に係る半導体装置の製造方法を示す概
略断面図である。
【図２】従来技術に係る二次元波形構造の製造を示す概
略断面図である。
【図３】二次元波形構造の製造を示す概略断面図であ
る。
【図４】二次元波形構造の製造を示す概略断面図であ
る。
【図５】二次元波形構造の製造を示す概略断面図であ
る。
【図６】二次元波形構造の製造を示す概略断面図であ
る。
【符号の説明】
２０ .... 導体領域 ２１ ....基板 ２２ ....シリコン酸化層 ２３ ....通路穴
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/312 H01L 21/314 - 21/318 H01L 21/47 H01L 21/471 - 21/473

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板を提供し、 前記基板を覆うように水素シルスエスクイオキサン（si
    lsesquioxane）層（ＨＳＱ）を形成し、 前記ＨＳＱ層を熱硬化し、 前記ＨＳＱ層において通路穴を形成すべき領域の上に硬
    マスク層を形成し、 さらに前記ＨＳＱ層を硬化させるために露出ＨＳＱ層上
    にＥ−ビーム硬化処理を実施し、 硬マスクを除去し、 前記基板の一部を露出させるために前記通路穴を形成す
    るためのＥ−ビーム硬化処理されていない前記ＨＳＱ層
    の一部にウエットエッチング処理を実施し、 前記ＨＳＱ層において前記通路穴の上方の溝を形成すべ
    き領域以外の上に図案化したフォトレジストを形成し、
    前記図案化したフォトレジストは前記ＨＳＱ層及び通路
    穴の一部を露出し、前記溝 を形成するために前記図案化したフォトレジスト
    に基づいて前記ＨＳＱ層の前記一部を除去し、 前記図案化したフォトレジストを除去し、そして前記溝
    及び前記通路穴を満たすように導電物質を形成すること
    を特徴とするデュアルダマシン構造の製造方法。
  2. 【請求項２】前記ＨＳＱ層が６００ｎｍ乃至１８００ｎ
    ｍ厚であることを特徴とする請求項１記載の製造方法。
  3. 【請求項３】前記硬マスク層が、ポリシリコン、酸化
    物、シリコン窒化物、シリコン酸素窒化物、チタン窒化
    物、アルミニウム酸化物、そして炭化珪素から成る一群
    から選択されることを特徴とする請求項１記載の製造方
    法。
  4. 【請求項４】前記硬マスク層は１０乃至１０００ｎｍ厚
    であることを特徴とする請求項１記載の製造方法。
  5. 【請求項５】前記Ｅ−ビーム硬化の工程のパラメータ
    は、摂氏３００乃至５００度、１０００乃至１００００
    ｍｉｃｒｏＣ／ｃｍ２の電子放射量、そして１乃至２０
    ＫｅＶのエネルギーであることを特徴とする請求項１記
    載の製造方法。
  6. 【請求項６】前記熱硬化の工程が摂氏３００乃至５００
    度の温度にて処理されることを特徴とする請求項１記載
    の製造方法。
  7. 【請求項７】基板を供給し、 前記基板を保護するためのＨＳＱ層を形成し、 前記ＨＳＱ層を熱硬化し、 前記ＨＳＱ層において通路穴を形成すべき領域の上に硬
    マスク層を形成し、 前記ＨＳＱ層の露出部をさらに硬化するために前記硬マ
    スク層を介してＥ−ビーム硬化処理し、 前記硬マスク層を除去し、 前記ＨＳＱ層において溝および前記通路穴を形成すべき
    領域以外の上に図案化したフォトレジストを形成し、前
    記図案化したフォトレジストが、Ｅ−ビーム硬化未処理
    の前記ＨＳＱ層とＥ−ビーム硬化処理された前記ＨＳＱ
    層の一部とを露出し、前記溝 を形成するための前記図案化したフォトレジスト
    に基づいて、Ｅ−ビーム硬化未処理の前記ＨＳＱ層の一
    部とＥ−ビーム硬化処理された前記ＨＳＱ層の一部を除
    去し、 前記図案化したフォトレジストを除去し、 前記溝の下方の通路穴を形成するために、Ｅ−ビーム硬
    化未処理の前記ＨＳＱ層の残部をウエットエッチング
    し、そして前記溝及び前記通路穴を満たすように導電性
    物質を形成することを特徴とするデュアルダマシン構造
    の製造方法。
  8. 【請求項８】前記ＨＳＱ層は６００乃至１８００ｎｍ厚
    であることを特徴とする請求項７記載の製造方法。
  9. 【請求項９】前記硬マスク層用の物質は、 ポリシリコン、酸化物、シリコン窒化物、シリコン酸素
    窒化物、チタン窒化物、アルミニウム酸化物、そして炭
    化珪素から成る一群から選択されることを特徴とする請
    求項７記載の製造方法。
  10. 【請求項１０】前記硬マスク層が約１０ｎｍ乃至１００
    ０ｎｍ厚であることを特徴とする請求項７記載の製造方
    法。
  11. 【請求項１１】前記Ｅ−ビーム硬化処理用のパラメータ
    は、摂氏３００乃至５００度の基板温度、１０００乃至
    １００００ｍｉｃｒｏＣ／ｃｍ２の電子放射量、そして
    １乃至２０ＫｅＶのエネルギーであることを特徴とする
    請求項７記載の製造方法。
  12. 【請求項１２】熱硬化処理が、摂氏３００度乃至摂氏５
    ００度の温度で実施されることを特徴とする請求項７記
    載の製造方法。
JP2000146001A 2000-03-21 2000-05-18 二次元波形構造の製造方法 Expired - Lifetime JP3386438B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW089105154A TW454301B (en) 2000-03-21 2000-03-21 Manufacturing method of dual metal damascene structure
TW89105154 2000-03-21

Publications (2)

Publication Number Publication Date
JP2001284451A JP2001284451A (ja) 2001-10-12
JP3386438B2 true JP3386438B2 (ja) 2003-03-17

Family

ID=21659155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000146001A Expired - Lifetime JP3386438B2 (ja) 2000-03-21 2000-05-18 二次元波形構造の製造方法

Country Status (3)

Country Link
US (1) US6319820B1 (ja)
JP (1) JP3386438B2 (ja)
TW (1) TW454301B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220025A (ja) * 1998-02-03 1999-08-10 Rohm Co Ltd 半導体装置およびその製造方法
US6773950B2 (en) * 2001-05-25 2004-08-10 Cornell Research Foundation, Inc. Method of forming dual exposure glass layer structures
US7157366B2 (en) * 2002-04-02 2007-01-02 Samsung Electronics Co., Ltd. Method of forming metal interconnection layer of semiconductor device
US6716741B2 (en) * 2002-04-09 2004-04-06 United Microelectronics Corp. Method of patterning dielectric layer with low dielectric constant
US6861376B1 (en) 2002-10-10 2005-03-01 Taiwan Semiconductor Manufacturing Co. Photoresist scum free process for via first dual damascene process
US7287324B2 (en) * 2002-11-19 2007-10-30 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing metal-fill on an integrated circuit
US7231624B2 (en) * 2002-11-19 2007-06-12 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing metal-fill with power or ground connection
US7328419B2 (en) * 2002-11-19 2008-02-05 Cadence Design Systems, Inc. Place and route tool that incorporates a metal-fill mechanism
CN1299348C (zh) * 2003-09-28 2007-02-07 中芯国际集成电路制造(上海)有限公司 集成电路的倾斜镶嵌内连接结构的形成方法
US7755123B2 (en) * 2007-08-24 2010-07-13 Aptina Imaging Corporation Apparatus, system, and method providing backside illuminated imaging device
CN101905854B (zh) * 2009-06-04 2012-08-22 台湾积体电路制造股份有限公司 电子元件及其制法、电子系统
KR20140083696A (ko) * 2012-12-26 2014-07-04 제일모직주식회사 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374948B (en) * 1998-07-28 1999-11-21 United Microelectronics Corp Method of prevention of poisoning trenches in dual damascene process structures and dielectric layer windows
US6127089A (en) * 1998-08-28 2000-10-03 Advanced Micro Devices, Inc. Interconnect structure with low k dielectric materials and method of making the same with single and dual damascene techniques
US6169039B1 (en) * 1998-11-06 2001-01-02 Advanced Micro Devices, Inc. Electron bean curing of low-k dielectrics in integrated circuits
US6140706A (en) * 1998-12-08 2000-10-31 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing without damaging HSQ layer and metal pattern utilizing multiple dielectric layers
US6153514A (en) * 1999-01-04 2000-11-28 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and nitride middle etch stop layer
US6187663B1 (en) * 1999-01-19 2001-02-13 Taiwan Semiconductor Manufacturing Company Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials
KR100308213B1 (ko) * 1999-02-12 2001-09-26 윤종용 반도체 장치를 위한 저유전 층간 절연막의 제조 방법
US6114233A (en) * 1999-05-12 2000-09-05 United Microelectronics Corp. Dual damascene process using low-dielectric constant materials
US6083822A (en) * 1999-08-12 2000-07-04 Industrial Technology Research Institute Fabrication process for copper structures
US6159840A (en) * 1999-11-12 2000-12-12 United Semiconductor Corp. Fabrication method for a dual damascene comprising an air-gap
US6180514B1 (en) * 1999-11-12 2001-01-30 Wen-Kuan Yeh Method for forming interconnect using dual damascene

Also Published As

Publication number Publication date
JP2001284451A (ja) 2001-10-12
TW454301B (en) 2001-09-11
US6319820B1 (en) 2001-11-20

Similar Documents

Publication Publication Date Title
US10510584B2 (en) Via patterning using multiple photo multiple etch
EP2264758B1 (en) Interconnection structure in semiconductor device
JP3829162B2 (ja) 半導体素子の導電配線形成方法
US6627557B2 (en) Semiconductor device and method for manufacturing the same
USRE38914E1 (en) Dual damascene patterned conductor layer formation method without etch stop layer
US6828229B2 (en) Method of manufacturing interconnection line in semiconductor device
US8164196B2 (en) Semiconductor device and method for manufacturing the same
US6187666B1 (en) CVD plasma process to fill contact hole in damascene process
US6355572B1 (en) Method of dry etching organic SOG film
TW201913762A (zh) 半導體裝置的形成方法與半導體裝置
JP3386438B2 (ja) 二次元波形構造の製造方法
JP3214475B2 (ja) デュアルダマシン配線の形成方法
US6774031B2 (en) Method of forming dual-damascene structure
CN106952863B (zh) 半导体器件的形成方法
KR102216291B1 (ko) 초전도 상호 접속 구조에서 저항성 엘리먼트를 형성하기 위한 방법
US6280644B1 (en) Method of planarizing a surface on an integrated circuit
US7196002B2 (en) Method of making dual damascene with via etch through
US6114232A (en) Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component
US5827780A (en) Additive metalization using photosensitive polymer as RIE mask and part of composite insulator
US6348736B1 (en) In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
KR100571407B1 (ko) 반도체 소자의 배선 제조 방법
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
TWI767662B (zh) 半導體結構與其製作方法
KR100299332B1 (ko) 반도체 소자의 층간 절연막 제조 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3386438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120110

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140110

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term