CN1299348C - 集成电路的倾斜镶嵌内连接结构的形成方法 - Google Patents

集成电路的倾斜镶嵌内连接结构的形成方法 Download PDF

Info

Publication number
CN1299348C
CN1299348C CNB031512828A CN03151282A CN1299348C CN 1299348 C CN1299348 C CN 1299348C CN B031512828 A CNB031512828 A CN B031512828A CN 03151282 A CN03151282 A CN 03151282A CN 1299348 C CN1299348 C CN 1299348C
Authority
CN
China
Prior art keywords
dielectric layer
integrated circuit
dual damascene
interconnect structure
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031512828A
Other languages
English (en)
Other versions
CN1601721A (zh
Inventor
汪钉崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB031512828A priority Critical patent/CN1299348C/zh
Publication of CN1601721A publication Critical patent/CN1601721A/zh
Application granted granted Critical
Publication of CN1299348C publication Critical patent/CN1299348C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种集成电路倾斜双镶嵌内连接结构的形成方法，该方法包括：形成一第一介电层于一铜金属插塞(plug)结构之上；然后，形成一绝缘层于上述第一介电层之上；之后，形成至少一个低介电常数(k)所构成的第二介电层于上述绝缘层之上；接着，第一次蚀刻上述第二介电层、绝缘层与第一介电层，结果于上述铜金属插塞(plug)之上形成一介层洞(via)与沟渠；最后，第二次蚀刻上述第二介电层与绝缘层以形成本发明的倾斜镶嵌内连接结构。

Description

集成电路的倾斜镶嵌内连接结构的形成方法
技术领域
本发明涉及一种集成电路多重内连的双镶嵌(Dua1 damascene)结构改进，特别是一种倾斜双镶嵌内连接结构(slopped Dual Damasceneinterconnect structures)的形成方法。
背景技术
金属氧化物半导体场效晶体管(MOSFET)是集成电路中一个重要的元件，然而随着集成电路不断的进步，在制造MOSFET时也遭遇了许多问题，典型的问题如热载子效应，已藉着轻微掺杂漏极(LDD)结构的发展予以克服。然而随着晶体管的尺寸缩小至以次微米计算时，由于晶体管的通道缩短且需消耗较高的功率，导致热电子的问题再度发生。而随着元件中电场强度的增加，具有高能量的电子将射入硅层-氧化层的接面且陷入闸极氧化层中。Wei对此曾建议使用一埋入且平缓倾斜的LDD结构，以便提升热电子的可靠度，请参见：Buried and Graded/Buried LDD Structure for Improved Hot-ElectronReliability，Ching-Yeu Wei，IEEE Electron Device Lett.，1986。Lo对此提供一个方法用以抑制热载子所引起的退化现象，在此技术中，闸极氧化层是在950℃的纯N2O环境中形成，且在该报告中指出该N2O闸极氧化层具有明显增强的热载子免疫性。另外，在Foeler-Nordheim入射应力下，该元件随着通道长度的缩减及宽度的增加，将产生更严重的退化。请参见：“Dependence of Hot-Carrier Immunity on Channel Length and ChannelWidth in MOSFET’s with N2O-Grown Gate Oxides，G.Q.Lo，et al.，IEEE，Electron Device Lett.，1992”。
此外，由于传统双镶嵌结构的制造过程中，其结构的深宽比(aspectratio)高与存在尖角(sharp corners)而会产生以下的问题：(a)利用物理气相沉积形成的阻障与种子金属层(barrier metal and seed metal)的阶梯覆盖(step coverage)不佳；(b)在介层洞(via)角的阻障与种子金属层可能导致空洞(voids)而导致没有金属铜(Cu)填入的情况而使铜(Cu)连接的可靠度的问题。
发明内容
因此，如何解决现有集成电路多重内连的双镶嵌结构的制造工艺存在镶嵌结构的深宽比(aspect ratio)高与尖角(sharp corners)所产生的缺点，乃是本发明所要解决的技术问题。
因此，本发明的目的在于提供一种倾斜双镶嵌内连接结构(sloped DualDamascene interconnect structures)的形成方法。
本发明提供了一种倾斜双镶嵌内连接结构的形成方法，该方法包括：形成一第一介电层于一铜金属插塞(plug)结构之上；然后，形成一绝缘层于上述第一介电层之上；之后，形成至少一个低介电常数(k)所构成的第二介电层于上述绝缘层之上；接着，第一次蚀刻该第二介电层、绝缘层与该第一介电层，结果在上述铜金属插塞(plug)之上形成一介层洞(via)与沟渠；最后，第二次蚀刻上述第二介电层与该绝缘层以形成本发明的倾斜双镶嵌内连接结构。
附图说明
藉由以下详细的描述并结合附图，将轻易地了解上述内容及本发明的诸多优点，其中：
图1为根据本发明所形成的一第一介电层于一具铜金属插塞(plug)结构体上的截面图。
图2为根据本发明所形成的一绝缘层、低介电常数(k)介电层在第一介电层上的截面图。
图3为根据本发明所蚀刻的低介电常数(k)介电层、绝缘层与第一介电层的截面图。
图4为根据本发明所蚀刻的低介电常数(k)介电层与绝缘层的截面图。
图中标号说明
结构体100铜金属插塞(plug)101
介电层102、104、105
绝缘层103
沟渠(trench)106、107、109、110
介层洞(via)108
具体实施方式
本发明公开一种有关于双镶嵌内连接结构的形成方法，详细地说，本发明提供一种倾斜双镶嵌内接结构(sloped Dual Damascene interconnectstructures)的制造方法，并提供其实施例。详细说明如下，较佳实施例只作一说明而不是用来限定本发明。
请参考图1，在一较佳的具体实施例中，提供一具铜金属插塞(plug)101的结构体100。接着，在铜金属插塞(plug)101上形成一介电层102，上述介电层102是由氮化硅所形成的氮化硅层。一般说，上述氮化硅层102可以在温度约700至1100℃且充满氮气的环境中以合适的程序来形成，例如化学气相沉积法。在一具体实施例中，上述介电层102厚度大约是100～250埃。
请参考图2，接着，形成一绝缘层103于上述氮化硅层102之上。上述绝缘层103例如是由一氟氧化硅(SiOF)所形成的氟硅玻璃(FSG)，或一氧化硅(Silicon Oxide)所形成的氧化硅层。一般说来，上述绝缘层103可以在温度约700至1100℃的环境中以合适的程序来形成，例如化学气相沉积法。在一具体实施例中，上述氟硅玻璃(FSG)或氧化硅层的厚度大约是10000～15000埃。
然后，形成一低介电常数(k)介电质所构成的介电层于上述绝缘层103之上。上述介电层例如是由二层低介电常数(k)介电质所构成的介电层104、介电层105所构成。上述介电层104例如是由一碳氧化硅化合物(SiOC)所形成的黑钻石(Black Diamond)或珊瑚膜(Coral film)。一般地说，上述黑钻石(Black Diamond)或珊瑚膜(Coral film)可以合适的程序来形成，例如化学气相沉积法。在一具体实施例中，上述介电层104例如厚度大约是2800埃。
之后，形成另一低介电常数(k)介电质所构成的介电层于上述介电层104之上，上述介电层105例如是由一碳氧化硅化合物(SiOC)所形成的黑钻石(Black Diamond)或珊瑚膜(Coral film)。一般说，上述黑钻石(B1ackDiamond)或珊瑚膜(Coral film)可以合适的程序来形成，例如化学气相沉积法。在一具体实施例中，上述介电层105例如厚度大约是2000埃。
上述介电层104与105的总厚度范围为1000～10000埃。
请参考图3，接着，利用标准的微影与蚀刻程序，进行蚀刻介电层105、介电层104、绝缘层103与介电层102，结果在上述金属插塞(piug)101之上形成一介层洞(via)108、沟渠(trench)106与沟渠107。上述蚀刻是依藉氢氟酸(HF)溶液而进行的。
请参考图4，然后，进行一清洗(clean)程序。最后，利用标准的微影与蚀刻程序，进行蚀刻介电层105、介电层104、绝缘层103，结果蚀刻上述介电层105、介电层104使得上述沟渠(trench)106与沟渠107的开口变大成为沟渠109和110，而被蚀刻的上述介电层105、介电层104下面区域的上述绝缘层103亦被部分蚀刻，结果形成本发明的倾斜双镶嵌内连接结构。
上述结果是利用上述介电层105、104与绝缘层103之间的蚀刻选择率(etch selectivity)的不同，例如：上述碳氧化硅化合物(SiOC)形成的低介电常数(K)介电层的蚀刻率是600埃/秒，而上述氟硅玻璃或氧化硅形成的绝缘层的蚀刻率是500埃/秒。上述蚀刻是一湿蚀刻(wet etch)，其可以利用一氢氟酸(HF)溶液予以进行。
本发明的倾斜双镶嵌内连接结构形成之后，接着填入一金属于上述介层洞(via)108与沟渠109、110之中，上述金属例如是钨(Wu)金属。填入钨金属之后再利用一化学机械研磨法(CMP)将上述的钨金属磨平。
本发明提供了许多超越现有技术的优点，例如，藉着本发明的结构可以消除尖角(sharp corners)与降低深宽比(aspect ratio)；另外，藉着本发明的结构可以提升阻障与种子金属层(barrier metal and seed metal)的阶梯覆盖(step coverage)，并消除金属铜(Cu)填入与金属铜(Cu)空洞(voids)的问题，增进金属铜(Cu)连接的可靠度。
对熟悉此领域制作工艺的人，本发明虽以一较佳实例阐明如上，但其并非用以限定本发明精神。在不脱离本发明的精神范围内所作的修改与类似的安排，均应包含在本发明的范围内，这样的范围应该与覆盖在所有修改与类似结构的最宽广的诠释一致。因此，阐明如上的本发明一较佳实例，可用来鉴别不脱离本发明的精神与范围内所作的各种改变。

Claims (10)

1.一种集成电路的倾斜双镶嵌内连接结构的形成方法，包括：
形成一第一介电层于一金属插塞结构之上；
形成一绝缘层于该第一介电层之上；
形成至少一个低介电常数k介电质所构成的第二介电层于该绝缘层之上；
第一次蚀刻该第二介电层、该绝缘层与该第一介电层，结果在该金属插塞之上形成一介层洞与沟渠；以及
第二次蚀刻该第二介电层与该绝缘层以形成该倾斜双镶嵌内连接结构。
2.如权利要求1所述的集成电路倾斜双镶嵌内连接结构的形成方法，其特征在于，该金属插塞为一铜金属塞。
3.如权利要求1所述的集成电路倾斜双镶嵌内连接结构的形成方法，其特征在于，该第一介电层是由氮化硅所形成。
4.如权利要求1所述的集成电路倾斜双镶嵌内连接结构的形成方法，其特征在于，该绝缘层是由氟硅玻璃或氧化硅所形成。
5.如权利要求4所述的集成电路倾斜双镶嵌内连接结构的形成方法，其特征在于，该氟硅玻璃是由氟氧化硅所形成。
6.如权利要求1所述的集成电路倾斜双镶嵌内连接结构的形成方法，其特征在于，该第二介电层的厚度为1000～10000埃。
7.如权利要求6所述的集成电路倾斜双镶嵌内连接结构的形成方法，其特征在于，该低介电常数k介电质是由一碳氧化硅化合物所形成的黑钻石或珊瑚膜。
8.如权利要求1所述的集成电路倾斜双镶嵌内连接结构的形成方法，其特征在于，还包括在该第二次蚀刻执行之前进行一清洗程序。
9.如权利要求1所述的集成电路倾斜双镶嵌内连接结构的形成方法，其特征在于，该第一次与该第二次蚀刻是利用氢氟酸溶液予以进行。
10.如权利要求1所述的集成电路倾斜双镶嵌内连接结构的形成方法，其特征在于，还包括填入一金属于该介层洞与该沟渠之中，该金属是钨金属，填入该钨金属之后再利用一化学机械研磨法将该钨金属磨平。
CNB031512828A 2003-09-28 2003-09-28 集成电路的倾斜镶嵌内连接结构的形成方法 Expired - Lifetime CN1299348C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031512828A CN1299348C (zh) 2003-09-28 2003-09-28 集成电路的倾斜镶嵌内连接结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031512828A CN1299348C (zh) 2003-09-28 2003-09-28 集成电路的倾斜镶嵌内连接结构的形成方法

Publications (2)

Publication Number Publication Date
CN1601721A CN1601721A (zh) 2005-03-30
CN1299348C true CN1299348C (zh) 2007-02-07

Family

ID=34659916

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031512828A Expired - Lifetime CN1299348C (zh) 2003-09-28 2003-09-28 集成电路的倾斜镶嵌内连接结构的形成方法

Country Status (1)

Country Link
CN (1) CN1299348C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102877041B (zh) * 2011-07-14 2014-11-19 中国科学院微电子研究所 薄膜沉积方法以及半导体器件制造方法
CN104649214B (zh) * 2013-11-19 2016-03-16 中芯国际集成电路制造(上海)有限公司 Mems器件的接触插塞及其形成方法
US10985055B2 (en) * 2015-12-30 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with anti-adhesion layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319820B1 (en) * 2000-03-21 2001-11-20 Winbond Electronics Corp. Fabrication method for dual damascene structure
US20020076917A1 (en) * 1999-12-20 2002-06-20 Edward P Barth Dual damascene interconnect structure using low stress flourosilicate insulator with copper conductors
US6586842B1 (en) * 2001-02-28 2003-07-01 Advanced Micro Devices, Inc. Dual damascene integration scheme for preventing copper contamination of dielectric layer
US6605540B2 (en) * 2001-07-09 2003-08-12 Texas Instruments Incorporated Process for forming a dual damascene structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076917A1 (en) * 1999-12-20 2002-06-20 Edward P Barth Dual damascene interconnect structure using low stress flourosilicate insulator with copper conductors
US6319820B1 (en) * 2000-03-21 2001-11-20 Winbond Electronics Corp. Fabrication method for dual damascene structure
US6586842B1 (en) * 2001-02-28 2003-07-01 Advanced Micro Devices, Inc. Dual damascene integration scheme for preventing copper contamination of dielectric layer
US6605540B2 (en) * 2001-07-09 2003-08-12 Texas Instruments Incorporated Process for forming a dual damascene structure

Also Published As

Publication number Publication date
CN1601721A (zh) 2005-03-30

Similar Documents

Publication Publication Date Title
US6284657B1 (en) Non-metallic barrier formation for copper damascene type interconnects
CN100399542C (zh) 内连线结构及其形成方法
US7655547B2 (en) Metal spacer in single and dual damascene processing
CN100444329C (zh) 镶嵌结构与其形成方法
US6846741B2 (en) Sacrificial metal spacer damascene process
US7419916B2 (en) Manufacturing method of semiconductor device
US20090170221A1 (en) Etch residue reduction by ash methodology
CN100403517C (zh) 双镶嵌结构、内连结构及其制造方法
CN1835206A (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
CN1913128A (zh) 双金属镶嵌金属布线图案的形成方法和形成的布线图案
CN1574334A (zh) 集成电路与其形成方法与电子组件
CN101055421A (zh) 双镶嵌结构的形成方法
CN1299348C (zh) 集成电路的倾斜镶嵌内连接结构的形成方法
EP1335424A2 (en) Method to fabricate dish-free copper interconnects
CN1225019C (zh) 防止化学机械抛光中的凹陷和侵蚀的半导体器件制造方法
JP4717972B2 (ja) 集積回路の製造方法
US6107193A (en) Completely removal of TiN residue on dual damascence process
CN1976020A (zh) 互连结构及其形成方法
JP2004006708A (ja) 半導体装置の製造方法
CN1230876C (zh) 一种去除钝化层的方法
CN1421915A (zh) 双重镶嵌结构的制造方法
KR100252760B1 (ko) 텅스텐 플러그를 사용한 반도체 소자의 금속배선 형성방법
KR100791688B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR100678003B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100667900B1 (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111205

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111205

Address after: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp.

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Address before: 201203 Shanghai Zhangjiang Road, Zhangjiang High Tech Park of Pudong New Area No. 18

Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070207