CN1421915A - 双重镶嵌结构的制造方法 - Google Patents

双重镶嵌结构的制造方法 Download PDF

Info

Publication number
CN1421915A
CN1421915A CN 01139647 CN01139647A CN1421915A CN 1421915 A CN1421915 A CN 1421915A CN 01139647 CN01139647 CN 01139647 CN 01139647 A CN01139647 A CN 01139647A CN 1421915 A CN1421915 A CN 1421915A
Authority
CN
China
Prior art keywords
layer
dielectric layer
double
embedded structure
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 01139647
Other languages
English (en)
Other versions
CN1203540C (zh
Inventor
黄义雄
黄俊仁
洪圭钧
张景旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN 01139647 priority Critical patent/CN1203540C/zh
Publication of CN1421915A publication Critical patent/CN1421915A/zh
Application granted granted Critical
Publication of CN1203540C publication Critical patent/CN1203540C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种双重镶嵌结构的制造方法,此方法的步骤如下:首先提供已形成导电层的基底,于此基底上依序形成第一介电层、第二介电层以及同时作为底层抗反射层的顶盖层。然后,定义顶盖层、第二介电层与第一介电层以形成暴露导电层的介层窗开口。接着,于顶盖层上形成一负光阻层,再图案化负光阻层以形成一开口。接着以负光阻层为罩幕,移除暴露的顶盖层与第二介电层以形成暴露第一介电层的沟渠,再移除负光阻层。然后,依序于沟渠与介层窗开口内形成共形的障碍层以及导体层,且导体层填满沟渠与介层窗开口。

Description

双重镶嵌结构的制造方法
技术领域
本发明是有关于一种半导体元件的多重内连线(Multi-LevelInterconnects)的制造方法,且特别是有关于一种双重镶嵌结构(DualDamascene)的制造方法。
背景技术
在半导体工艺中,各个元件的连结主要是靠导线,而导线与集成电路元件的连结部分一般称为接触窗(Contact),导线和导线间的连结则称为介层窗(Via)。导线本身的阻值以及导线间的寄生电容大小为影响元件速度的决定性关键之一。因此,在半导体工艺进入深次微米领域后,常利用铜取代铝制作内连线,并配合使用低介电常数(Low K)材料的金属间介电层(Inter-Metal Dielectrics,IMD),以有效降低电阻电容延迟效应(RC Delay)并提升抵抗电迁移(Electromigration)的能力。这是由于铜的电迁移阻抗值为铝的30至100倍,介层窗阻抗值降低10至20倍,且电阻值降低30%。再者,因为蚀刻铜是非常不容易的,所以一般利用镶嵌工艺取代传统的导线直接定义方式来制作铜金属内连线。
一般的双重镶嵌工艺包括介层窗自行对准双重镶嵌(Self-AlignedDual Damascene,SADD)、导线沟渠先定义双重镶嵌(Trench First DualDamascene,TFDD)、介层窗先定义双重镶嵌(Via First Dual Damascene,VFDD)等方式。
请参照图1A至图1E,为公知一种介层窗先定义双重镶嵌结构的制造流程剖面图。首先,请参照图1A,在已形成有导线102的基底100上依序形成保护层104、介电层106、蚀刻中止层108、介电层110、顶盖层112以及底层抗反射层114。接着,再于底层抗反射层114上形成正光阻层116,并以微影成像技术图案化正光阻层116,以形成开口117,其定义出介层窗开口的位置。然后,以正光阻层116为罩幕移除部分底层抗反射层114、顶盖层112、介电层110、蚀刻中止层108以及介电层106,以形成暴露保护层104的一介层窗开口118。
接着,请参照图1B,在移除正光阻层116与底层抗反射层114后,于基底100上形成一层沟填材料层120以填满介层窗开口118。然后进行一回蚀刻工艺,移除介层窗开口118以外的沟填材料层120。然后,依序于基底100上形成底层抗反射层122以及正光阻层124,再以微影成像技术将正光阻层124图案化以形成开口125,用以定义稍后将形成的沟渠的位置。
接着,请参照图1C,以正光阻层124为罩幕,移除部分底层抗反射层122、顶盖层112以及介电层110以形成一沟渠126,同时也会移除部分沟填材料层120。然后,再去除正光阻层124以及底层抗反射层122。
接着,请参照图1D,在移除沟填材料层120后,移除开口126所裸露的部分蚀刻中止层108以及介层窗开口118所裸露的部分保护层104,并暴露出基底100中的导线102的表面。
接着,请参照图1E,在基底100上先形成一层共形的障碍层128,再于基底100上形成一层导体层130,以填满介层窗开口118与沟渠126。然后,再以化学机械研磨法进行平坦化,以去除介层窗开口118与沟渠126以外的多余的导体层130与障碍层128。
在上述介层窗先定义双重金属镶嵌工艺中,需要在介层窗开口118中形成一沟填材料层120以防止正光阻层124残留于介层窗开口118中,进而防止介层窗插塞的阻值与元件的电阻电容延迟效应因残留的正光阻而升高。但是,在线宽紧缩至0.13微米或更小时,填沟物质即难以填入高宽比(Aspect Ratio)大于5的开口。而且,在移除沟填材料后,会有部分沟填材料残留在介层窗开口118与沟渠126间的转角(Corner)上而形成包围介层窗开口118的一栅状(Fence)结构132,所以在沉积障碍层128时,障碍层128会被栅状(Fence)结构截断而降低其障碍功能,并造成金属连线间不当的桥接,甚至使元件失效。
此外,公知技术中定义介层窗开口118时是以正光阻层116为罩幕,直接移除底层抗反射层114、顶盖层112、介电层110、蚀刻中止层108以及介电层106直到暴露保护层104为止。然而,由于连续蚀刻两层介电层所需的蚀刻深度很大,因此正光阻层116需要有相当的厚度才能用来定义介层窗开口118,而造成光阻的成本增加,且较厚的正光阻层116也会产生微影工艺质量变差以及剥落或掉落的问题。
此外,公知技术使用的低介电常数材料必须有低于3的介电常数,例如是气相沉积高分子(Vapor-Phase Deposition Polymers,VPDP)、旋涂式介电质(Spin-on Dielectric,SOD)或旋涂式玻璃(Spin-on Glass,SOG)等,其致密性、硬度与机械强度(Mechanical Strength)都较小,所以在受到应力作用时,容易因为介层窗开口的存在而造成介层窗结构的变形(Deformation),进而形成薄弱点(Weak Point)并造成缺陷,且影响元件合格率。
发明内容
因此,本发明的一目的为提出一种双重镶嵌结构的制造方法,可以维持可接受的电阻电容延迟(RC Delay)特性,提高元件效能。
本发明的另一目的为提出一种双重镶嵌结构的制造方法,可以增加关键尺寸(Critical Dimension,CD)的一致性,并减少光阻的成本及增加工艺裕度。
本发明的再一目的为提出一种双重镶嵌结构的制造方法,可防止介层窗开口的变形。
根据上述目的,本发明提出一种双重镶嵌结构的制造方法,此方法是在已形成一导电层的基底上依序形成一保护层、一第一介电层、一蚀刻中止层、一第二介电层与作为底层抗反射层的一顶盖层。接着定义顶盖层与第二介电层,以形成暴露蚀刻中止层的第一开口,用以定义一介层窗开口的位置。然后,于顶盖层上形成具有一第二开口的一图案化负光阻层,用以定义一沟渠的位置。接着移除第二开口所暴露的顶盖层,并移除第一开口所暴露的蚀刻中止层,再移除第二开口所暴露的第二介电层以形成一沟渠,同时移除第一开口所暴露的第一介电层以形成一介层窗开口。然后,移除介层窗开口所暴露的保护层。然后移除负光阻层,再依序于沟渠与介层窗开口内形成一共形的障碍层以及一导体层,且导体层填满沟渠与介层窗开口。
另外,本发明还可采用先定义介层窗开口的方式,在已形成导电层的基底上依序形成一第一介电层、一第二介电层与一底层抗反射层。接着定义底层抗反射层、第二介电层与第一介电层以形成暴露导电层的一介层窗开口。于底层抗反射层上形成一负光阻层,图案化该负光阻层以形成一开口。然后,以负光阻层为罩幕,移除开口所暴露的抗反射层与第二介电层以形成暴露第一介电层的一沟渠。然后移除负光阻层,再于沟渠与介层窗开口内形成共形的一障碍层及其上的一导体层,且导体层填满沟渠与介层窗开口。
由于本发明利用负光阻定义沟渠图案,而在沟渠区域的未曝光负光阻层可以显影液移除,所以不会造成光阻残留。因此,采用本方法时不需要在介层窗开口中形成沟填材料层,即可维持可接受的电阻电容延迟(RC Delay)特性,同时也因为不形成沟填材料层,故不会在介层窗开口与沟渠的转角上形成栅状结构,而可防止金属连线间不当的桥接及元件失效。
此外,本发明所提方法之一是利用局部蚀刻工艺定义复合低介电常数材料的双重镶嵌结构,并使用抗蚀刻能力比公知技术所使用的正光阻强的负光阻,因此负光阻层的厚度不需要太厚,而可以增加关键尺寸的一致性,并可减少成本以及增加工艺裕度。而且使用结构较为致密的低介电常数材料作为双重金属镶嵌结构的介电层,以防止介层窗开口结构的变形。
另外,直接利用顶盖层作为定义介层窗开口以及沟渠的底层抗反射层,因此不需要另外于顶盖层上形成底层抗反射层,可以减少成本。
附图说明
图1A至图1E为公知的一种双重镶嵌结构的制造流程剖面图。
图2A与图2F是依照本发明一实施例的双重镶嵌结构的制造流程剖面图。
附图标记说明:
100、200:基底
102、202:导线
104、204:保护层
108、208:蚀刻中止层
106、110、206、210:介电层
112、212:顶盖层
114、122:底层抗反射层
116、124:正光阻层
117、125、216、218、222、223:开口
118、219:介层窗开口
126、223:沟渠
120:沟填材料层
128、224:障碍层
130、226:导体层
132:栅状结构
214:光阻层
220:负光阻层
具体实施方式
本发明实施例的一种双重镶嵌结构的制造流程是以图2A至图2F来说明。
请参照图2A,首先提供一基底200(为简化起见,基底200内的元件并未绘出)。此基底200具有一导线202。然后,在基底200上依序形成保护层204、介电层206、蚀刻中止层208、介电层210以及顶盖层212。
其中,保护层204与蚀刻中止层208的材料例如是氮化硅,其形成方法例如是化学气相沉积法(Chemical Vapor Deposition,CVD)。
介电层206与介电层210的材料例如是低介电常数(介电常数小于2.6左右)的材料,例如是聚亚芳香基醚((Poly(Arylene Ether),SiLK)、氟化聚亚芳香基醚(Fluonirated Poly(Arylene Ether),FLARE)、氢化硅倍半氧化物(Hydrogen Silsesquioxane,HSQ)等。形成介电层206与介电层210的方法例如是旋转涂布法或化学气相沉积法。当然,介电层206与介电层210的材料也可以是致密性比上述低介电常数材料(介电常数小于2.6左右)高的低介电常数材料(介电常数为3.2至3.6左右),例如是含氟硅玻璃(Fluorinated Silicate Glass,FSG)或未掺杂硅玻璃(Undoped Silicate Glass,FSG),形成介电层206与介电层210的方法例如是等离子体增进化学气相沉积法(Plasma enhanced Chemical VaporDeposition,PECVD)或高密度等离子体化学气相沉积法(High DensityPlasma Chemical Vapor Deposition,HDPCVD)。上述介电层206与介电层210的材料可为相同材料也可为不同材料,较好的是介电层206的材料的致密性比介电层210的材料高,即介电层206的机械强度大于介电层210的机械强度。
另外,顶盖层212的材料是可作为光阻层的底层抗反射材料的,其例如是氮氧化硅(SiON),而形成顶盖层212的方法例如是化学气相沉积法。
然后,再于顶盖层212上形成一层光阻层214。此光阻层214的材料可为正光阻或负光阻。然后,图案化光阻层214以形成一开口216,用以定义介层窗开口的位置。接着以光阻层214为罩幕,移除开口216所暴露的顶盖层212与介电层210以形成暴露部分蚀刻中止层208的一开口218。
请参照图2B,然后完全移除掉光阻层214,再于顶盖层212上形成一层负光阻层220。然后,图案化负光阻层220以形成一开口222,用以定义沟渠的位置。此处的所以使用负光阻的原因如下:因为正光阻是照光部分产生分解反应,负光阻是照光部分产生链接反应,所以使用正光阻定义沟渠时,在沟渠底部的正光阻可能无法照光分解,而残留在介层窗开口底部,因此需要在定义沟渠的前形成一沟填材料层填满介层窗开口以防止光阻层残留。相反,使用负光阻定义沟渠时,位于沟渠部分的未曝光负光阻并未链接,故可以轻易的以显影液移除,而不会有部分负光阻残留于在介层窗开口中,因此不需要在定义沟渠前形成一沟填材料层填满介层窗开口以防止光阻层残留。
接着,请参照图2C,以负光阻层220为罩幕,移除开口222所暴露的部分顶盖层212以暴露出部分介电层210,并移除开口218所暴露的部分蚀刻中止层208以暴露出部分介电层206。移除部分顶盖层212以及蚀刻中止层208的方法例如是非等向蚀刻法。
接着,请参照图2D,以负光阻层220为罩幕,移除开口222所暴露的介电层210以形成暴露部分蚀刻中止层208的沟渠223,并移除开口218(图2C)所暴露的介电层206以形成暴露部分保护层204的介层窗开口219。
接着,请参照图2E,以负光阻层220为罩幕,移除沟渠223所暴露蚀刻中止层208以暴露出部分介电层206,并移除介层窗开口219所暴露的保护层204以暴露出部分导线202。移除部分蚀刻中止层208以及保护层204的方法例如是非等向蚀刻法。
接着,请参照图2F,在移除负光阻层220后,在基底200上先形成共形的一层障碍层224。障碍层224的材料例如是氮化钽(TaN)、氮化钛或者钛硅氮化物。接着,形成一导体层226于障碍层224上,并填满开口218与开口222。形成导体层226的方法例如是物理气相沉积法(Physical Vapor Deposition,PVD)、化学气相沉积法或溅镀法。此导体层226例如是铜金属。
接着,进行化学机械研磨工艺,移除沟渠223以外的部分金属层226与障碍层224,直至顶盖层212暴露出来为止,而形成双重镶嵌结构。
上述实施例是说明采用局部蚀刻(Partial Etching)工艺定义双重金属镶嵌结构的方式。
另外,本发明还可采用直接定义介层窗开口的方式,直接定义底层抗反射层212、介电层210与介电层206以形成暴露导线202的一介层窗开口219。然后于底层抗反射层212上形成一负光阻层220,图案化负光阻层220以形成一开口222。然后,以负光阻层220为罩幕,移除开口222所暴露的底层抗反射层212与介电层210以形成暴露介电层206的一沟渠223。然后移除负光阻层220,再于沟渠223与介层窗开口219内形成共形的一障碍层224及其上的一导体层226,且导体层226填满沟渠223与介层窗开口219。
上述本发明实施例的双重镶嵌工艺具有下列优点:
(1)利用负光阻定义沟渠图案,而在沟渠区域的未曝光负光阻层可以很轻易地以显影液移除,所以不会有光阻残留于介层窗开口中。因此,不需要在介层窗开口中形成沟填材料层,即可以维持可接受的电阻电容延迟(RC Delay)性能,同时也因为不形成沟填材料层,故不会在介层窗开口与沟渠的转角上形成栅状结构,而可防止障碍层被栅状结构截断,进而防止金属连线间不当的桥接及其所导致的元件失效。
(2)利用局部蚀刻工艺定义复合低介电常数材料的双重金属镶嵌结构,并使用抗蚀刻能力比正光阻强的负光阻,因此光阻层的厚度不需要太厚,而可以增加关键尺寸的一致性,同时可减少光阻的成本以及增加工艺生产效能。
(3)使用结构较为致密的低介电常数材料作为双重金属镶嵌结构的介电层,以防止介层窗开口结构的变形及损坏。
(4)利用顶盖层作为定义介层窗开口以及沟渠的抗反射层,因此不需要另外形成底部抗反射层,可以减少成本。
虽然本发明已以一实施例说明如上,然其并非用以限定本发明,任何熟悉此技术者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当以权利要求书为准。

Claims (20)

1.一种双重镶嵌结构的制造方法,其特征为:该方法包括:
提供一基底,该基底具有一导电层;
依序于该基底上形成一保护层、一第一介电层、一蚀刻中止层、一第二介电层与同时作为一底层抗反射层的一顶盖层;
定义该顶盖层与该第二介电层,以形成暴露该蚀刻中止层的表面的第一开口,用以定义一介层窗开口的位置;
于该顶盖层上形成一图案化负光阻层,该图案化负光阻层具有一第二开口,用以定义一沟渠的位置;
移除该第二开口所暴露的该顶盖层,并移除该第一开口所暴露的该蚀刻中止层;
移除该第二开口所暴露的该第二介电层以形成该沟渠,同时移除该第一开口所暴露的该第一介电层以形成该介层窗开口;
移除该介层窗开口所暴露的该保护层;
移除该负光阻层;以及
于该沟渠与该介层窗开口内形成共形的一障碍层及其上的一导体层,该导体层填满该沟渠与该介层窗开口。
2.如权利要求1所述的双重镶嵌结构的制造方法,其特征为:该第一介电层的材料选自含氟硅玻璃与未掺杂硅玻璃所组成族群的其中之一。
3.如权利要求2所述的双重镶嵌结构的制造方法,其特征为:形成该第一介电层的方法包括等离子体增进化学气相沉积法或高密度等离子体化学气相沉积法。
4.如权利要求1所述的双重镶嵌结构的制造方法,其特征为:该第一介电层的材料选自聚亚芳香基醚、氟化聚亚芳香基醚与氢化硅倍半氧化物所组成族群的其中之一。
5.如权利要求4所述的双重镶嵌结构的制造方法,其特征为:形成该第一介电层的方法包括旋转涂布法或化学气相沉积法。
6.如权利要求1所述的双重镶嵌结构的制造方法,其特征为:该第二介电层的材料选自含氟硅玻璃与未掺杂硅玻璃所组成族群的其中之一。
7.如权利要求6所述的双重镶嵌结构的制造方法,其特征为:形成该第二介电层的方法包括等离子体增进化学气相沉积法或高密度等离子体化学气相沉积法。
8.如权利要求1所述的双重镶嵌结构的制造方法,其特征为:该第二介电层的材料选自聚亚芳香基醚、氟化聚亚芳香基醚与氢化硅倍半氧化物所组成族群的其中之一。
9.如权利要求8所述的双重镶嵌结构的制造方法,其特征为:形成该第二介电层的方法包括旋转涂布法或化学气相沉积法。
10.如权利要求1所述的双重镶嵌结构的制造方法,其特征为:该顶盖层的材料包括氮氧化硅。
11.如权利要求10所述的双重镶嵌结构的制造方法,其特征为:形成该顶盖层的方法包括化学气相沉积法。
12.一种双重镶嵌结构的制造方法,其特征为:该方法包括:
提供一基底,该基底中具有一导电层;
于该基底上依序形成一第一介电层、一第二介电层与一底层抗反射层;
定义该底层抗反射层、该第二介电层与该第一介电层以形成暴露该导电层的一介层窗开口;
于该底层抗反射层上形成一负光阻层;
图案化该负光阻层以形成一开口;
以该负光阻层为罩幕,移除该开口所暴露的该底层抗反射层与该第二介电层以形成暴露该第一介电层的一沟渠;
移除该负光阻层;
于该沟渠与该介层窗开口内形成共形的一障碍层及其上的一导体层,该导体层填满该沟渠与该介层窗开口。
13.如权利要求12所述的双重镶嵌结构的制造方法,其特征为:该第一介电层与该第二介电层的材料皆选自含氟硅玻璃、未掺杂硅玻璃、聚亚芳香基醚、氟化聚亚芳香基醚与氢化硅倍半氧化物所组成族群的其中之一。
14.如权利要求12所述的双重镶嵌结构的制造方法,其特征为:形成该第一介电层与该第二介电层的方法包括旋转涂布法或化学气相沉积法。
15.如权利要求12所述的双重镶嵌结构的制造方法,其特征为:该底层抗反射层的材料包括氮氧化硅。
16.如权利要求12所述的双重镶嵌结构的制造方法,其特征为:形成该底层抗反射层的方法包括化学气相沉积法。
17.一种双重镶嵌结构的制造方法,其特征为:该方法包括:
提供一基底,该基底中具有一导电层;
于该基底上形成一复合介电层,该复合介电层至少包括一第一低电常数介电层与一第二低介电常数介电层,且该第一低电常数介电层的机械强度大于该第二低电常数介电层的机械强度;
于该复合介电层上形成同时作为一底层抗反射层的一顶盖层;
图案化该顶盖层与该复合介电层以形成一暴露该导线层的一介层窗开口;
于该顶盖层上形成一负光阻层;
图案化该负光阻层以形成一开口;
以该负光阻层为罩幕,移除该开口所暴露的该顶盖层与该第二低电常数介电层以形成暴露该第一低电常数介电层的一沟渠;
移除该负光阻层;
于该沟渠与该介层窗开口内形成共形的一障碍层及其上的一导体层,该导体层填满该沟渠与该介层窗开口。
18.如权利要求17所述的双重镶嵌结构的制造方法,其特征为:该第一低电常数介电层的材料选自含氟硅玻璃与未掺杂硅玻璃所组成族群的其中之一。
19.如权利要求17所述的双重镶嵌结构的制造方法,其特征为:该第二低电常数介电层的材料选自聚亚芳香基醚、氟化聚亚芳香基醚与氢化硅倍半氧化物所组成族群的其中之一。
20.如权利要求17所述的双重镶嵌结构的制造方法,其特征为:该顶盖层的材料包括氮氧化硅。
CN 01139647 2001-11-30 2001-11-30 双重镶嵌结构的制造方法 Expired - Lifetime CN1203540C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01139647 CN1203540C (zh) 2001-11-30 2001-11-30 双重镶嵌结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01139647 CN1203540C (zh) 2001-11-30 2001-11-30 双重镶嵌结构的制造方法

Publications (2)

Publication Number Publication Date
CN1421915A true CN1421915A (zh) 2003-06-04
CN1203540C CN1203540C (zh) 2005-05-25

Family

ID=4675333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01139647 Expired - Lifetime CN1203540C (zh) 2001-11-30 2001-11-30 双重镶嵌结构的制造方法

Country Status (1)

Country Link
CN (1) CN1203540C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100389488C (zh) * 2003-12-30 2008-05-21 中芯国际集成电路制造(上海)有限公司 控制回蚀刻截面轮廓的方法和装置
CN100407402C (zh) * 2005-08-18 2008-07-30 联华电子股份有限公司 内连线的制造方法
CN100444327C (zh) * 2005-03-10 2008-12-17 台湾积体电路制造股份有限公司 在半导体元件中蚀刻介电材料的方法
CN100453323C (zh) * 2005-07-13 2009-01-21 国际联合科技股份有限公司 喷墨印头及其制程
CN101558482B (zh) * 2005-05-18 2012-04-04 分子间公司 一种用于在衬底上产生盖层的方法和一种器件
CN102569156A (zh) * 2010-12-08 2012-07-11 上海华虹Nec电子有限公司 半导体器件的埋层制造方法
CN101968609B (zh) * 2006-09-19 2014-09-10 卡尔蔡司Smt有限责任公司 具有降低的污染的反射光学元件

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100389488C (zh) * 2003-12-30 2008-05-21 中芯国际集成电路制造(上海)有限公司 控制回蚀刻截面轮廓的方法和装置
CN100444327C (zh) * 2005-03-10 2008-12-17 台湾积体电路制造股份有限公司 在半导体元件中蚀刻介电材料的方法
CN101558482B (zh) * 2005-05-18 2012-04-04 分子间公司 一种用于在衬底上产生盖层的方法和一种器件
CN100453323C (zh) * 2005-07-13 2009-01-21 国际联合科技股份有限公司 喷墨印头及其制程
CN100407402C (zh) * 2005-08-18 2008-07-30 联华电子股份有限公司 内连线的制造方法
CN101968609B (zh) * 2006-09-19 2014-09-10 卡尔蔡司Smt有限责任公司 具有降低的污染的反射光学元件
CN102569156A (zh) * 2010-12-08 2012-07-11 上海华虹Nec电子有限公司 半导体器件的埋层制造方法

Also Published As

Publication number Publication date
CN1203540C (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
CN1191623C (zh) 以金属硬遮罩层制作双镶嵌插销的方法
CN1167107C (zh) 一种制造低介电常数中间层的集成电路结构的方法
US7868455B2 (en) Solving via-misalignment issues in interconnect structures having air-gaps
CN1815711A (zh) 内连线结构及其形成方法
CN1828845A (zh) 镶嵌结构与其形成方法
CN1835206A (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
CN1831643A (zh) 改善双镶嵌蚀刻轮廓的方法
CN1967845A (zh) 半导体器件及其制造方法
CN1599028A (zh) 金属-绝缘体-金属电容器及互连结构
CN1799138A (zh) 集成电路器件中的互连结构
CN1812074A (zh) 形成互连结构和半导体器件的方法
CN101063065A (zh) 半导体晶片的清洗溶液及内连线结构的形成方法
CN1343372A (zh) 自对准通道结构中的气隙电介质
CN101079408A (zh) 双镶嵌结构及其制造方法
CN1677643A (zh) 具有含气隙的镶嵌结构的半导体器件的制造方法
CN1469467A (zh) 半导体器件及其制造方法
CN1881558A (zh) 双镶嵌结构、内连结构及其制造方法
CN1324677C (zh) 改善蚀刻中止层与金属导线间的粘着性的工艺与结构
CN1466190A (zh) 形成铜金属线的方法
CN1238892C (zh) 双重镶嵌结构的制造方法
CN1115725C (zh) 形成多级互连结构的方法
CN1203540C (zh) 双重镶嵌结构的制造方法
CN101055421A (zh) 双镶嵌结构的形成方法
CN101295667A (zh) 双镶嵌结构的形成方法
CN1278409C (zh) 半导体器件的制造方法和半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050525